專(zhuān)利名稱(chēng)：高階補(bǔ)償帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，尤其涉及高階補(bǔ)償帶隙基準(zhǔn)電壓源。
背景技術(shù)：
帶隙基準(zhǔn)電壓源是指在電路中能起參考作用的電壓源，需要高精度，且其輸出的 基準(zhǔn)電壓隨外界溫度變化要盡量少的變化?；鶞?zhǔn)電壓源應(yīng)用非常廣泛，比如數(shù)據(jù)轉(zhuǎn)換器 (包括模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器)、傳感器、電源管理控制器和各種高精度測(cè)量?jī)x表中。其 精度直接影響到電路各模塊的性能，具有非常重要的作用。對(duì)于帶隙基準(zhǔn)電壓源，考察性能的一項(xiàng)重要指標(biāo)是溫度系數(shù)(TC，Temperature Coefficient)，溫度系數(shù)的單位為PPM/°C，溫度系數(shù)的表達(dá)式為<formula>formula see original document page 3</formula>溫度系數(shù)用于表明在限定溫度范圍內(nèi)，帶隙基準(zhǔn)電壓源基準(zhǔn)電壓的大小范圍。帶隙基準(zhǔn)的實(shí)現(xiàn)原理主要基于如下兩點(diǎn)第一點(diǎn)三極管的Vbe(基區(qū)——發(fā)射區(qū)電壓)具有負(fù)的溫度系數(shù)。Vbe具有如下表 達(dá)式(參考文獻(xiàn)Y. P. Tsividis“Accurate Analysis of Temperature Effect sin/c-l/BE Characteristics with Application to Bandgap Reference Sources，，，IEEEJournal of Solid-State Circuits, vol. SC-15. no. 6，pp.1076-1084，Dec.1980.)<formula>formula see original document page 3</formula>表達(dá)式中，Ve。為絕對(duì)零度時(shí)的基準(zhǔn)電壓。Vbeci代表參考溫度為T(mén)tl時(shí)的發(fā)射結(jié)電壓。 η與工藝相關(guān)的參數(shù)，一般為2。當(dāng)工藝確定時(shí)，η可以視為確定。Vt為熱電壓，其與溫度 成正比，在常溫下(300Κ)，其值約為25. 85mv。從表達(dá)式中可以看出，在一定精度范圍內(nèi)，若 忽略高階項(xiàng)。則Vbe(T)可認(rèn)為有恒定的溫度系數(shù)。第二點(diǎn)當(dāng)兩個(gè)三極管的集電極電流不相等時(shí)，二者的Vbe之差ΔνΒΕ具有正的溫 度系數(shù)。當(dāng)集電極電流適當(dāng)小，基區(qū)調(diào)制效應(yīng)、大注入效應(yīng)及基區(qū)電阻可以忽略不計(jì)時(shí)， Δ Vbe表達(dá)式為<formula>formula see original document page 3</formula>由于Vt具有正的溫度系數(shù)，且在溫度變化時(shí)其值幾乎不變，所以Δ Vbe具有正的溫 度系數(shù)，且可以認(rèn)為其溫度系數(shù)不隨溫度變化而變化。這樣，將具有負(fù)溫度系數(shù)的Vbe與具 有正溫度系數(shù)的ΔνΒΕ。通過(guò)合適比例相加，則可以得到與溫度無(wú)關(guān)的基準(zhǔn)電壓。表達(dá)式為 Vref = VBE+k Δ Vbe這就是普通一階補(bǔ)償帶隙基準(zhǔn)電路的原理基于此原理的一階帶隙基準(zhǔn)的典型電路如圖1所示.首先，通過(guò)運(yùn)算放大器10構(gòu) 成的負(fù)反饋，保證了第一節(jié)點(diǎn)X與第二節(jié)點(diǎn)Y有相同的電壓值。這樣第一電阻Rl兩端的電 壓差為
<formula>formula see original document page 4</formula>
由于流過(guò)第一三極管Ql和第二三極管Q2集電極的電流相等，若第二三極管Q2由 N個(gè)第一三極管Ql并聯(lián)，則<formula>formula see original document page 4</formula>，于是流過(guò)第一短租Rl的電流為<formula>formula see original document page 4</formula>，即產(chǎn)生了與溫度系數(shù)為正的電流。由于第一 PMOS管Pl、第二 PMOS管P2和第三PMOS管P3流過(guò)電流幾乎相同，所以輸出的基準(zhǔn)電壓可表示為<formula>formula see original document page 4</formula>該式中，第一項(xiàng)具有正溫度系數(shù)，第二項(xiàng)具有負(fù)溫度系數(shù)。合適選取R2/R1的值，則可將二者進(jìn)行最大限度的
抵消，得到基本不隨溫度變化的基準(zhǔn)電壓。然而這種一階補(bǔ)償?shù)膸痘鶞?zhǔn)不能有很好的精準(zhǔn)度。因?yàn)閺纳厦娴姆治隹芍?，Vbe 的負(fù)的溫度系數(shù)不是固定的，隨著溫度的變化，其溫度系數(shù)亦會(huì)發(fā)生一定程度的變化。而由 八乂皿產(chǎn)生的正溫度系數(shù)卻可以認(rèn)為不隨溫度變化(電流適當(dāng)小時(shí)，可以忽略基區(qū)調(diào)制效應(yīng) 和大注入效應(yīng))。這樣，Vref只可能存在一個(gè)溫度系數(shù)為零的溫度點(diǎn)。高于此溫度點(diǎn)，Vref 將隨溫度升高而下降。這樣的一階補(bǔ)償帶隙基準(zhǔn)其溫度系數(shù)很難做到20ppm/°C ；所以這種 類(lèi)型的電路結(jié)構(gòu)無(wú)法滿(mǎn)足高精度要求的場(chǎng)合，由此就產(chǎn)生了高階補(bǔ)償?shù)男枨?。目前幾種常見(jiàn)的高階補(bǔ)償方案有電阻比率法(參考Philip K.T.Mok，KaNang Leung, "Design considerations of recent Advanced Low-voltageLow-temperatu re-coefficient CMOS Bandgap Voltage Reference”)、非線性補(bǔ)償法(參考Piero Malcovati, Franco Maloberti, Fellow, IEEE, Carlo Fiocchi, and MarcelloPruzzi, “Curvature-Compensated BiCMOS Bandgap withl-V Supply Voltage，，IEEEJOURNAL OF SOLID-STATE CIRCUITS, VOL. 36,NO. 7，JULY 2001)和雙電流補(bǔ)償法(參考Ming_Dou Ker, Jung-Sheng Chen, and Ching-Yun Chu, "NewCurvature-Compensation Technique for CMOS Bandgap Reference with Sub-l-VOperation”)，然而這些補(bǔ)償方案中的電壓結(jié)構(gòu)或 者需要精確的工藝，或者面積過(guò)大，均有很大局限。李智群等提出的一種高階補(bǔ)償帶隙基準(zhǔn)電壓源電路(參考WAN Yuanjiao, L IU Guizhi, L I Zhiqun,"A New Piecewise Higher20rder Compensation BandgapVoltage Reference”微電子學(xué)報(bào)，第38卷第4期)采用了一種通過(guò)對(duì)補(bǔ)償電阻并聯(lián)開(kāi)關(guān)管進(jìn)行高階 補(bǔ)償?shù)慕Y(jié)構(gòu)，該結(jié)構(gòu)添加了并聯(lián)開(kāi)關(guān)管，然而這種電路存在如下的不足，并聯(lián)開(kāi)關(guān)管需要有 較低的閾值電壓，所以適用的工藝少；此外并聯(lián)開(kāi)關(guān)管的閾值電壓需要得到精確確定，否則 將無(wú)法帶來(lái)正確的補(bǔ)償效果，甚至?xí)闺娐沸阅茏兊酶睿沟眠@種基準(zhǔn)電壓源適用范圍 很小。

發(fā)明內(nèi)容
本發(fā)明的發(fā)明目的在于提供高階補(bǔ)償帶隙基準(zhǔn)電壓源，以克服現(xiàn)有高階補(bǔ)償帶隙 基準(zhǔn)電壓源工藝要求高、適用工藝少、適用范圍小及面積過(guò)大等局限。本發(fā)明提供的一種高階補(bǔ)償帶隙基準(zhǔn)電壓源添加有接地電阻結(jié)構(gòu)和高階補(bǔ)償電路，接地電阻結(jié)構(gòu)和高階補(bǔ)償電路并聯(lián)，其中接地電阻結(jié)構(gòu)的電流輸入端連接至輸出支路 和高階補(bǔ)償電路，且其電流輸出端接地，輸出支路和高階補(bǔ)償電路的電流通過(guò)接地電阻結(jié) 構(gòu)流入地，高階補(bǔ)償電路用于在溫度上升導(dǎo)致輸出支路中電流減小導(dǎo)致基準(zhǔn)電壓降低時(shí)向 接地電阻結(jié)構(gòu)輸入補(bǔ)償電流以提高基準(zhǔn)電壓來(lái)改善溫度系數(shù)，這種結(jié)構(gòu)無(wú)需依賴(lài)精確的工 藝，適用很多種工藝，應(yīng)用范圍廣泛，此外不會(huì)大幅度增加電路面積，克服了現(xiàn)有高階補(bǔ)償 帶隙基準(zhǔn)電壓源需要精確工藝配合、電路面積增加極大和僅適合特殊工藝等各種局限。另 外本發(fā)明提供的高階補(bǔ)償帶隙基準(zhǔn)電壓源的溫度系數(shù)遠(yuǎn)遠(yuǎn)優(yōu)于現(xiàn)有高階補(bǔ)償帶隙基準(zhǔn)電 壓源的溫度系數(shù)。本發(fā)明提供的基準(zhǔn)電壓源的接地電阻結(jié)構(gòu)可以由電阻和/或MOS管組成。本發(fā)明提供的基準(zhǔn)電壓源的高階補(bǔ)償電路可以包含一個(gè)或多個(gè)高階補(bǔ)償支路，所述高階補(bǔ)償支路由補(bǔ)償電阻結(jié)構(gòu)和MOS結(jié)構(gòu)連接而成，其中補(bǔ)償電阻結(jié)構(gòu)的電流輸入端連 接于MOS結(jié)構(gòu)的狀態(tài)控制端，補(bǔ)償電阻結(jié)構(gòu)的電流輸出端接地或者其它高階補(bǔ)償支路中補(bǔ) 償電路結(jié)構(gòu)的電流輸入端；以及MOS結(jié)構(gòu)的電流輸出端連接至接地電阻結(jié)構(gòu)的電流輸入 端，可以通過(guò)增加或減少高階補(bǔ)償支路的數(shù)目來(lái)獲得合適的補(bǔ)償精度，還能夠適用于低基 準(zhǔn)電壓和低輸入電壓的應(yīng)用，補(bǔ)償電阻結(jié)構(gòu)也可以由電阻和/或MOS管組成。


圖1為現(xiàn)有一階帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例提供的高階補(bǔ)償帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖；圖3為現(xiàn)有電壓源的基準(zhǔn)電壓和溫度的關(guān)系曲線圖；圖4為本發(fā)明實(shí)施例中電壓源的基準(zhǔn)電壓和溫度的關(guān)系曲線具體實(shí)施例方式如圖2所示，本實(shí)施例的結(jié)構(gòu)在傳統(tǒng)一階補(bǔ)償帶隙基準(zhǔn)電路基礎(chǔ)上，添加有接地 電阻R3，將第三三極管Q3通過(guò)接地電阻R3接地，且添加有高階補(bǔ)償電路31，其包含兩個(gè)高 階補(bǔ)償支路，其中一個(gè)支路由第五PMOS管P5、第一 NMOS管m和第一補(bǔ)償電阻R4構(gòu)成，另 一個(gè)支路由第六PMOS管P6、第二 NMOS管N2和第二補(bǔ)償電阻R5構(gòu)成，其中第一補(bǔ)償電阻R4 的電流輸入端E連接至第一 NMOS管附的柵極(即第五PMOS管P5和第一 NMOS管附構(gòu)成 的MOS結(jié)構(gòu)的狀態(tài)控制端)，其電流輸出端連接至第二補(bǔ)償電阻R5的電流輸入端D，第二補(bǔ) 償電阻R5的電流輸入端D連接至第二 NMOS管N2的柵極(即第六PMOS管P6和第二 NMOS 管N2構(gòu)成的MOS結(jié)構(gòu)的狀態(tài)控制端)，其電流輸出端接地，第一 NMOS管m和第二 NMOS管 N2的漏極(即各高階補(bǔ)償支路中MOS結(jié)構(gòu)的電流輸出端)均連接至接地電阻R3的電流輸 入端F，接地電阻R3的電流輸出端接地。本實(shí)施例中，第一補(bǔ)償電阻R4和第二補(bǔ)償電阻R5 作為補(bǔ)償電阻結(jié)構(gòu)，實(shí)際也可以采用MOS管結(jié)構(gòu)或者M(jìn)OS管和電阻混合的結(jié)構(gòu)作為補(bǔ)償電 阻結(jié)構(gòu)，本實(shí)施例中，接地電阻R3作為接地電阻結(jié)構(gòu)，實(shí)際也可以采用MOS管結(jié)構(gòu)或者M(jìn)OS 管和電阻混合的結(jié)構(gòu)作為接地電阻結(jié)構(gòu)。高階補(bǔ)償電路31將在某個(gè)設(shè)定的溫度點(diǎn)開(kāi)始對(duì) 輸出的基準(zhǔn)電壓進(jìn)行補(bǔ)償，通過(guò)兩次補(bǔ)償將達(dá)到很好的補(bǔ)償效果，同時(shí)，若精度需要進(jìn)一步 提高，可以繼續(xù)添加類(lèi)似的高階補(bǔ)償電路?？紤]到Vbe的溫度特性如下
Fbe ( = Vgo + (K刪—KG。)(|) - ηντ ln(|) + Vt In則容易分析出，其在靠近Ttl區(qū)，可以認(rèn)為溫度系數(shù)為恒定。而隨著溫度的升高，偏 離Ttl越遠(yuǎn)，Vbe隨溫度上升而下降的速度加快。我們得到如下的補(bǔ)償思路，在低溫區(qū)，由于一階補(bǔ)償效果良好，基準(zhǔn)電壓輸出有很 好的溫度特性。所以不必加以補(bǔ)償，在高溫區(qū)，Vbe隨溫度上升而下降的速度加快，此時(shí)需要 引入高階補(bǔ)償。在開(kāi)始高階補(bǔ)償前，我們得到基準(zhǔn)電壓如下:Vref WIn AQ 二3+Vbe(Q3)通過(guò)合理選取第二電阻R2，接地電阻R3，第一電阻Rl的值，使Vref對(duì)溫度的導(dǎo)數(shù)在低溫區(qū)某個(gè)溫度值為零。這個(gè)溫度點(diǎn)設(shè)為T(mén)l，此時(shí)Vbe對(duì)溫度的導(dǎo)數(shù)表達(dá)式為<formula>formula see original document page 6</formula>
由此，正溫度系數(shù)項(xiàng)的表達(dá)式為= Vbeo -V^-VaoT + (η-^(T-T0) Rl T0q經(jīng)過(guò)一個(gè)溫度段到T后，Vref將下降約為
<formula>formula see original document page 6</formula>設(shè)ΔΤ = T-T0,貝 IJavBE = (“ —1)冬(_Γ 1η ?！?+ ΑΤ )若取 η = 1. 7,TO = 270k，
y1O,
Δ T 為 50k,則 Δ Vbe 約為 0. 26mv0在此Δ T的區(qū)間中，我們通過(guò)第一 NMOS管m進(jìn)行補(bǔ)償，第一 NMOS管m的補(bǔ)償過(guò) 程為當(dāng)E點(diǎn)電壓沒(méi)有達(dá)到第一 NMOS管m的閾值電壓前，第一 NMOS管附工作于亞閾區(qū)，
其漏極電流可用下式表達(dá) γ1O =7OexPj^"其中 ξ > 1 為一個(gè)非理想因子，Vt = kT/q?？梢钥闯雎O電流與Ves呈指數(shù)關(guān)系，一般而言，在室溫下，如果需要Id下降一個(gè) 數(shù)量級(jí)，Ves需要下降80mv。隨著溫度的升高，E點(diǎn)電壓升高到第一 NMOS管m閾值電壓時(shí)， 第一 NMOS管附進(jìn)入飽和區(qū)。在亞閾區(qū)和飽和區(qū)，灌輸給接地電阻R3進(jìn)行補(bǔ)償?shù)碾娏魍耆?受第一 NMOS管m的控制。隨著溫度的進(jìn)一步升高，由于第五PMOS管P5電流限制，第一 NMOS管附管進(jìn)入線 性區(qū)，此時(shí)提供給接地電阻R3的電流不再受第一 NMOS管m管控制而受第五PMOS管P5管 的控制，也就是第一 NMOS管附進(jìn)入線性區(qū)后，灌輸給接地電阻R3進(jìn)行補(bǔ)償?shù)碾娏鳛镻TAT 電流。設(shè)第五PMOS管P5進(jìn)入線性區(qū)時(shí)的溫度為1\。方便說(shuō)明，假ST1-Ttl = 50k，電路如果 沒(méi)有補(bǔ)償，Vref將下降0. 23mv，據(jù)此可以控制在T1時(shí)刻，補(bǔ)償帶來(lái)的電壓應(yīng)該也在0. 23mv。通過(guò)合適地選取第三PMOS管P3的尺寸以及接地電阻R3的大小，可以方便地確定該補(bǔ)償 值。這樣，有了補(bǔ)償作用后，在溫度為T(mén)tl和T1時(shí)的輸出基準(zhǔn)電壓相等。在Ttl和T1的某 點(diǎn)也必然存在一個(gè)使輸出基準(zhǔn)對(duì)溫度的導(dǎo)數(shù)為零的溫度點(diǎn)。通過(guò)這樣的一個(gè)補(bǔ)償，就保證了在Ttl到T1的溫度范圍內(nèi)，的波動(dòng)在一個(gè)可控 的很小的范圍內(nèi)。當(dāng)溫度大于T1后，流過(guò)接地電阻R3的電流為PTAT電流，這樣輸出基準(zhǔn)電壓Vref將 以近似補(bǔ)償前的趨勢(shì)下降。但此時(shí)，伴隨溫度的升高，第二匪OS管N2已進(jìn)入亞閾區(qū)，與第 一次補(bǔ)償過(guò)程相同，第二 NMOS管N2先后經(jīng)歷亞閾區(qū)，飽和區(qū)和線性區(qū)，遏制住Vref的下降 趨勢(shì)，并在設(shè)定的T2時(shí)刻，使輸出基準(zhǔn)電壓與Ttl和T1相等，這樣，在T1和T2區(qū)間內(nèi)也存在 一個(gè)使輸出基準(zhǔn)對(duì)溫度的導(dǎo)數(shù)為零的溫度點(diǎn)。于是通過(guò)兩次補(bǔ)償，使輸出基準(zhǔn)電壓在很大的溫度范圍內(nèi)，其波動(dòng)幅度很小， 達(dá)到了很低的溫度系數(shù)。值得說(shuō)明的是，可以用同樣的結(jié)構(gòu)，引入三次甚至更高次的補(bǔ)償，使V,#的精度更
尚ο此外對(duì)于低輸出基準(zhǔn)電壓和低輸入電壓的電路，該方法同樣適用。通過(guò)ASMCO. 35um BICMOS工藝進(jìn)行仿真，在補(bǔ)償前，得到輸出基準(zhǔn)電壓的波 形如圖3所示，在-40 125oC的范圍內(nèi)，輸出基準(zhǔn)電壓波動(dòng)為-2. Imv,對(duì)應(yīng)溫度系數(shù)
TC= --v^-yMiN-IxiO6 = 2·1χ1°"3 XlQ6 =10.38ppm
VreferenceX(TMAX-TMIN)1.226x165PP
Jο使用本發(fā)明提供的補(bǔ)償方法后，得到輸出基準(zhǔn)的波形如圖4所示， 在-40 125oC的范圍內(nèi)，輸出基準(zhǔn)電壓波動(dòng)為188. 8uV，對(duì)應(yīng)的溫度系數(shù)為
TC = f-D 遺,小IO6 = \8tlXZl XlO6 = 0.93ppm可以看出，通過(guò)高階補(bǔ)
^reference X (TMAX — TMIN)1.226 X 165
lJο
償，本實(shí)施例提供的帶隙基準(zhǔn)電壓源的溫度系數(shù)下降了約11倍，具有卓越的效果。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
一種高階補(bǔ)償帶隙基準(zhǔn)電壓源，包括用于輸出基準(zhǔn)電壓的輸出支路，其特征在于，還包括用于充當(dāng)電阻作用的接地電阻結(jié)構(gòu)和高階補(bǔ)償電路，所述高階補(bǔ)償電路和輸出支路并聯(lián)，且均連接至接地電阻結(jié)構(gòu)的電流輸入端，接地電阻結(jié)構(gòu)的電流輸出端接地，以及所述高階補(bǔ)償電路用于在溫度升高導(dǎo)致輸出支路中電流減小時(shí)向接地電阻的電流輸入端輸入電流。
2.如權(quán)利要求1所述的基準(zhǔn)電壓源，其特征在于，所述高階補(bǔ)償電路包含一個(gè)或多個(gè) 高階補(bǔ)償支路，所述高階補(bǔ)償支路由補(bǔ)償電阻結(jié)構(gòu)和金屬_氧化物_半導(dǎo)體結(jié)構(gòu)連接而成， 其中補(bǔ)償電阻結(jié)構(gòu)的電流輸入端連接于金屬-氧化物-半導(dǎo)體結(jié)構(gòu)的狀態(tài)控制端，補(bǔ)償電 阻結(jié)構(gòu)的電流輸出端接地或者其它高階補(bǔ)償支路中補(bǔ)償電路結(jié)構(gòu)的電流輸入端；以及金 屬_氧化物_半導(dǎo)體結(jié)構(gòu)的電流輸出端連接至接地電阻結(jié)構(gòu)的電流輸入端。
3.如權(quán)利要求2所述的基準(zhǔn)電壓源，其特征在于，所述補(bǔ)償電阻結(jié)構(gòu)由電阻和/或金 屬-氧化物-半導(dǎo)體管組成。
4.如權(quán)利要求2所述的基準(zhǔn)電壓源，其特征在于，所述金屬_氧化物_半導(dǎo)體結(jié)構(gòu)包括 N型金屬-氧化物-半導(dǎo)體管和P型金屬_氧化物_半導(dǎo)體管，N型金屬-氧化物-半導(dǎo)體 管和P型金屬_氧化物_半導(dǎo)體管串聯(lián)；其中N型金屬-氧化物-半導(dǎo)體管的柵極作為狀態(tài)控制端，連接至補(bǔ)償電阻結(jié)構(gòu)的電流輸入 端；以及N型金屬-氧化物-半導(dǎo)體管的漏極連接至接地電阻結(jié)構(gòu)的電流輸入端。
5.如權(quán)利要求1所述的基準(zhǔn)電壓源，其特征在于，所述接地電阻結(jié)構(gòu)由電阻或者金 屬-氧化物-半導(dǎo)體管管組成。
全文摘要
本發(fā)明公開(kāi)了高階補(bǔ)償帶隙基準(zhǔn)電壓源，包括用于輸出基準(zhǔn)電壓的輸出支路，其特征在于，還包括用于充當(dāng)電阻作用的接地電阻結(jié)構(gòu)和高階補(bǔ)償電路，所述高階補(bǔ)償電路和輸出支路并聯(lián)，且均連接至接地電阻結(jié)構(gòu)的電流輸入端，接地電阻結(jié)構(gòu)的電流輸出端接地，以及所述高階補(bǔ)償電路用于在溫度升高導(dǎo)致輸出支路中電流減小時(shí)向接地電阻的電流輸入端輸入電流，這種結(jié)構(gòu)無(wú)需依賴(lài)精確的工藝，適用很多種工藝，應(yīng)用范圍廣泛，此外不會(huì)大幅度增加電路面積，另外本發(fā)明提供的高階補(bǔ)償帶隙基準(zhǔn)電壓源的溫度系數(shù)遠(yuǎn)遠(yuǎn)優(yōu)于現(xiàn)有高階補(bǔ)償帶隙基準(zhǔn)電壓源的溫度系數(shù)。
文檔編號(hào)G05F3/30GK101833352SQ201010159179
公開(kāi)日2010年9月15日 申請(qǐng)日期2010年4月27日 優(yōu)先權(quán)日2010年4月27日
發(fā)明者何媛, 張耀國(guó), 沈立, 程玉華 申請(qǐng)人:上海北京大學(xué)微電子研究院