專利名稱：基準(zhǔn)信號產(chǎn)生器及其方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電路，尤其涉及一種基準(zhǔn)信號產(chǎn)生器及其方法和系統(tǒng)。
背景技術(shù)：
在模數(shù)轉(zhuǎn)換器(analog-to-digital converters，ADC)應(yīng)用中，基準(zhǔn)信號產(chǎn)生生器 是一個重要的部件。基準(zhǔn)信號產(chǎn)生器用來產(chǎn)生和保持一個期望的恒定參考電壓以作為ADC 實現(xiàn)精確的模數(shù)轉(zhuǎn)換。在模數(shù)轉(zhuǎn)換器中，通過使用開關(guān)電容負(fù)載技術(shù)，提供一個與轉(zhuǎn)換電路 相匹配的基準(zhǔn)電壓(或參考電壓)。由于基準(zhǔn)電壓的產(chǎn)生直接涉及模數(shù)轉(zhuǎn)換計算，基準(zhǔn)電壓產(chǎn)生中出現(xiàn)的錯誤將導(dǎo) 致ADC性能的降低，如信噪比(Signal-to-Noise Ratio, SNR)或等等有效位(Equivalent Number ofBits，ΕΝ0Β)。性能惡化的主要誤差來自于開關(guān)過程中不完全建立和電源噪聲。 較差的電源紋波抑制將會進(jìn)一步加劇電源紋波噪聲干擾影響。為改善基準(zhǔn)信號產(chǎn)生器的電源紋波抑制比(high power supply rejectionratio, PSRR)，可以采用大退耦電容，和/或在基準(zhǔn)信號產(chǎn)生器中采用片外電容 器。盡管如此，此類技術(shù)可能會帶來增加芯片面積的高成本，一些附加的芯片引腳，增加電 路復(fù)雜性，和增加片外器件。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種基準(zhǔn)信號產(chǎn)生器及其方法和系統(tǒng)。本發(fā)明實施例一方面提供一種基準(zhǔn)信號產(chǎn)生器用于在其第一輸出端和第二輸出 端之間產(chǎn)生差分基準(zhǔn)電壓，包括第一跟隨晶體管和第二跟隨晶體管；第一跟隨晶體管包 括第一控制節(jié)點(diǎn)、與第一輸出端電性連接的第一跟隨節(jié)點(diǎn)和第一電壓源節(jié)點(diǎn)；第二跟隨 晶體管包括第二控制節(jié)點(diǎn)、與第二輸出端電性連接的第二跟隨節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)； 第一電壓降電路電性連接在電路電源節(jié)點(diǎn)和第二電源供應(yīng)節(jié)點(diǎn)之間；第一電壓降電路偏置 設(shè)置，使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)之間的電壓大于電路電源節(jié)點(diǎn)和第一電壓源節(jié) 點(diǎn)之間的電壓；也使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)之間的電壓大于電路電源節(jié)點(diǎn)和第 一控制節(jié)點(diǎn)之間的電壓。本發(fā)明實施例另一方面提供一種用于產(chǎn)生差分基準(zhǔn)電壓的系統(tǒng)，用于用于在其第 一輸出端和第二輸出端之間產(chǎn)生差分基準(zhǔn)電壓，包括放大器、第一跟隨晶體管、第二跟隨 晶體管、第三跟隨晶體管、第四跟隨晶體管和偏置電路；放大器具有第一正向輸出路徑、第 二正向輸出路徑，第一反饋輸入路徑和第二反饋輸入路徑；第一跟隨晶體管包括電性連接于第一正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于 第一反饋輸入路徑的跟隨節(jié)點(diǎn)；第二跟隨晶體管包括電性連接于第二正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于 第二反饋輸入路徑的跟隨節(jié)點(diǎn)；第三跟隨晶體管包括電性連接于第一正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于第一輸出端的跟隨節(jié)點(diǎn)；第四跟隨晶體管包括電性連接于第二正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于 第二輸出端的跟隨節(jié)點(diǎn)；和偏置電路用于提供處于第一跟隨晶體管和第二跟隨晶體管電壓源節(jié)點(diǎn)之間的偏 置電壓；并提供處于第三跟隨晶體管和第四跟隨晶體管電壓源節(jié)點(diǎn)之間的相應(yīng)的偏置電 壓。
本發(fā)明實施例另一方面提供一種用于產(chǎn)生差分基準(zhǔn)電壓的方法，包括以下步驟從第一晶體管的第一跟隨節(jié)點(diǎn)和第二晶體管的第二跟隨節(jié)點(diǎn)之間驅(qū)動輸出差分 基準(zhǔn)電壓；其中，該差分基準(zhǔn)電壓用于使得來自于第一晶體管的第一跟隨節(jié)點(diǎn)的參考電壓 小于來自于第二晶體管的第二跟隨節(jié)點(diǎn)的參考電壓；提供來自于第二晶體管的電壓源節(jié)點(diǎn)的參考電壓電壓降；和調(diào)節(jié)該電壓降使得從參考電源到差分基準(zhǔn)電壓輸出中傳輸?shù)男盘柲芰孔钚　１景l(fā)明實施例通過上述方法和裝置，進(jìn)而獲得了高PSRR值和/或在輸出參考電壓 節(jié)點(diǎn)上得到的寬帶低輸出阻抗，進(jìn)而減少了差分基準(zhǔn)信號產(chǎn)生器的誤差。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可 以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實施例一種差分參考信號產(chǎn)生器電路圖；圖2為本發(fā)明實施例產(chǎn)生的差分參考信號示意圖；圖3為本發(fā)明實施例另外一種差分參考信號產(chǎn)生器電路圖；圖4為本發(fā)明實施例另外一種差分參考信號產(chǎn)生器電路圖；圖5為本發(fā)明實施例電路中的偏置電壓電路；圖6為本發(fā)明實施例電路中的柵極偏壓電路；和圖7為本發(fā)明實施例一種使用差分參考信號產(chǎn)生器的系統(tǒng)示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實施例提供的一種差分參考電壓可以由開環(huán)電路中的源跟隨晶體管 (source follower transistors)產(chǎn)生，該源跟隨三極管通過復(fù)制偏置電路(r印lica-bias circuit)進(jìn)行偏置。該復(fù)偏置電路包括一個差分放大器和設(shè)置于反饋環(huán)路中的復(fù)制源跟 隨跟隨晶體管對。一種電壓降電路(A voltage drop circuit)被串聯(lián)電性連接在至少一 個源跟隨跟隨晶體管上?？蛇x的，基準(zhǔn)電壓產(chǎn)生器被集成與集成電路芯片內(nèi)部(片內(nèi))進(jìn) 而可以快速設(shè)置，并具有較高的電源紋波抑制比(high power supply rejection ratio,PSRR)。
如圖1所示，本發(fā)明實施例提供一種差分電壓電路100。該差分電壓電路100的輸 出端為VMfp和VMfn的差分輸出。差分電壓電路100包括差分放大器102、開環(huán)源跟隨晶體 管Mp、Mn,復(fù)偏晶體管Mp^ Mnr,和電壓降電路112、114。晶體管Mlff,、Mnr, Mp和Mn分別由電流 源104、106、108和110進(jìn)行偏置。開環(huán)源跟隨晶體管Mp、Mn，和復(fù)偏晶體管1^
的閾值電壓由差分放大器102的輸 出電壓Vdp和Vdn驅(qū)動。復(fù)偏晶體管Mn的源極通過控制節(jié)點(diǎn)Vfn和Vfp反饋作用于差分 放大器102上。差分放大器102與復(fù)偏晶體管Mp,、Mm形成反饋環(huán)路，進(jìn)而可以通過控制節(jié) 點(diǎn)Vfn和Vfp影響輸入電壓VMf?？梢岳斫猓h(huán)路反饋機(jī)制可以通過控制節(jié)點(diǎn)Vfn和Vfp影響 輸入電壓VMf，進(jìn)而作用于差分電壓電路100的輸出Vrefp和VMfn?？蛇x的，可以通過調(diào)節(jié)環(huán) 路中的增益、直流偏置和反饋因子，進(jìn)而通過控制節(jié)點(diǎn)Vfn和Vfp給輸入?yún)⒖茧妷篤Mf提供成 比例的偏移量。同時，由于開環(huán)源跟隨晶體管&、Mn處于反饋環(huán)路外圍，開環(huán)源跟隨晶體管 15、1^可以瞬時響應(yīng)。本發(fā)明實施例中，可選的，開環(huán)源跟隨晶體管Mp、Mn，和復(fù)偏晶體管Μ" Mnr的尺寸 (寬長比)和偏置電流相匹配?？蛇x的，開環(huán)源跟隨晶體管Mp、Mn，的寬長比N倍于復(fù)偏晶體 管M1^Mnr的寬長比。可以理解N為大于0的整數(shù)。本發(fā)明實施例中，電壓降電路112被電性連接在電源電壓Vdd和復(fù)偏晶體管Mnr的 漏極之間；電壓降電路114被電性連接在電源電壓Vdd和開環(huán)源跟隨晶體管Mn的漏極之間。 通過電壓降電路112和114產(chǎn)生的偏置電壓Vadj，提高了 PSRR。本發(fā)明實施例中，選擇偏置 電壓Va(U，使得復(fù)偏晶體管Mlff的漏源電壓與復(fù)偏晶體管Mp的漏源電壓大致相等，開環(huán)源跟 隨晶體管Mp的漏源電壓與開環(huán)源跟隨晶體管Mp的漏源電壓大致相等?？蛇x的，Vatu可以用 來確定差分電壓電路100的最大的PSRR值，也可以用來確定差分電壓電路100的其他合適 的PSRR值。如圖2所示的差分電壓原理圖，本發(fā)明實施例中，通過放大器輸入的V。m端，可以提 供共模參考電壓信號。參考電壓可以在差分電壓電路100的輸出電壓VMfp和Vrefn之間浮 動。本發(fā)明實施例中，共模電壓V。m可以設(shè)置為電源電壓Vdd的一半(Vdd/2)。可選的，根據(jù) 使用需求，共模電壓V。m可以設(shè)置為電源電壓Vdd，或者通過使用一個固定的參考電壓，例如 使用帶隙參考電壓。如圖3所示，本發(fā)明另一實施例所示的基準(zhǔn)電壓產(chǎn)生器300中，參考電壓產(chǎn)生模塊 (VrefGen block) 302將帶隙電壓Vbg作為輸入信號，并生成單端輸出的參考電壓V,ef，該參 考電壓Vref作為最大范圍的差分電壓輸出。本發(fā)明實施例中，參考電壓產(chǎn)生模塊302可以 采用現(xiàn)有技術(shù)手段實現(xiàn)，比如采用梯形電阻(resistorladder)，參考電壓Vref可以通過共 模電壓V。m轉(zhuǎn)換為差分電壓。本發(fā)明實施例中，共模電壓V。m可以設(shè)置為電源電壓Vdd(Vdd)的 一半(Vdd/2)?？蛇x的，根據(jù)使用需求，共模電壓V。m可以設(shè)置為電源電壓Vdd，或者通過使用 一個固定的參考電壓，例如使用帶隙參考電壓。本發(fā)明實施例中，通過單位增益電阻反饋反向放大器304產(chǎn)生參考電壓。當(dāng)由源 跟隨晶體管Mlp和Mln用于減輕跨導(dǎo)放大器(Operational-transconductanceamplifier, 0ΤΑ) 308的高輸出阻抗進(jìn)而進(jìn)行單位增益電阻反饋時，放大器304內(nèi)部的OTA 308用于提供 直流增益。本發(fā)明實施例中，OTA 308作為共模反饋模式，和/或共模輸出電壓控制中的全差分放大器?？蛇x的，也可以使用非單位增益電阻反饋。進(jìn)一步的，OTA 308也可以替換為 其他放大器拓?fù)浣Y(jié)構(gòu)，例如運(yùn)算放大器等。差分電壓輸出Vrefp和Vrefn可以由輸出模塊306中的源跟隨晶體管Mlp和Mln構(gòu)成 的源跟隨對輸出。源跟隨晶體管Mlp和Mln的柵偏壓鏡像于環(huán)路中的源跟隨晶體管Mlps和 Mlns的柵偏壓。本發(fā)明實施例中，輸出模塊306中的源跟隨晶體管Mlp和Mln的尺寸十倍于 環(huán)路中的源跟隨晶體管Mlps和Mlns的尺寸?？蛇x的，輸出模塊306中的源跟隨晶體管Mlp和 Mln的尺寸也可以數(shù)倍于環(huán)路中的源跟隨晶體管Mlps和Mlns的尺寸。本發(fā)明實施例中，通過 保持環(huán)路外的輸出模塊306中的源跟 隨晶體管Mlp和Mln的調(diào)節(jié)，輸出參考電壓的帶寬可以 不由跨導(dǎo)放大器OTA中的射頻源跟隨反饋回路的帶寬所限制，進(jìn)而可以通過調(diào)整源跟隨晶 體管Mlp和Mln的尺寸和偏置電壓，獲得有較寬帶寬的特性和較低輸出阻抗的輸出信號。同 時，由于源跟隨晶體管Mlp和Mln的柵偏壓鏡像于環(huán)路中的源跟隨晶體管Mlps和Mlns的柵偏 壓，所得到的差分參考電壓信號水準(zhǔn)也可以得到保持。如圖3所示，直流偏置電壓Vadj可以由源跟隨路徑中(Mln)的負(fù)極端引入，進(jìn)而 NMOS (N溝道金屬-氧化物-半導(dǎo)體集成電路)中晶體管的Mlp和MlnMln漏源電壓Vds大致 相同。例如，本發(fā)明實施例中，Vadj Vref?？蛇x的，Vadj可以大于或小于Vref。本發(fā)明實施例 中，漏源電壓Vds的對稱性提高了基準(zhǔn)信號產(chǎn)生器300的PSRR性能。同樣的直流偏置電壓 Vref也適用于源跟隨晶體管Mlns電路中，進(jìn)而提高了源跟隨晶體管對(Mlp，Mln)和(Mlps，Mlns) 的鏡像精確性。可選的，不同的直流偏置電壓可應(yīng)用于源極跟隨晶體管Mlns中。如圖4所示，本發(fā)明另一實施例揭露了基準(zhǔn)電壓產(chǎn)生器400。直流電壓Vadj是通過 連接在源跟隨晶體管電路中的負(fù)輸出端的電阻產(chǎn)生。例如連接在晶體管Mlns上的電阻R和 連接在Mln上的電阻R/10。本實施例中，可以通過公式Vref = I1XR,選擇所使用的電阻。由 M2n或M2ns構(gòu)成的共源共柵級(cascode stage)串聯(lián)接入電阻和NMOS器件(Mln或Mlns)中， 以減少M(fèi)ln或Mlns在漏極節(jié)點(diǎn)上的阻抗。本發(fā)明實施例也提供了低電壓操作模式。所有的NMOS管使用兩個源跟隨對，例 如，Mlp, Mln, Mlps, Mlns, M2p, M2n, M2ps, M2ns、都為具有較低閾值電壓的耗盡型NMOS管(native NM0S)。例如閾值電壓為0V。本實施例使用較低閾值電壓的耗盡型NMOS管時，也可以不需 要激勵電壓源?？蛇x的，本發(fā)明實施例中，所使用的激勵電壓源可以使用其他特殊的規(guī)范。 另外NMOS管可用于其他設(shè)備所替換，例如，P溝道金屬_氧化物_半導(dǎo)體集成電路(PMOS) 或晶體三極管(BJT)。如圖5所示，在晶體管Mln和Mlns的漏極節(jié)點(diǎn)上得到的有效阻抗可以大致計算為
R 1--+——
S m”o S m其中，R為連接在晶體管上的電阻值，是晶體管的輸出阻抗，8111是晶體管的跨導(dǎo) 系數(shù)。進(jìn)而可以通過改變共源共柵級(cascode stage)增益gmr。調(diào)節(jié)電阻R。本發(fā)明實施 例中，通過高速調(diào)節(jié)頻率，低電阻R可以減少基準(zhǔn)信號產(chǎn)生器的阻抗的峰值。為保持正向輸 出路徑和負(fù)向輸出路徑的對稱，可以參考圖4，NMOS器件(M2l^PM2ps)被置于正向輸出路徑 中。本發(fā)明實施例中，NMOS器件(M2p和M2ps)的尺寸與NMOS器件(M2n和M2ns)的尺寸相同。 可選的，使用其他尺寸的NMOS器件(M2l^PM2ps)可以忽略。如圖6所示，為本發(fā)明實施例中共源共柵級M2n或/和M2ns的柵極偏置電壓Vb產(chǎn)生示意圖。通過選擇適當(dāng)?shù)腞。s和Ios，M2n或/和M2ns的柵極偏置電壓可被設(shè)置為 _] Vb = Vw-Vref = Vdd-IosXRos其中，Vdd是電源電壓，Ros是偏置電阻，Ios是偏置電流。圖中的旁路電容C。s連接于M2n或/和M2ns柵極和地端之間，通過在高頻時，提供交流地接入，保持一個共柵極連接。R。s和Ios形成一個低通濾波器，以削弱M2n和/或M2ns的 柵極產(chǎn)生的電流噪聲。為保持正負(fù)輸出路徑對稱，如圖4所示，M2p和/或M2ps，的柵極匹配 設(shè)置相同的R。s和C。s。可選的，本發(fā)明實施例中，Vdd= 1.8V(伏特)，Vref = 600mV，(毫伏)I。s = 20 μ A(微 安)，and Ros = 30K Ohms (歐姆)，R = 4000hms (歐姆)，I1 = 1. 5mA(毫安)，輸出級電流 SdOXI1 = ISmAn旁路電容C。s可以設(shè)置為IOpF(皮法)以提供M2n和/或M2ns的柵極的 交流地信號。進(jìn)而，基準(zhǔn)電壓產(chǎn)生器可以提供200Ms/s(采樣率)的模數(shù)轉(zhuǎn)換器ADC的參考 電壓?？蛇x的，本發(fā)明實施例不限于上述給定的特定值。如圖7所示，本發(fā)明實施例提供了一種模數(shù)轉(zhuǎn)換電路ADC系統(tǒng)，該系統(tǒng)使用差分電 壓產(chǎn)生器400進(jìn)而提供給模數(shù)轉(zhuǎn)換電路702 —個參考信號。本發(fā)明實施例中，模數(shù)轉(zhuǎn)換電 路702可以是一個高速、高精度的模數(shù)轉(zhuǎn)換電路?？蛇x的，本發(fā)明差分基準(zhǔn)電壓提供電路可 以用于提供差分基準(zhǔn)電壓給類似高速、高精度的模數(shù)轉(zhuǎn)換電路的電路使用。本發(fā)明實施例中，提供一種電路，該電路用于在第一輸出端和第二輸出端產(chǎn)生差 分基準(zhǔn)電壓，該電路包括第一跟隨晶體管和第二跟隨晶體管。第一跟隨晶體管包括第一控制節(jié)點(diǎn)、與第一輸出端電性連接的第一跟隨節(jié)點(diǎn)和 第一電壓源節(jié)點(diǎn)；第二跟隨晶體管包括第二控制節(jié)點(diǎn)、與第二輸出端電性連接的第二跟隨節(jié)點(diǎn)和 第二電壓源節(jié)點(diǎn)。第一電壓降電路電性連接在電路電源節(jié)點(diǎn)和第二電源供應(yīng)節(jié)點(diǎn)之間。第一電壓降電路偏置設(shè)置，進(jìn)而使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)之間的電壓 大于電路電源節(jié)點(diǎn)和第一電壓源節(jié)點(diǎn)之間的電壓；也使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn) 之間的電壓大于電路電源節(jié)點(diǎn)和第一控制節(jié)點(diǎn)之間的電壓。本發(fā)明實施例中，第一電壓降電路還可以包括共源共柵晶體管(也可以稱為串 聯(lián)晶體管)。可選的，第一跟隨晶體管和第二跟隨晶體管共同作用于開環(huán)電路中。第一控制 節(jié)點(diǎn)和第二控制節(jié)點(diǎn)可以被一種復(fù)偏置電路所偏置?？蛇x的，第一電壓降電路偏置設(shè)置，進(jìn) 而使得第一電壓源節(jié)點(diǎn)和第一跟隨節(jié)點(diǎn)之間的電壓與第二電壓源節(jié)點(diǎn)和第二跟隨節(jié)點(diǎn)之 間的電壓大致相同。進(jìn)一步的，第一電壓降電路偏置設(shè)置，進(jìn)而使得實質(zhì)上減小了電路電源 到基準(zhǔn)電壓輸出的信號能量。本發(fā)明實施例還提供一種電路，該電路包括電性連接在第一控制節(jié)點(diǎn)和第二控 制節(jié)點(diǎn)之間的驅(qū)動電路。本發(fā)明是實施例中，驅(qū)動電路包括放大器，該放大器具有第一輸 入端、第二輸入端、第一放大輸出端和第二放大輸出端。第一放大輸出端電性連接于第一控 制節(jié)點(diǎn)上；第二放大輸出端電性連接于第二控制節(jié)點(diǎn)上?？蛇x的，該電路還包括第三跟隨 晶體管和第四跟隨晶體管。第三跟隨晶體管具有電性連接至第一放大輸出端的第三控制節(jié) 點(diǎn)、電性連接至第一輸入端的第三跟隨節(jié)點(diǎn)和第三電壓源節(jié)點(diǎn)。第四跟隨晶體管具有連接 至第二放大輸出端的第四控制節(jié)點(diǎn)、電性連接至第二輸入端的第四跟隨節(jié)點(diǎn)和第四電壓源節(jié)點(diǎn)。本發(fā)明實施例中，該電路還具有第二電壓降電路，該第二電壓降電路用于電性連 接于一個參考電壓節(jié)點(diǎn)和第四電壓源節(jié)點(diǎn)之間。進(jìn)一步的，該參考節(jié)點(diǎn)包括前述的電路電 源節(jié)點(diǎn)。本發(fā)明實施例中，第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管和第四跟隨 晶體管全部為MOS (金屬氧化物半導(dǎo)體)晶體管。其中，第一控制節(jié)點(diǎn)、第二控制節(jié)點(diǎn)、第三 控制節(jié)點(diǎn)和第四控制節(jié)點(diǎn)為MOS晶體管的柵極；第一跟隨節(jié)點(diǎn)、第二跟隨節(jié)點(diǎn)、第三跟隨節(jié) 點(diǎn)和第四跟隨節(jié)點(diǎn)為MOS晶體管的源極；第一電壓源節(jié)點(diǎn)、第二電壓源節(jié)點(diǎn)、第三電壓源節(jié) 點(diǎn)和第四電壓源節(jié)點(diǎn)為MOS晶體管的漏極?？蛇x的，前述電路為集成電路。結(jié)合圖1-圖7， 可以理解，第一電壓源節(jié)點(diǎn)、第二電壓源節(jié)點(diǎn)、第三電壓源節(jié)點(diǎn)和第四電壓源節(jié)點(diǎn)可以電性 連接于電路電源節(jié)點(diǎn)上，以提供電流?？梢岳斫?，上述實施例中，第一電壓源節(jié)點(diǎn)可以為圖 1中的Mp，第二電壓源節(jié)點(diǎn)可以為圖1中的Mn，第三電壓源節(jié)點(diǎn)可以為圖1中的Μ"第四電 壓源節(jié)點(diǎn)可以為圖1中的Mm。
本發(fā)明實施例還提供一種用于產(chǎn)生參考電壓的系統(tǒng)和方法。包括提供一個具有第 一正向輸出路徑、第二正向輸出路徑，第一反饋輸入路徑和第二反饋輸入路徑的放大器。第 一跟隨晶體管和第三跟隨晶體管的控制節(jié)點(diǎn)電性連接于第一正向輸出路徑中。第二跟隨晶 體管和第四跟隨晶體管的控制節(jié)點(diǎn)電性連接于第二正向輸出路徑中。第一跟隨晶體管和第 二跟隨晶體管的跟隨節(jié)點(diǎn)分別電性連接于第一反饋輸入路徑和第二反饋輸入路徑中。第三 跟隨晶體管和第四跟隨晶體管的跟隨節(jié)點(diǎn)分別電性連接于參考電壓的系統(tǒng)的輸出端，可選 的，參考電壓的系統(tǒng)的輸出端分別為差分信號的第一輸出端和第二輸出端，用于產(chǎn)生系統(tǒng) 差分基準(zhǔn)電壓。一個偏置電路用于提供處于第一跟隨晶體管和第二跟隨晶體管電壓源節(jié)點(diǎn) 之間的偏置電壓；并提供處于第三跟隨晶體管和第四跟隨晶體管電壓源節(jié)點(diǎn)之間的相應(yīng)的 偏置電壓。可以理解，本實施例中的第一跟隨晶體管和第二跟隨晶體管可以對應(yīng)于前面實 施例中所述的第三跟隨晶體管和第四跟隨晶體管，本實施例中的第二跟隨晶體管和第三跟 隨晶體管可以對應(yīng)于前面實施例中所述的第一跟隨晶體管和第二跟隨晶體管。本實施例中 的第一跟隨晶體管和第二跟隨晶體管等“第一” “第二”等的限定只是用于清楚區(qū)別不同的 晶體管。本發(fā)明實施例還提供一種偏置電路，包括第一共源共柵晶體管、第二共源共柵晶 體管、第三共源共柵晶體管和第四共源共柵晶體管。該第一共源共柵晶體管電性連接于第 一跟隨電路的電壓源節(jié)點(diǎn)上。該第二共源共柵晶體管電性連接于第二跟隨電路的電壓源節(jié) 點(diǎn)上。該第三共源共柵晶體管電性連接于第三跟隨電路的電壓源節(jié)點(diǎn)上。該第四共源共柵 晶體管電性連接于第四跟隨電路的電壓源節(jié)點(diǎn)上。本發(fā)明實施例中，偏置電路進(jìn)一步包括 連接到第一共源共柵晶體管電壓源節(jié)點(diǎn)的第一電阻、連接到第三共源共柵晶體管電壓源節(jié) 點(diǎn)的第二電阻、第一RC(阻容)低通濾波器，和連接于第一共源共柵晶體管控制節(jié)點(diǎn)的電流 源。該偏置電路進(jìn)一步包括連接于第二共源共柵晶體管控制節(jié)點(diǎn)的第二 RC(阻容)低通 濾波器、第三RC(阻容)低通濾波器、連接于第三共源共柵晶體管控制節(jié)點(diǎn)的電流源，和連 接于第四共源共柵晶體管控制節(jié)點(diǎn)的第四RC(阻容)低通濾波器。本發(fā)明實施例提供的放大器包括差分跨導(dǎo)放大器 OTA(differentialoperational transconductance amplifier),禾口電阻反饋網(wǎng)絡(luò)。該差分跨導(dǎo)放大器連接至第一正向輸出路徑和第二正向輸出路徑。該電阻反饋網(wǎng)絡(luò)電性連接至第 一反饋輸入路徑和第二反饋輸入路徑。
本發(fā)明實施例中，第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管和第四跟隨 晶體管全部為MOS晶體管。第一共源共柵晶體管、第二共源共柵晶體管、第三共源共柵晶體 管和第四共源共柵晶體管也全部為MOS晶體管。第一跟隨晶體管、第二跟隨晶體管、第三跟 隨晶體管、第四跟隨晶體管、第一共源共柵晶體管、第二共源共柵晶體管、第三共源共柵晶 體管和第四共源共柵晶體管的控制節(jié)點(diǎn)為晶體管的柵極。第一跟隨晶體管、第二跟隨晶體 管、第三跟隨晶體管、第四跟隨晶體管、第一共源共柵晶體管、第二共源共柵晶體管、第三共 源共柵晶體管和第四共源共柵晶體管的跟隨節(jié)點(diǎn)為晶體管的源極。第一跟隨晶體管、第二 跟隨晶體管、第三跟隨晶體管、第四跟隨晶體管、第一共源共柵晶體管、第二共源共柵晶體 管、第三共源共柵晶體管和第四共源共柵晶體管的電壓源節(jié)點(diǎn)為晶體管的漏極。可選的， 第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管和第四跟隨晶體管全部為耗盡性的MOS 晶體管。第一共源共柵晶體管、第二共源共柵晶體管、第三共源共柵晶體管和第四共源共柵 晶體管全部為耗盡性的MOS晶體管。本發(fā)明實施例提供一種產(chǎn)生差分基準(zhǔn)電壓的的方法，包括從第一晶體管的第一 跟隨節(jié)點(diǎn)和第二晶體管的第二跟隨節(jié)點(diǎn)之間驅(qū)動輸出差分基準(zhǔn)電壓；該差分基準(zhǔn)電壓用于 使得來自于第一晶體管的第一跟隨節(jié)點(diǎn)的參考電壓小于來自于第二晶體管的第二跟隨節(jié) 點(diǎn)的參考電壓。該方法進(jìn)一步包括提供一種來自于第二晶體管的電壓源節(jié)點(diǎn)提供的參考 電壓電壓降；調(diào)節(jié)該電壓降使得從參考電源到差分基準(zhǔn)電壓輸出中傳輸?shù)男盘柲芰孔钚?。本發(fā)明實施例中，第一晶體管、第二晶體管為MOS晶體管。第一跟隨節(jié)點(diǎn)和第二跟 隨節(jié)點(diǎn)為晶體管的源極，第二晶體管電壓源節(jié)點(diǎn)為晶體管的漏極。本發(fā)明實施例中，產(chǎn)生差分基準(zhǔn)電壓的的方法還包括在第一晶體管的控制節(jié)點(diǎn) 和第二晶體管的控制節(jié)點(diǎn)之間產(chǎn)生一個第一差分基準(zhǔn)電壓?？蛇x的，該步驟進(jìn)一步包括通 過放大器，驅(qū)動第一復(fù)制晶體管的控制節(jié)點(diǎn)和第二復(fù)制晶體管的控制節(jié)點(diǎn)生成第一差分基 準(zhǔn)電壓；從第一復(fù)制晶體管和第二復(fù)制晶體管的跟隨節(jié)點(diǎn)中提供反饋給至少一個放大器的 輸入端；在一個開環(huán)的電路結(jié)構(gòu)中驅(qū)動第一晶體管和第二晶體管。本發(fā)明實施例的有益效果包括獲得的高PSRR值和/或在輸出參考電壓節(jié)點(diǎn)上得 到的寬帶低輸出阻抗，進(jìn)而減少了差分基準(zhǔn)信號產(chǎn)生器的誤差。可以理解，通過高PSRR值， 減少了電源噪聲引起的誤差；通過寬帶低輸出阻抗輸出特性，減少了在電路轉(zhuǎn)換過程中產(chǎn) 生的電壓峰值毛刺，進(jìn)而允許相關(guān)電路更好的適用范圍。本發(fā)明實施例的有益效果進(jìn)一步包括本發(fā)明提供的基準(zhǔn)電壓產(chǎn)生器根據(jù)引入固 定基準(zhǔn)電壓電路，例如帶隙電壓產(chǎn)生器，進(jìn)而可以輸出一個全范圍的差分基準(zhǔn)電壓VM，并且 該基準(zhǔn)電壓\e對工藝、電壓范圍和溫度系數(shù)不敏感。本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例方法中的全部或部分流程，是可以 通過計算機(jī)程序來指令相關(guān)的硬件來完成，所述的程序可存儲于一計算機(jī)可讀取存儲介質(zhì) 中，該程序在執(zhí)行時，可包括如上述各方法的實施例的流程。其中，所述的存儲介質(zhì)可為磁 碟、光盤、只讀存儲記憶體(Read-Only Memory, ROM)或隨機(jī)存儲記憶體(Random Access Memory, RAM)等。以上所述僅為本發(fā)明的幾個實施例，本領(lǐng)域的技術(shù)人員依據(jù)申請文件公開的可以對本發(fā)明進(jìn)行各 種改動或變型而不脫離本發(fā)明的精神和范圍。
權(quán)利要求
一種基準(zhǔn)信號產(chǎn)生器用于在其第一輸出端和第二輸出端之間產(chǎn)生差分基準(zhǔn)電壓，其特征在于，包括第一跟隨晶體管和第二跟隨晶體管；第一跟隨晶體管包括第一控制節(jié)點(diǎn)、與第一輸出端電性連接的第一跟隨節(jié)點(diǎn)和第一電壓源節(jié)點(diǎn)；第二跟隨晶體管包括第二控制節(jié)點(diǎn)、與第二輸出端電性連接的第二跟隨節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)；第一電壓降電路電性連接在電路電源節(jié)點(diǎn)和第二電源供應(yīng)節(jié)點(diǎn)之間；第一電壓降電路偏置設(shè)置，使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)之間的電壓大于電路電源節(jié)點(diǎn)和第一電壓源節(jié)點(diǎn)之間的電壓；也使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)之間的電壓大于電路電源節(jié)點(diǎn)和第一控制節(jié)點(diǎn)之間的電壓。
2.根據(jù)權(quán)利要求1所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，還包括連接至第一控制節(jié)點(diǎn) 和第二控制節(jié)點(diǎn)的驅(qū)動電路。
3.根據(jù)權(quán)利要求2所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，所述驅(qū)動電路進(jìn)一步包括放 大器、第三跟隨晶體管和第四跟隨晶體管；放大器，該放大器具有第一輸入端、第二輸入端、第一放大輸出端和第二放大輸出端； 其中，第一放大輸出端電性連接于第一控制節(jié)點(diǎn)上；第二放大輸出端電性連接于第二控制 節(jié)點(diǎn)上；第三跟隨晶體管具有電性連接至第一放大輸出端的第三控制節(jié)點(diǎn)、電性連接至第一輸 入端的第三跟隨節(jié)點(diǎn)和第三電壓源節(jié)點(diǎn)；第四跟隨晶體管具有連接至第二放大輸出端的第四控制節(jié)點(diǎn)、電性連接至第二輸入端 的第四跟隨節(jié)點(diǎn)和第四電壓源節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求3所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，所述驅(qū)動電路進(jìn)一步包括連 接于一參考電源節(jié)點(diǎn)和第四電壓源節(jié)點(diǎn)的第二電壓降電路。
5.根據(jù)權(quán)利要求4所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，所述參考電源節(jié)點(diǎn)為電路電 源節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求3所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，第一跟隨晶體管、第二跟隨 晶體管、第三跟隨晶體管和第四跟隨晶體管全部為MOS晶體管；其中，第一控制節(jié)點(diǎn)、第二 控制節(jié)點(diǎn)、第三控制節(jié)點(diǎn)和第四控制節(jié)點(diǎn)為MOS晶體管的柵極；第一跟隨節(jié)點(diǎn)、第二跟隨節(jié) 點(diǎn)、第三跟隨節(jié)點(diǎn)和第四跟隨節(jié)點(diǎn)為MOS晶體管的源極；第一電壓源節(jié)點(diǎn)、第二電壓源節(jié) 點(diǎn)、第三電壓源節(jié)點(diǎn)和第四電壓源節(jié)點(diǎn)為MOS晶體管的漏極。
7.根據(jù)權(quán)利要求1所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，所述第一電壓降電路是共源 共柵晶體管。
8.根據(jù)權(quán)利要求1所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，所述第一跟隨晶體管和所述 第二跟隨晶體管共同作用于開環(huán)電路中。
9.根據(jù)權(quán)利要求1所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，通過一復(fù)制偏置電路對第一 控制節(jié)點(diǎn)和第二控制節(jié)點(diǎn)進(jìn)行偏置。
10.根據(jù)權(quán)利要求1所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，第一電壓降電路偏置設(shè)置使 得第一電壓源節(jié)點(diǎn)和第一跟隨節(jié)點(diǎn)之間的電壓與第二電壓源節(jié)點(diǎn)和第二跟隨節(jié)點(diǎn)之間的 電壓大致相同。
11.根據(jù)權(quán)利要求1所述的基準(zhǔn)信號產(chǎn)生器，其特征在于，第一電壓降電路偏置設(shè)置用 于減小電路電源到基準(zhǔn)電壓輸出的信號能量。
12.一種用于產(chǎn)生差分基準(zhǔn)電壓的系統(tǒng)，用于用于在其第一輸出端和第二輸出端之間 產(chǎn)生差分基準(zhǔn)電壓，其特征在于，包括放大器、第一跟隨晶體管、第二跟隨晶體管、第三跟 隨晶體管、第四跟隨晶體管和偏置電路；放大器具有第一正向輸出路徑、第二正向輸出路徑，第一反饋輸入路徑和第二反饋輸 入路徑；第一跟隨晶體管包括電性連接于第一正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于第一 反饋輸入路徑的跟隨節(jié)點(diǎn)；第二跟隨晶體管包括電性連接于第二正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于第二 反饋輸入路徑的跟隨節(jié)點(diǎn)；第三跟隨晶體管包括電性連接于第一正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于第一 輸出端的跟隨節(jié)點(diǎn)；第四跟隨晶體管包括電性連接于第二正向輸出路徑中的控制節(jié)點(diǎn)和電性連接于第二 輸出端的跟隨節(jié)點(diǎn)；和偏置電路用于提供處于第一跟隨晶體管和第二跟隨晶體管電壓源節(jié)點(diǎn)之間的偏置電 壓；并提供處于第三跟隨晶體管和第四跟隨晶體管電壓源節(jié)點(diǎn)之間的相應(yīng)的偏置電壓。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，偏置電路還包括第一共源共柵晶體 管、第二共源共柵晶體管、第三共源共柵晶體管和第四共源共柵晶體管；第一共源共柵晶體管電性連接于第一跟隨電路的電壓源節(jié)點(diǎn)上； 第二共源共柵晶體管電性連接于第二跟隨電路的電壓源節(jié)點(diǎn)上； 第三共源共柵晶體管電性連接于第三跟隨電路的電壓源節(jié)點(diǎn)上； 第四共源共柵晶體管電性連接于第四跟隨電路的電壓源節(jié)點(diǎn)上。
14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其特征在于，偏置電路進(jìn)一步包括連接到第一共源共柵晶體管電壓源節(jié)點(diǎn)的第一電阻、連接到第三共源共柵晶體管電 壓源節(jié)點(diǎn)的第二電阻、第一 RC低通濾波器，和連接于第一共源共柵晶體管控制節(jié)點(diǎn)的電流 源，連接于第二共源共柵晶體管控制節(jié)點(diǎn)的第二 RC低通濾波器、第三RC低通濾波器、連接 于第三共源共柵晶體管控制節(jié)點(diǎn)的電流源，和連接于第四共源共柵晶體管控制節(jié)點(diǎn)的第四 RC低通濾波器。
15.根據(jù)權(quán)利要求13所述的系統(tǒng)，其特征在于，放大器進(jìn)一步包括差分跨導(dǎo)放大器和 電阻反饋網(wǎng)絡(luò)；差分跨導(dǎo)放大器連接至第一正向輸出路徑和第二正向輸出路徑； 電阻反饋網(wǎng)絡(luò)電性連接至第一反饋輸入路徑和第二反饋輸入路徑。
16.根據(jù)權(quán)利要求13所述的系統(tǒng)，其特征在于，第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管和第四跟隨晶體管是MOS晶體管； 第一共源共柵晶體管、第二共源共柵晶體管、第三共源共柵晶體管和第四共源共柵晶 體管是MOS晶體管；第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管、第四跟隨晶體管、第一共源共柵 晶體管、第二共源共柵晶體管、第三共源共柵晶體管和第四共源共柵晶體管的控制節(jié)點(diǎn)為晶體管的柵極；第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管、第四跟隨晶體管、第一共源共柵 晶體管、第二共源共柵晶體管、第三共源共柵晶體管和第四共源共柵晶體管的跟隨節(jié)點(diǎn)為 晶體管的源極；第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管、第四跟隨晶體管、第一共源共柵 晶體管、第二共源共柵晶體管、第三共源共柵晶體管和第四共源共柵晶體管的電壓源節(jié)點(diǎn) 為晶體管的漏極。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其特征在于，第一跟隨晶體管、第二跟隨晶體管、第三跟隨晶體管和第四跟隨晶體管是耗盡性的MOS 晶體管；第一共源共柵晶體管、第二共源共柵晶體管、第三共源共柵晶體管和第四共源共柵晶 體管是耗盡性的MOS晶體管。
18.一種用于產(chǎn)生差分基準(zhǔn)電壓的方法，其特征在于包括以下步驟從第一晶體管的第一跟隨節(jié)點(diǎn)和第二晶體管的第二跟隨節(jié)點(diǎn)之間驅(qū)動輸出差分基準(zhǔn) 電壓；其中，該差分基準(zhǔn)電壓用于使得來自于第一晶體管的第一跟隨節(jié)點(diǎn)的參考電壓小于 來自于第二晶體管的第二跟隨節(jié)點(diǎn)的參考電壓；提供來自于第二晶體管的電壓源節(jié)點(diǎn)的參考電壓電壓降；和調(diào)節(jié)該電壓降使得從參考電源到差分基準(zhǔn)電壓輸出中傳輸?shù)男盘柲芰孔钚　?br> 19.根據(jù)權(quán)利要求18所述的方法，其特征在于，第一晶體管、第二晶體管是MOS晶體管；第一跟隨節(jié)點(diǎn)和第二跟隨節(jié)點(diǎn)為晶體管的源 極，第二晶體管電壓源節(jié)點(diǎn)為晶體管的漏極。
20.根據(jù)權(quán)利要求18所述的方法，其特征在于，進(jìn)一步包括以下步驟在第一晶體管的控制節(jié)點(diǎn)和第二晶體管的控制節(jié)點(diǎn)之間產(chǎn)生一個第一差分基準(zhǔn)電壓； 通過放大器，驅(qū)動第一復(fù)制晶體管的控制節(jié)點(diǎn)和第二復(fù)制晶體管的控制節(jié)點(diǎn)生成第一差分 基準(zhǔn)電壓；從第一復(fù)制晶體管和第二復(fù)制晶體管的跟隨節(jié)點(diǎn)中提供反饋給至少一個放大器 的輸入端；在一個開環(huán)的電路結(jié)構(gòu)中驅(qū)動第一晶體管和第二晶體管。
全文摘要
一種基準(zhǔn)信號產(chǎn)生器及其方法和系統(tǒng)，用于在基準(zhǔn)信號產(chǎn)生器的第一輸出端和第二輸出端之間產(chǎn)生差分基準(zhǔn)電壓，包括第一跟隨晶體管和第二跟隨晶體管；第一跟隨晶體管包括第一控制節(jié)點(diǎn)、第一跟隨節(jié)點(diǎn)和第一電壓源節(jié)點(diǎn)；第二跟隨晶體管包括第二控制節(jié)點(diǎn)、第二跟隨節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)；第一電壓降電路電性連接在電路電源節(jié)點(diǎn)和第二電源供應(yīng)節(jié)點(diǎn)之間；第一電壓降電路偏置設(shè)置，使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)之間的電壓大于電路電源節(jié)點(diǎn)和第一電壓源節(jié)點(diǎn)之間的電壓；也使得電路電源節(jié)點(diǎn)和第二電壓源節(jié)點(diǎn)之間的電壓大于電路電源節(jié)點(diǎn)和第一控制節(jié)點(diǎn)之間的電壓，進(jìn)而獲得高的PSRR值。
文檔編號G05F1/56GK101881984SQ20101016868
公開日2010年11月10日 申請日期2010年5月5日 優(yōu)先權(quán)日2009年5月5日
發(fā)明者劉松, 劉銀才, 朱華, 李民盛, 楊菲琴, 熊俊, 秦祖旭, 程黃俊, 陳昌彥, 雷工 申請人:華為技術(shù)有限公司