專利名稱：產生具有低漂移的帶隙電壓的電路和方法
技術領域：
本發(fā)明的實施例一般涉及產生帶隙電壓輸出(VGO)的帶隙電壓基準電路、用于與 產生帶隙電壓輸出(VGO)的帶隙電壓基準電路聯用的方法、以及包括產生帶隙電壓輸出 (VGO)的帶隙電壓基準電路的較大電路(例如穩(wěn)壓器)。
背景技術：
帶隙電壓基準電路可用來例如為工作在溫度波動的環(huán)境中的電路提供基本恒定 的基準電壓。帶隙電壓基準電路通常將與絕對溫度互補的電壓(VCTAT)加至與絕對溫度成 比例的電壓(VPTAT)上以產生帶隙基準輸出電壓(VGO)。VCTAT通常為簡單二極管電壓，也 稱基極_發(fā)射極電壓降、正向電壓降、基極-發(fā)射極電壓、或簡稱為VBE。這種二極管電壓通 常由二極管式連接的晶體管(即，其基極和集電極連接在一起的BJT晶體管)提供。VPTAT 可自一個或更多個VBE得到，其中AVBE(VBE增量)是具有不同發(fā)射極面積和/或電流并 因此在不同電流密度工作的BJT晶體管的VBE之間的差。圖IA示出一種示例性常規(guī)帶隙電壓基準電路100a，該電路100a包括并聯連接的 晶體管Ql到QN(在“N”支路中)、晶體管QN+1 (在“ 1”支路中)以及又一晶體管QN+2 (在 “ CTAT ”支路中)。帶隙電壓基準電路100a還包括放大器120和三個PMPS晶體管Ml、M2和M3，這 些PMPS晶體管配置成充當向“N”、“l(fā)”、和“CTAT”支路提供電流的電流源。由于這些PMOS 晶體管的柵極被束縛在一起，因此其源極端子全部連接于正電壓軌(VDD)，這些晶體管的源 極-柵極電壓是相等的。結果，“N”、“l(fā)”和“CTAT”支路接收并工作在大致相同的電流Iptat 下。在圖IA中，晶體管QN+2用來產生VCTAT，而與晶體管QN+1配合工作的晶體管Ql 到QN用來產生VPTAT。更具體地，VCTAT是二極管式連接的晶體管QN+2的基極發(fā)射極電壓 (VBE)的函數，而VPTAT是AVBE的函數，而Δ VBE是晶體管QN+1的基極-發(fā)射極電壓與并 聯連接的二極管式連接的晶體管Ql到QN的基極-發(fā)射極電壓之間的差的函數。由于負反饋，放大器120調節(jié)電流源晶體管Μ1、Μ2和Μ3的共PMOS柵極電壓，直到放大器120的非反相(+)和反相(_)輸入處于等電勢為止。這發(fā)生在IptaWRl+VBE^.n =VBEn+1 時，其中 VBEu,..』=VBEn+1-VBE0 因此，Iptat = ΔVBE/R1 這里，帶隙電壓輸出(VGO)如下VGO = VCTAT+VPTAT,= VBE+R2/Rl*VT*ln (N)。其中Vt是熱電壓，該熱電壓在室溫下大約為^mV。如果VBE 0. 7V，且 R2/Rl*VT*ln(N) 0. 5V，貝丨J VGO 1. 2V。這些電流源可使用圖IA中所示以外的替代結構來實現。相應地，提供圖IB以示 出更一般的電路。如同圖IA的情形，在圖IB中，放大器120控制電流源Ip I2和13。在實踐中，電流源的長期漂移造成帶隙電壓輸出(VGO)上的漂移，這是不可取的。尤其，I1的變化造成輸出如下的VGO變化AVGO+ ++ MR2。來自I2的電流的類似變化造成如下的輸出變化
Klf P\AVGO =-Vt---- + l/ln(iV)。
I UiI3 的變化產生ΔVGO = +。另外，帶隙電壓基準電路產生噪聲，其中一強分量是1/F噪聲(有時稱為閃爍噪 聲)，該噪聲與基極電流有關。降低1/F噪聲是合需的。
發(fā)明內容
本發(fā)明的某些實施例針對減小電流源的長期漂移對由帶隙電壓基準電路產生的 帶隙電壓輸出(VGO)的影響的帶隙電壓基準電路。根據本發(fā)明的一實施例，帶隙電壓基準電路包括一組X個電流源、多個電路支路、 以及多個開關。這X個(其中x>3)電流源中的每一個電流源產生與該組內其它電流源 產生的電流基本相等的對應電流。帶隙電壓基準電路的這多個電路支路合而用來產生帶隙 電壓輸出(VGO)。這多個電路支路中的每個電路支路接收未被其它電路支路接收的電流中 的至少一路。這多個開關(例如，由控制器控制)有選擇地隨時間推移而改變由這些電流 源產生的電流中的哪些被帶隙電壓基準電路中的這多個電路支路中的哪些支路所接收。這 減少了電流源的長期漂移對帶隙電壓輸出(VGO)的影響，由此使帶隙電壓輸出(VGO)更穩(wěn) 定。另外，這降低了 1/F噪聲。根據一實施例，在任何給定時間，由至少一個電流源產生的至少一路電流不被合 而用來產生帶隙電壓輸出(VGO)的任何電路支路接收，盡管在其它時間由這個(些)電流 源產生的電流是由合而用來產生帶隙電壓輸出(VGO)的電路支路接收的。本發(fā)明的實施例還針對用于與產生帶隙電壓輸出(VGO)的帶隙基準電路聯用的 方法，其中帶隙電壓基準電路包括多個電路支路，這些支路合而用來產生帶隙電壓輸出 (VG0)。根據一實施例，這類方法包括使用一組X個(其中X >3)電流源中的每個電流源 來產生與該組中其它電流源產生的電流基本相等的對應電流。該方法還包括有選擇地隨時間推移而改變由這些電流源產生的電流中的哪些由合而用來產生帶隙電壓輸出(VGO)的 帶隙電壓基準電路中的哪些電路支路接收。根據一實施例，一種方法包括控制該有選擇的改變以使由這X個電流源中的每 個電流源產生的電流在大約1/X的時間被合而用來產生帶隙電壓輸出(VGO)的這多個電路 支路中的每一個支路接收。本發(fā)明的實施例還針對包括諸如前述那樣的帶隙電壓基準電路的穩(wěn)壓器，但不僅 限于此。穩(wěn)壓器可例如是固定輸出或可調輸出線性穩(wěn)壓器，但不僅限于此。本發(fā)明內容部分無意于概括本發(fā)明的所有實施例。根據下面闡述的詳細說明、附 圖以及權利要求，本發(fā)明的其他和替代實施方式以及特征、方面以及優(yōu)點將變得更加明顯。
圖IA和IB示出示例性常規(guī)帶隙電壓基準電路。圖2A和2B示出根據本發(fā)明示例性實施例的低漂移帶隙電壓基準電路。圖3是包括根據本發(fā)明一實施例的低漂移帶隙電壓基準電路的示例性固定輸出 線性穩(wěn)壓器的框圖。圖4是包括根據本發(fā)明一實施例的低漂移帶隙電壓基準電路的示例性可調輸出 線性穩(wěn)壓器的框圖。圖5是用來概括根據本發(fā)明一實施例的提供低漂移帶隙電壓基準電路的方法的 高層流程圖。附圖中主要組件的參考標號的清單
100a,IOOb帶隙電壓基準電路120放大器Ml, M2, M3PMOS晶體管Rl, R2, R3, R4電阻器Ql, Q2, QN, QN+1, QN+2晶體管VGO帶隙電壓輸出200a,200b帶隙電壓基準電路202控制器Si, S2, S3開關Vdd正電壓軌
權利要求
1.一種產生帶隙電壓輸出(VGO)的帶隙電壓基準電路，包括一組X個電流源，其中每個電流源產生與該組內其它電流源產生的電流基本相等的對 應電流，其中X彡3;所述帶隙電壓基準電路的多個電路支路，其中每個電路支路接收未由其它電路支路接 收的電流中的至少一路，并且所述多個電路支路合而用來產生所述帶隙電壓輸出(VGO)； 以及多個開關，用以有選擇地隨時間推移而改變由所述電流源產生的哪些電流被所述帶隙 電壓基準電路中的所述多個電路支路中的哪些支路所接收。
2.如權利要求1所述的帶隙電壓基準電路，其特征在于，合而用來產生所述帶隙電壓 輸出(VGO)的所述多個電路支路包括第一電路支路、第二電路支路和第三電路支路。
3.如權利要求2所述的帶隙電壓基準電路，其特征在于，由所述X個電流源中的每個電 流源產生的電流由所述第一電路支路接收大約1/X的時間，由所述第二電路支路接收大約 1/X的時間，并由所述第三電路支路接收大約1/X的時間。
4.如權利要求2所述的帶隙電壓基準電路，其特征在于，X= 3。
5.如權利要求2所述的帶隙電壓基準電路，其特征在于，X> 3。
6.如權利要求1所述的帶隙電壓基準電路，其特征在于，在任何給定時間，由所述電 流源中的至少一個電流源產生的至少一路電流不由合而用來產生所述帶隙電壓輸出(VGO) 的任何電路支路所接收，盡管在其它時間由所述電流源中的所述至少一個電流源產生的所 述至少一路電流由合而用來產生所述帶隙電壓輸出(VGO)的電路支路所接收。
7.如權利要求1所述的帶隙電壓基準電路，其特征在于合而用來產生所述帶隙電壓輸出(VGO)的所述多個電路支路中的至少一個支路接收 由所述X個電流源中的至少兩個電流源產生的至少兩路電流。
8.如權利要求1所述的帶隙電壓基準電路，其特征在于，合而用來產生所述帶隙電壓 輸出(VGO)的多個電路支路包括第一電路支路，所述第一電路支路包括一個二極管式連接的晶體管； 第二電路支路，所述第二電路支路包括 電阻器；以及并聯連接的N個二極管式連接的晶體管；以及 第三電路支路，所述第三電路支路包括 另外的電阻器；以及 一個二極管式連接的晶體管。
9.如權利要求8所述的帶隙基準電路，其特征在于，還包括放大器，所述放大器包括 非反相(+)輸入，用來接收由所述第一電路支路產生的第一電壓；反相(_)輸入，用來接收由所述第二電路支路產生的第二電壓；以及 輸出，所述輸出使所述X個電流源中的每個電流源偏置以使所述X個電流源中的每個 電流源產生與其它電流源產生的電流基本相等的電流。
10.如權利要求1所述的帶隙基準電路，其特征在于，還包括 用于控制所述開關的控制器。
11.一種用于與產生帶隙電壓輸出(VGO)的帶隙電壓基準電路聯用的方法，其特征在于，所述帶隙電壓基準電路包括合而用來產生所述帶隙電壓輸出(VGO)的多個電路支路， 所述方法包括(a)使用一組X個電流源中的每個電流源來產生與該組內其它電流源產生的電流基本 相等的對應電流，其中X > 3 ；以及(b)有選擇地隨時間推移而改變由所述電流源產生的哪些電流由所述帶隙電壓基準電 路中合而用來產生所述帶隙電壓輸出(VGO)的哪些電路支路接收。
12.如權利要求11所述的方法，其特征在于步驟(b)包括控制所述有選擇的改變以使由所述X個電流源中的每個電流源產生的電 流由合而用來產生所述帶隙電壓輸出(VGO)的所述多個電路支路中的每一個支路接收大 約1/X的時間。
13.如權利要求12所述的方法，其特征在于X= 3。
14.如權利要求12所述的方法，其特征在于X> 3。
15.一種穩(wěn)壓器，包括用以產生帶隙電壓輸出(VGO)的帶隙電壓基準電路；以及 運算放大器，所述運算放大器包括 接收所述帶隙電壓輸出(VGO)的非反相(+)輸入； 反相(“)輸入；以及產生所述穩(wěn)壓器的電壓輸出(VOUT)的輸出； 其中所述帶隙電壓基準電路包括一組電流源，其中每個電流源產生與該組內其它電流源產生的電流基本相等的對應電流；所述帶隙電壓基準電路的多個電路支路，每個電路支路接收未由另外兩個電路支路接 收的至少一路電流并且所述多個電路支路合而用來產生所述帶隙電壓輸出(VGO)；以及多個開關，用以有選擇地隨時間推移而改變所述電流中的哪些被所述帶隙電壓基準電 路中的所述多個電路支路中的哪些支路所接收。
16.如權利要求15所述的穩(wěn)壓器，其特征在于，所述運算放大器的反相(-)輸入連接于 所述運算放大器的輸出。
17.如權利要求16所述的穩(wěn)壓器，其特征在于，所述穩(wěn)壓器包括固定輸出線性穩(wěn)壓器。
18.如權利要求15所述的穩(wěn)壓器，其特征在于，還包括電阻分壓器，用來根據所述穩(wěn)壓器的電壓輸出(VOUT)來產生進一步的電壓； 其中所述運算放大器的所述反相(_)輸入接收由所述電阻分壓器產生的所述進一步 的電壓。
19.如權利要求18所述的穩(wěn)壓器，其特征在于，所述穩(wěn)壓器包括可調輸出線性穩(wěn)壓器。
20.如權利要求15所述的穩(wěn)壓器，其特征在于，還包括 用于控制所述開關的控制器。
全文摘要
根據本發(fā)明的一個實施例，帶隙電壓基準電路包括一組X電流源、多個電路支路以及多個開關。X個(其中X≥3)電流源中的每一個電流源產生與組內其它電流源產生的電流基本相等的相應電流。帶隙電壓基準電路的多個電路支路共同用來產生帶隙電壓輸出(VGO)。多個電路支路中的每個電路支路接收未曾由其它電路支路接收的至少一路電流。多個開關(例如由控制器控制)有選擇地隨時間而改變由電流源產生的哪些電流被帶隙電壓基準電路中的多個電路支路中的哪些支路所接收。
文檔編號G05F3/16GK102081421SQ20101058802
公開日2011年6月1日 申請日期2010年11月29日 優(yōu)先權日2009年11月30日
發(fā)明者B·哈維 申請人:英特賽爾美國股份有限公司