專利名稱：應(yīng)用于帶隙基準(zhǔn)電壓源的加速啟動(dòng)電路及帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶隙基準(zhǔn)電壓源，特別涉及一種應(yīng)用于帶隙基準(zhǔn)電壓源中的加速啟動(dòng)電路。
背景技術(shù)：
隨著系統(tǒng)集成技術(shù)(SOC)的飛速發(fā)展，帶隙基準(zhǔn)電壓源已成為大規(guī)模、超大規(guī)模集成電路和幾乎所有數(shù)字模擬系統(tǒng)中不可缺少的基本電路模塊。基準(zhǔn)電壓源是超大規(guī)模集成電路和電子系統(tǒng)的重要組成部分，可廣泛應(yīng)用于高精度比較器、A/D和D/A轉(zhuǎn)換器、隨機(jī)動(dòng)態(tài)存儲(chǔ)器、閃存以及系統(tǒng)集成芯片中?；鶞?zhǔn)電壓源的穩(wěn)定性對(duì)整個(gè)系統(tǒng)的內(nèi)部電源的產(chǎn)生，輸出電壓的調(diào)整等都具有直接且至關(guān)重要的影響。事實(shí)上，高性能基準(zhǔn)電壓源直接影響著電子系統(tǒng)的性能和精度。圖1為一個(gè)常見的帶隙基準(zhǔn)電源的主體電路的結(jié)構(gòu)示意圖，其中包括P型晶體管 MPO、MPl和MP2，三極管QO和Ql，電阻R0、Rl、R2和R3，以及運(yùn)算放大器Al，將晶體管MP2 和電阻R3的連接端作為電路的輸出端輸出電壓(作為基準(zhǔn)電壓)。對(duì)于不同架構(gòu)的帶隙基準(zhǔn)電壓源，可以產(chǎn)生不同帶隙基準(zhǔn)電壓源的電壓(1.25V 或者IV以下)，相應(yīng)的可以采用不同的啟動(dòng)電路。但對(duì)于帶隙基準(zhǔn)電壓源的輸出端，對(duì)于其加速啟動(dòng)的優(yōu)化分析往往很少。尤其當(dāng)帶隙基準(zhǔn)電壓源的輸出電壓端帶有較大的容性負(fù)載時(shí)，則帶隙基準(zhǔn)電壓源的啟動(dòng)過(guò)程會(huì)非常緩慢。因此，在保證帶隙基準(zhǔn)電壓源正常啟動(dòng)的前提下，需要加速帶隙基準(zhǔn)電壓源的上電時(shí)間。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種應(yīng)用于帶隙基準(zhǔn)電壓源的加速啟動(dòng)電路，其能夠提供有效的加速啟動(dòng)電路。為解決上述技術(shù)問(wèn)題，本發(fā)明的應(yīng)用于帶隙基準(zhǔn)電壓源的加速啟動(dòng)電路，其特征在于，包括復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路，比較器，晶體管開關(guān)和電流源；所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路用于輸出一第二電壓值，所述第二電壓值的最終值小于所述帶隙基準(zhǔn)電壓源主體電路所輸出的電壓值的最終值；所述比較器的兩個(gè)輸入端分別連接至所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的輸出端和帶隙基準(zhǔn)電壓源主體電路的輸出端，用于比較所述帶隙基準(zhǔn)電壓源的輸出電壓和所述第二電壓值，輸出一邏輯信號(hào)；所述晶體管開關(guān)的柵極連接至所述比較器的輸出端，源極和漏極連接在所述電流源的輸出端和所述帶隙基準(zhǔn)電壓源主體電路的輸出端之間，所述晶體管開關(guān)根據(jù)所述邏輯信號(hào)導(dǎo)通或截止；所述電流源用于當(dāng)所述晶體管開關(guān)導(dǎo)通時(shí)，對(duì)所述帶隙基準(zhǔn)電壓源充電。本發(fā)明還提供一種帶隙基準(zhǔn)電壓源，包括
帶隙基準(zhǔn)電壓源的主體電路和加速啟動(dòng)電路；所述啟動(dòng)加速電路包括復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路，比較器，晶體管開關(guān)和電流源；所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路用于輸出一第二電壓值，所述第二電壓值的最終值小于所述帶隙基準(zhǔn)電壓源主體電路所輸出的電壓值的最終值；所述比較器的兩個(gè)輸入端分別連接至所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的輸出端和帶隙基準(zhǔn)電壓源主體電路的輸出端，用于比較所述帶隙基準(zhǔn)電壓源的輸出電壓和所述第二電壓值，輸出一邏輯信號(hào)；所述晶體管開關(guān)的柵極連接至所述比較器的輸出端，源極和漏極連接在所述電流源的輸出端和所述帶隙基準(zhǔn)電壓源主體電路的輸出端之間，所述晶體管開關(guān)根據(jù)所述邏輯信號(hào)導(dǎo)通或截止；所述電流源用于當(dāng)所述晶體管開關(guān)導(dǎo)通時(shí)，對(duì)所述帶隙基準(zhǔn)電壓源充電。本發(fā)明的加速啟動(dòng)電路，通過(guò)在帶隙基準(zhǔn)電壓源的主體電路上鏡像一路電流，通過(guò)該鏡像電流產(chǎn)生另一帶隙基準(zhǔn)電壓(為復(fù)制帶隙基準(zhǔn)電壓源)，而后通過(guò)比較器來(lái)比較兩個(gè)輸出電壓，開啟一個(gè)晶體管開關(guān)，利用電流源通過(guò)晶體管開關(guān)對(duì)帶隙基準(zhǔn)電壓源充電， 從而保證了帶隙基準(zhǔn)電壓源的加速啟動(dòng)。而當(dāng)帶隙基準(zhǔn)電壓源的主體電路的輸出電壓超過(guò)該鏡像產(chǎn)生的電壓時(shí)，晶體管開關(guān)截止，加速過(guò)程結(jié)束。由于帶隙基準(zhǔn)電壓源的容性負(fù)載較大，而復(fù)制帶隙基準(zhǔn)電壓源的容性負(fù)載很小，因此復(fù)制帶隙基準(zhǔn)電壓源的上電速度會(huì)非常快，使得復(fù)制帶隙基準(zhǔn)電壓源的電壓大于帶隙基準(zhǔn)電壓源的電壓，比較器的輸出信號(hào)打開晶體管開關(guān)，電流源對(duì)所述帶隙基準(zhǔn)電壓源進(jìn)行充電。當(dāng)帶隙基準(zhǔn)電壓源的電壓達(dá)到其最終值的設(shè)定目標(biāo)后，開關(guān)截止，加速過(guò)程結(jié)束。此后，晶體管開關(guān)不再導(dǎo)通，因此該加速啟動(dòng)電路不會(huì)影響帶隙基準(zhǔn)電壓源的輸出值。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1為現(xiàn)有的帶隙基準(zhǔn)電壓源的主體電路的結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)例中帶有加速啟動(dòng)電路的帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明應(yīng)用于帶隙基準(zhǔn)電壓源的加速啟動(dòng)電路，包括帶隙基準(zhǔn)電壓源主體電路， 復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路，比較器，晶體管開關(guān)和用于對(duì)帶隙基準(zhǔn)電壓源充電的電流源；復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路用于輸出一第二電壓值，第二電壓值的最終值小于帶隙基準(zhǔn)電壓源主體電路所輸出的電壓值的最終值；比較器的兩個(gè)輸入端分別連接至所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的輸出端和帶隙基準(zhǔn)電壓源主體電路的輸出端，用于比較所述帶隙基準(zhǔn)電壓源的輸出電壓和所述第二電壓值，輸出一邏輯信號(hào)；晶體管開關(guān)的柵極連接至比較器的輸出端，源極和漏極連接在電流源的輸出端和帶隙基準(zhǔn)電壓源主體電路的輸出端之間，晶體管開關(guān)根據(jù)邏輯信號(hào)導(dǎo)通或截止；電流源用于當(dāng)晶體管開關(guān)導(dǎo)通時(shí)，對(duì)帶隙基準(zhǔn)電壓源充電。晶體管開關(guān)可以為P型晶體管，也可以為N型晶體管。當(dāng)晶體管開關(guān)為P型晶體管時(shí)，晶體管的柵極連接至比較器的輸出端，漏極連接至帶隙基準(zhǔn)電壓源主體電路的輸出端， 源極連接至電流源的輸出端。當(dāng)晶體管開關(guān)為N型晶體管，該N型晶體管開關(guān)的柵極連接至比較器的輸出端，源極連接至帶隙基準(zhǔn)電壓源主體電路的輸出端，漏極連接至電流源的輸出端。圖2為一具體的帶有加速啟動(dòng)電路的帶隙基準(zhǔn)源電路圖，其中包括1)帶隙基準(zhǔn)電壓源的主體電路，包括P型晶體管MP0、MP1和MP2，三極管QO和Ql， 電阻R0、R1、R2和R3，以及運(yùn)算放大器Al。這一部分電路為原有的常規(guī)帶隙基準(zhǔn)電壓源的主體電路，該電路輸出的即為基準(zhǔn)電壓Vref。帶隙基準(zhǔn)電壓源還包括電流產(chǎn)生電路和啟動(dòng)電路，電流產(chǎn)生電路用于產(chǎn)生帶隙基準(zhǔn)電壓源中運(yùn)放工作的偏置電流，啟動(dòng)電路用來(lái)保證帶隙基準(zhǔn)電路中環(huán)路的正常啟動(dòng)。電流產(chǎn)生電路和啟動(dòng)電路可以根據(jù)電源電壓的范圍，溫度特性等因素可以選擇不同的架構(gòu)。2)加速啟動(dòng)電路，包括復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路，比較器C1，P型晶體管MP4 和電流源。其中復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路為通過(guò)在上述1)所列的帶隙基準(zhǔn)電壓源的主體電路結(jié)構(gòu)上通過(guò)P型晶體管MP3鏡像了一路由電阻R4生成的電壓，形成了由P型晶體管MPO、MPl和MP3，三極管QO和Ql，電阻R0、Rl、R2和R4，以及運(yùn)算放大器Al構(gòu)成的帶隙基準(zhǔn)電壓源電路，輸出第二電壓值Vref_cmp，即復(fù)制帶隙基準(zhǔn)電壓源。復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路和帶隙基準(zhǔn)電壓源的主體電路共用由P型晶體管MPO和MP1，三極管QO和Q1， 電阻R0、R1和R2以及運(yùn)算放大器Al構(gòu)成的電路部分；復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路中的 P型晶體管MP3和電阻R4的連接關(guān)系與主體電路中的P型晶體管MP2和電阻R3連接關(guān)系一致(即由鏡像設(shè)置)。在具體設(shè)置中，復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路輸出的第二電壓值的最終值要小于帶隙基準(zhǔn)電壓源主體電路輸出的電壓值的最終值，可通過(guò)將電阻R4上的壓降設(shè)置為小于電阻R3上的壓降來(lái)實(shí)現(xiàn)。一個(gè)具體的實(shí)例中，第二電壓值的最終值設(shè)置為帶隙基準(zhǔn)電壓源主體電路輸出電壓最終值的90%左右。當(dāng)P型晶體管MP2和P型晶體管MP3 的尺寸為1 1設(shè)置時(shí)，可通過(guò)將電阻R4的阻值設(shè)置為電阻R3阻值的90%來(lái)實(shí)現(xiàn)這一目標(biāo)。本發(fā)明的帶隙基準(zhǔn)主體電路和加速啟動(dòng)電路的工作原理介紹如下P型晶體管MP0、MP1和MP2，三極管QO和Ql，電阻R0、R1、R2和R3，以及運(yùn)算放大器Al構(gòu)成了帶隙基準(zhǔn)的主體電路。其中，P型晶體管MPO和MPl的電流比為1 1，P型晶體管MP2與MPO (或MPl)的電流比為M0 ；P型晶體管MP3與MPO (或MPl)的電流比為M1 ；三級(jí)管QO和Ql是由個(gè)數(shù)比為N 1的寄生三極管，三級(jí)管QO和Ql的Vbe (為三極管的基極和發(fā)射極之間的電壓)的壓差為
權(quán)利要求
1.一種應(yīng)用于帶隙基準(zhǔn)電壓源的加速啟動(dòng)電路，其特征在于，包括帶隙基準(zhǔn)電壓源主體電路，復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路，比較器，晶體管開關(guān)和電流源；所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路用于輸出一第二電壓值，所述第二電壓值的最終值小于所述帶隙基準(zhǔn)電壓源主體電路所輸出的電壓值的最終值；所述比較器的兩個(gè)輸入端分別連接至所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的輸出端和帶隙基準(zhǔn)電壓源主體電路的輸出端，用于比較所述帶隙基準(zhǔn)電壓源的輸出電壓和所述第二電壓值，輸出一邏輯信號(hào)；所述晶體管開關(guān)的柵極連接至所述比較器的輸出端，源極和漏極連接在所述電流源的輸出端和所述帶隙基準(zhǔn)電壓源主體電路的輸出端之間，所述晶體管開關(guān)根據(jù)所述邏輯信號(hào)導(dǎo)通或截止；所述電流源用于當(dāng)所述晶體管開關(guān)導(dǎo)通時(shí)，對(duì)所述帶隙基準(zhǔn)電壓源充電。
2.如權(quán)利要求1所述的加速啟動(dòng)電路，其特征在于所述晶體管開關(guān)為P型晶體管，所述P型晶體管開關(guān)的柵極連接至所述比較器的輸出端，用于接收所述邏輯信號(hào)，漏極連接至所述帶隙基準(zhǔn)電壓源主體電路的輸出端，源極連接至所述電流源的輸出端。
3.如權(quán)利要求1所述的加速啟動(dòng)電路，其特征在于所述晶體管開關(guān)為N型晶體管，所述N型晶體管開關(guān)的柵極連接至所述比較器的輸出端，用于接收所述邏輯信號(hào)，源極連接至所述帶隙基準(zhǔn)電壓源主體電路的輸出端，漏極連接至所述電流源的輸出端。
4.按照權(quán)利要求1至3中任一項(xiàng)所述的加速啟動(dòng)電路，其特征在于所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路包括一 P型晶體管MP3和電阻R4，所述P型晶體管MP3的柵極連接至所述帶隙基準(zhǔn)電壓源主體電路中的P型晶體管的柵極，所述P型晶體管MP3的源極接正電源， 所述P型晶體管MP3的漏極連接至所述電阻R4的一端，所述電阻R4的另一端接地，所述P 型晶體管MP3和所述電阻R4連接端作為所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的輸出端輸出所述第二電壓值。
5.按照權(quán)利要求1至3中任一項(xiàng)所述的加速啟動(dòng)電路，其特征在于所述帶隙基準(zhǔn)電壓源主體電路中包含電阻R3，所述電阻R3連接至所述帶隙基準(zhǔn)電壓源輸出端和地之間，所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路中包含電阻R4，所述電阻R4連接至所述復(fù)制帶隙基準(zhǔn)電壓源輸出端和地之間，同時(shí)所述電阻R4上的壓降小于所述電阻R3上的壓降。
6.按照權(quán)利要求1至3中任一項(xiàng)所述的加速啟動(dòng)電路，其特征在于所述帶隙基準(zhǔn)電壓源主體電路的負(fù)載電容大于所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的負(fù)載電容。
7.一種帶隙基準(zhǔn)電壓源，其特征在于，包括帶隙基準(zhǔn)電壓源的主體電路和加速啟動(dòng)電路；所述加速啟動(dòng)電路包括復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路，比較器，晶體管開關(guān)和電流源；所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路用于輸出一第二電壓值，所述第二電壓值的最終值小于所述帶隙基準(zhǔn)電壓源主體電路所輸出的電壓值的最終值；所述比較器的兩個(gè)輸入端分別連接至所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的輸出端和帶隙基準(zhǔn)電壓源主體電路的輸出端，用于比較所述帶隙基準(zhǔn)電壓源的輸出電壓和所述第二電壓值，輸出一邏輯信號(hào)；所述晶體管開關(guān)的柵極連接至所述比較器的輸出端，源極和漏極連接在所述電流源的輸出端和所述帶隙基準(zhǔn)電壓源主體電路的輸出端之間，所述晶體管開關(guān)根據(jù)所述邏輯信號(hào)導(dǎo)通或截止；所述電流源用于當(dāng)所述晶體管開關(guān)導(dǎo)通時(shí)，對(duì)所述帶隙基準(zhǔn)電壓源充電。
8.如權(quán)利要求7所述的帶隙基準(zhǔn)電壓源，其特征在于當(dāng)所述晶體管開關(guān)為P型晶體管時(shí)，所述P型晶體管開關(guān)的柵極連接至所述比較器的輸出端，用于接收所述邏輯信號(hào)，漏極連接至所述帶隙基準(zhǔn)電壓源主體電路的輸出端，源極連接至所述電流源的輸出端；當(dāng)所述晶體管開關(guān)為N型晶體管開關(guān)，所述N型晶體管開關(guān)的柵極連接至所述比較器的輸出端， 用于接收所述邏輯信號(hào)，源極連接至所述帶隙基準(zhǔn)電壓源主體電路的輸出端，漏極連接至所述電流源的輸出端。
9.按照權(quán)利要求7至8中任一項(xiàng)所述的帶隙基準(zhǔn)電壓源，其特征在于所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路包括一 P型晶體管MP3和電阻R4，所述P型晶體管MP3的柵極連接至所述帶隙基準(zhǔn)電壓源主體電路中的P型晶體管的柵極，所述P型晶體管MP3的源極接正電源，所述P型晶體管MP3的漏極連接至所述電阻R4 —端，所述電阻R4的另一端接地，所述P 型晶體管MP3和所述電阻R4連接端作為所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路的輸出端輸出所述第二電壓值。
10.按照權(quán)利要求7至8中任一項(xiàng)所述的帶隙基準(zhǔn)電壓源，其特征在于所述帶隙基準(zhǔn)電壓源主體電路中包含電阻R3，所述電阻R3連接至帶隙基準(zhǔn)電壓源輸出端和地之間，所述復(fù)制帶隙基準(zhǔn)電壓源產(chǎn)生電路中包含電阻R4，所述電阻R4連接至所述復(fù)制帶隙基準(zhǔn)電壓源輸出端和地之間，同時(shí)所述電阻R4上的壓降小于所述電阻R3上的壓降。
全文摘要
本發(fā)明公開了一種應(yīng)用于帶隙基準(zhǔn)電壓源的加速啟動(dòng)電路，其為通過(guò)在帶隙基準(zhǔn)電壓源的主體電路上鏡像一路電流，通過(guò)該鏡像電流產(chǎn)生另一帶隙基準(zhǔn)電壓，而后通過(guò)比較器來(lái)比較兩個(gè)輸出電壓，開啟一個(gè)晶體管開關(guān)，利用電流源通過(guò)開啟的晶體管開關(guān)對(duì)帶隙基準(zhǔn)電壓源充電，從而保證了帶隙基準(zhǔn)電壓源的加速開啟。本發(fā)明還公開了一種帶隙基準(zhǔn)電壓源。
文檔編號(hào)G05F3/30GK102541147SQ20101059979
公開日2012年7月4日 申請(qǐng)日期2010年12月22日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者李兆佳, 王梓 申請(qǐng)人:上海華虹Nec電子有限公司