專利名稱：一種可編程邏輯控制器及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可編程邏輯控制器領(lǐng)域，尤其涉及一種可編程邏輯控制器及其控制方法。
背景技術(shù)：
可編程邏輯控制器(Programmable Logic Controller，PLC)，是一種用于自動(dòng)化實(shí)時(shí)控制的數(shù)位邏輯控制器，廣泛應(yīng)用于目前的工業(yè)控制領(lǐng)域。在可編程邏輯控制器出現(xiàn)之前，一般要使用成百上千的繼電器以及計(jì)數(shù)器才能組成具有相同功能的自動(dòng)化系統(tǒng)，而現(xiàn)在，經(jīng)過編程的簡(jiǎn)單的可編程邏輯控制器模塊基本上已經(jīng)代替了這些大型裝置?？删幊踢壿嬁刂破鞯南到y(tǒng)程序一般在出廠前已經(jīng)初始化完畢，用戶可以根據(jù)自己的需要自行編輯相應(yīng)的用戶程序來滿足不用的自動(dòng)化生產(chǎn)要求。PLC具有通用性強(qiáng)、使用方便、適應(yīng)面廣、可靠性高、抗干擾能力強(qiáng)、編程簡(jiǎn)單等特點(diǎn)。PLC以周期掃描和集中處理為主要工作方式。所謂集中處理是指的PLC對(duì)輸入部分的采樣和輸出部分的執(zhí)行是集中進(jìn)行的。周期掃描就是PLC上電后，在系統(tǒng)程序的監(jiān)控下，周而復(fù)始地按照固定順序?qū)LC系統(tǒng)內(nèi)部的各種任務(wù)進(jìn)行查詢、判斷和執(zhí)行。目前PLC多采用單核處理器，圖1所示為單核處理器PLC進(jìn)行一次周期掃描的大體流程示意圖。如圖1所示，進(jìn)行一次PLC周期掃描通常包括輸入掃描、內(nèi)部控制處理以及輸出掃描。讀取現(xiàn)場(chǎng)輸入到輸入鏡像區(qū)的過程稱之為輸入掃描，把輸出鏡像區(qū)的輸出值輸出到現(xiàn)場(chǎng)輸出的過程稱之為輸出掃描。在輸入掃描和輸出掃描之間的時(shí)段，微處理器對(duì)輸入信號(hào)進(jìn)行內(nèi)部控制處理，并將結(jié)果設(shè)定到輸出鏡像區(qū)。進(jìn)一步，內(nèi)部控制處理包括了周期邏輯控制處理任務(wù)，異步事件觸發(fā)的任務(wù)和現(xiàn)場(chǎng)通信任務(wù)等。目前的單核處理器PLC將邏輯控制處理任務(wù)與異步事件觸發(fā)的任務(wù)和通信任務(wù)放在一個(gè)CPU進(jìn)行處理，導(dǎo)致邏輯控制處理任務(wù)的周期受到現(xiàn)場(chǎng)通信任務(wù)和異步事件觸發(fā)的任務(wù)的影響而變得不確定。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例所要解決的技術(shù)問題在于，提供一種可編程邏輯控制器和一種可編程邏輯控制器的控制方法?？杀苊膺壿嬁刂铺幚硎艿疆惒绞录幚淼挠绊憽榻鉀Q上述技術(shù)問題，本發(fā)明提供一種可編程邏輯控制器，其包括存儲(chǔ)模塊和多核微處理器，所述存儲(chǔ)模塊包括輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)，所述多核微處理器包括第一核處理模塊和第二核處理模塊，其中
所述第一核處理模塊用于執(zhí)行周期邏輯控制處理； 所述第二核處理模塊用于執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。較佳的，所述第一核處理模塊進(jìn)一步包括
輸入掃描模塊，用于將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)；
邏輯控制處理模塊，用于根據(jù)所述輸入掃描模塊讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)；輸出掃描模塊，用于將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出； 所述第二核處理模塊包括現(xiàn)場(chǎng)通信處理模塊和異步事件處理模塊。較佳的，所述可編程邏輯控制器還包括掃描周期定時(shí)器，用于設(shè)定所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出的時(shí)間周期；
所述第一核處理模塊還包括
周期同步模塊，用于判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期，當(dāng)判斷為是時(shí)，控制所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，當(dāng)判斷為否時(shí)， 繼續(xù)等待并進(jìn)行判斷。較佳的，所述周期同步模塊進(jìn)一步包括
標(biāo)志位設(shè)置模塊，用于設(shè)置訪問標(biāo)志位，所述訪問標(biāo)志位初始狀態(tài)為空閑狀態(tài)； 判斷模塊，用于判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期； 控制模塊，用于當(dāng)所述判斷模塊判斷達(dá)到所述周期定時(shí)器的時(shí)間周期時(shí)，控制所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，并將所述訪問標(biāo)志位設(shè)置為忙碌狀態(tài)；而當(dāng)所述判斷模塊判斷未達(dá)到所述周期定時(shí)器的時(shí)間周期時(shí)，控制所述判斷模塊繼續(xù)進(jìn)行判斷。較佳的，當(dāng)所述標(biāo)志位設(shè)置模塊設(shè)置的訪問標(biāo)志位為空閑狀態(tài)時(shí)，所述現(xiàn)場(chǎng)通信處理模塊和異步事件處理模塊可訪問所述存儲(chǔ)模塊中的輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)。另外，本發(fā)明提供一種可編程邏輯控制器的控制方法，其中，所述可編程邏輯器包括存儲(chǔ)模塊和多核微處理器，所述存儲(chǔ)模塊包括輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)，所述多核微處理器包括第一核處理模塊和第二核處理模塊，所述方法包括
通過所述第一核處理模塊執(zhí)行周期邏輯控制處理； 通過所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。較佳的，所述通過所述第一核處理模塊執(zhí)行周期邏輯控制處理，進(jìn)一步包括 將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)；
根據(jù)所述讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)；
將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出。較佳的，所述可編程邏輯控制器還包括掃描周期定時(shí)器，用于設(shè)定所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出的時(shí)間周期；所述通過所述第一核處理模塊執(zhí)行周期邏輯控制處理的步驟還包括
判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期，當(dāng)判斷為是時(shí)，將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，當(dāng)判斷為否時(shí)，繼續(xù)等待并進(jìn)行判斷。較佳的，所述方法還包括設(shè)置訪問標(biāo)志位，并將所述訪問標(biāo)志位的初始狀態(tài)設(shè)置為空閑狀態(tài)；
且當(dāng)所述訪問標(biāo)志位為空閑狀態(tài)時(shí)，判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期； 當(dāng)判斷為是時(shí)，控制所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，并將所述訪問標(biāo)志位設(shè)置為忙碌狀態(tài)； 當(dāng)判斷為否時(shí)，繼續(xù)等待并進(jìn)行判斷。
較佳的，當(dāng)所述訪問標(biāo)志位為空閑狀態(tài)時(shí)，所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理時(shí)，可訪問所述存儲(chǔ)模塊中的輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)。實(shí)施本發(fā)明實(shí)施例，具有如下有益效果
本發(fā)明提供的可編程邏輯控制器包括多核微處理器，其通過第一核處理模塊執(zhí)行周期邏輯控制處理，通過第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理，因此，本發(fā)明實(shí)施例確保了在執(zhí)行周期邏輯處理時(shí)，不會(huì)引用執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理而被中斷， 另外，本發(fā)明通過掃描周期定時(shí)器來對(duì)周期邏輯處理進(jìn)行周期同步處理，使得所述周期邏輯處理在每次從輸出鏡像區(qū)輸出到現(xiàn)場(chǎng)輸出之前得到同步，解決了由于邏輯控制處理因每個(gè)周期響應(yīng)輸入的不同以及內(nèi)容變量變化引起的要處理邏輯步數(shù)的數(shù)量不同而導(dǎo)致的執(zhí)行時(shí)間長短不齊的缺陷。另外，由于通過掃描周期定時(shí)器來對(duì)周期邏輯處理進(jìn)行周期同步處理，使得一些對(duì)可重復(fù)性有要求的開環(huán)控制過程可以比較簡(jiǎn)便的實(shí)現(xiàn)，并且一些對(duì)工藝時(shí)間有要求的過程可以通過邏輯周期的簡(jiǎn)單計(jì)數(shù)可以達(dá)到計(jì)時(shí)的效果，不需要附加傳統(tǒng)的定時(shí)器編程，并且由于有固定的輸出周期，對(duì)于一些非高速控制的閉環(huán)控制，可以不需要額外的定時(shí)器資源就可以完成PID調(diào)節(jié)器的輸入計(jì)算和輸出。并且多臺(tái)可編程邏輯控制器之間的動(dòng)作同步變的容易，控制可以插入空掃描周期數(shù)量來實(shí)現(xiàn)等待，而不再需要時(shí)間，這使得很多控制應(yīng)用的實(shí)現(xiàn)變的簡(jiǎn)易。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是現(xiàn)有技術(shù)中單核處理器PLC進(jìn)行一次周期掃描的大體流程示意圖； 圖2是本發(fā)明的可編程邏輯控制器的第一實(shí)施例的結(jié)構(gòu)組成示意圖3是本發(fā)明的可編程邏輯控制器的第二實(shí)施例的結(jié)構(gòu)組成示意圖； 圖4是本發(fā)明的可編程邏輯控制器的控制方法的第一實(shí)施例流程示意圖； 圖5是本發(fā)明的可編程邏輯控制器的控制方法的第二實(shí)施例流程示意圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。本發(fā)明實(shí)施例提供了一種可編程邏輯控制器，其至少包括存儲(chǔ)模塊和多核微處理器，所述存儲(chǔ)模塊包括輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)，所述多核微處理器包括第一核處理模塊和第二核處理模塊，其中所述第一核處理模塊用于執(zhí)行周期邏輯控制處理； 所述第二核處理模塊用于執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。具體實(shí)現(xiàn)中，所述周期邏輯控制處理包括執(zhí)行各種邏輯運(yùn)算處理，所述現(xiàn)場(chǎng)通信處理和異步事件處理包括應(yīng)用定時(shí)器響應(yīng)處理，應(yīng)用計(jì)數(shù)器響應(yīng)處理，應(yīng)用數(shù)字量輸入沿觸發(fā)響應(yīng)處理等。本發(fā)明提供的可編程邏輯控制器包括多核微處理器，其通過第一核處理模塊執(zhí)行周期邏輯控制處理，通過第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理，因此，本發(fā)明實(shí)施例確保了在執(zhí)行周期
6邏輯處理時(shí)，不會(huì)引用執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理而被中斷。下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明的可編程邏輯控制器的內(nèi)部結(jié)構(gòu)進(jìn)行詳細(xì)說明。圖2是本發(fā)明的可編程邏輯控制器的第一實(shí)施例的結(jié)構(gòu)組成示意圖。如圖2所示， 本實(shí)施例的可編程邏輯控制器包括存儲(chǔ)模塊2和多核微處理器3，其中所述存儲(chǔ)模塊2包括輸入鏡像區(qū)21、輸出鏡像區(qū)22、用戶數(shù)據(jù)存儲(chǔ)區(qū)23，所述多核微處理器3包括第一核處理模塊31和第二核處理模塊32，進(jìn)一步仍參考圖2所示，所述第一核處理模塊31包括輸入掃描模塊311、邏輯控制處理模塊312以及輸出掃描模塊313，其中
所述輸入掃描模塊311，用于將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)21 ； 所述邏輯控制處理模塊312，用于根據(jù)所述輸入掃描模塊311讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)22 ；
所述輸出掃描模塊313，用于將所述輸出鏡像區(qū)22中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸
出ο所述第二核處理模塊32包括現(xiàn)場(chǎng)通信處理模塊321和異步事件處理模塊322。本實(shí)施例通過第一核處理模塊執(zhí)行周期邏輯控制處理，通過第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理，因此，本實(shí)施例確保了在執(zhí)行周期邏輯處理時(shí)，不會(huì)引用執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理而被中斷。圖3是本發(fā)明的可編程邏輯控制器的第二實(shí)施例的結(jié)構(gòu)組成示意圖。如圖3所示， 本實(shí)施例的可編程邏輯控制器包括存儲(chǔ)模塊2、多核微處理器4以及掃描周期定時(shí)器5，其中所述存儲(chǔ)模塊2包括輸入鏡像區(qū)21、輸出鏡像區(qū)22、用戶數(shù)據(jù)存儲(chǔ)區(qū)23，所述多核微處理器4包括第一核處理模塊41和第二核處理模塊42，進(jìn)一步仍參考圖3所示，所述第一核處理模塊41包括輸入掃描模塊411、邏輯控制處理模塊412、周期同步模塊413以及輸出掃描模塊414;具體的
所述掃描周期定時(shí)器5，用于設(shè)定所述輸出掃描模塊414將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出的時(shí)間周期；
所述輸入掃描模塊411，用于將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)21 ； 所述邏輯控制處理模塊412，用于根據(jù)所述輸入掃描模塊411讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)22 ；
所述輸出掃描模塊414，用于將所述輸出鏡像區(qū)22中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸
出；
所述周期同步模塊413，用于判斷所述掃描周期定時(shí)器5是否達(dá)到時(shí)間周期，當(dāng)判斷為是時(shí)，控制所述輸出掃描模塊414將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出， 當(dāng)判斷為否時(shí)，繼續(xù)等待并進(jìn)行判斷。具體實(shí)現(xiàn)中，所述掃描周期定時(shí)器5中設(shè)定的時(shí)間可由用戶根據(jù)對(duì)邏輯控制處理的規(guī)模及控制要求進(jìn)行配置，比如配置的時(shí)間周期可為10ms、100ms、200ms、500ms以及 1000ms中任一種。當(dāng)每次時(shí)間周期到達(dá)時(shí)，周期定時(shí)器5重新計(jì)時(shí)。進(jìn)一步，仍參考圖3，所述周期同步模塊413包括標(biāo)志位設(shè)置模塊4131、判斷模塊 4132、控制模塊4133。其中
所述標(biāo)志位設(shè)置模塊4131，用于設(shè)置訪問標(biāo)志位，所述訪問標(biāo)志位初始狀態(tài)為空閑狀態(tài)；
所述判斷模塊4132，用于判斷所述掃描周期定時(shí)器5是否達(dá)到時(shí)間周期； 所述控制模塊4133，用于當(dāng)所述判斷模塊4132判斷達(dá)到所述周期定時(shí)器5的時(shí)間周期時(shí)，控制所述輸出掃描模塊414將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，并將所述訪問標(biāo)志位設(shè)置為忙碌狀態(tài)；而當(dāng)所述判斷模塊4132判斷未達(dá)到所述周期定時(shí)器的時(shí)間周期時(shí)，控制所述判斷模塊4132繼續(xù)進(jìn)行判斷。所述第二核處理模塊42包括現(xiàn)場(chǎng)通信處理模塊421和異步事件處理模塊422，在本實(shí)施例中，當(dāng)所述標(biāo)志位設(shè)置模塊4131設(shè)置的訪問標(biāo)志位為空閑狀態(tài)時(shí)，所述現(xiàn)場(chǎng)通信處理模塊421和異步事件處理模塊422可訪問所述存儲(chǔ)模塊2中的輸入鏡像區(qū)21、輸出鏡像區(qū)22和用戶數(shù)據(jù)存儲(chǔ)區(qū)23。本實(shí)施例通過第一核處理模塊執(zhí)行周期邏輯控制處理，通過第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理，因此，本實(shí)施例確保了在執(zhí)行周期邏輯處理時(shí)，不會(huì)引用執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理而被中斷。另外，本實(shí)施例通過掃描周期定時(shí)器來對(duì)周期邏輯處理進(jìn)行周期同步處理，使得所述周期邏輯處理在每次從輸出鏡像區(qū)輸出到現(xiàn)場(chǎng)輸出之前得到同步，解決了由于邏輯控制處理因每個(gè)周期響應(yīng)輸入的不同以及內(nèi)容變量變化引起的要處理邏輯步數(shù)的數(shù)量不同而導(dǎo)致的執(zhí)行時(shí)間長短不齊的缺陷。另外，由于通過掃描周期定時(shí)器來對(duì)周期邏輯處理進(jìn)行周期同步處理，使得一些對(duì)可重復(fù)性有要求的開環(huán)控制過程可以比較簡(jiǎn)便的實(shí)現(xiàn)，并且一些對(duì)工藝時(shí)間有要求的過程可以通過邏輯周期的簡(jiǎn)單計(jì)數(shù)可以達(dá)到計(jì)時(shí)的效果，不需要附加傳統(tǒng)的定時(shí)器編程，并且由于有固定的輸出周期，對(duì)于一些非高速控制的閉環(huán)控制，可以不需要額外的定時(shí)器資源就可以完成PID調(diào)節(jié)器的輸入計(jì)算和輸出。并且多臺(tái)可編程邏輯控制器之間的動(dòng)作同步變的容易，控制可以插入空掃描周期數(shù)量來實(shí)現(xiàn)等待，而不再需要時(shí)間，這使得很多控制應(yīng)用的實(shí)現(xiàn)變的簡(jiǎn)易。本發(fā)明提供的本發(fā)明實(shí)施例提供了一種可編程邏輯控制器的控制方法可應(yīng)用于上述的可編程邏輯控制器中，該可編程邏輯控制器的控制方法至少包括通過所述第一核處理模塊執(zhí)行周期邏輯控制處理；通過所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。本發(fā)明提供的可編程邏輯控制器控制方法，其通過第一核處理模塊執(zhí)行周期邏輯控制處理，通過第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理，因此，本發(fā)明實(shí)施例確保了在執(zhí)行周期邏輯處理時(shí)，不會(huì)引用執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理而被中斷。圖4是本發(fā)明的可編程邏輯控制器的控制方法的第一實(shí)施例流程示意圖。該方法可應(yīng)用于圖2所示的可編程邏輯控制器中，具體的本實(shí)施例的方法包括
步驟S400，通過第一核處理模塊將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)。步驟S401，所述第一核處理模塊根據(jù)所述讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)。步驟S402，所述第一核處理模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出。步驟S410，通過所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。具體實(shí)現(xiàn)中，步驟S410與前面的步驟S400-S402之間是獨(dú)立執(zhí)行的，它們之間本身沒有必然的先后順利。本實(shí)施例通過第一核處理模塊執(zhí)行周期邏輯控制處理(步驟 S400-S402)，通過第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理(步驟S410)，因此，本實(shí)施例確保了在執(zhí)行周期邏輯處理時(shí)，不會(huì)引用執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理而被中斷。圖5是本發(fā)明的可編程邏輯控制器的控制方法的第二實(shí)施例流程示意圖。本實(shí)施例的方法可用于圖4所示的可編程邏輯控制器中，具體的本實(shí)施例的方法包括
步驟S500，通過第一核處理模塊將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)。該步驟與步驟S400相同，在此不進(jìn)行贅述。步驟S501，所述第一核處理模塊根據(jù)所述讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)。該步驟與步驟S401相同，在此不進(jìn)行贅述。步驟S502，所述第一核處理模塊設(shè)置訪問標(biāo)志位，并將所述訪問標(biāo)志位的初始狀態(tài)設(shè)置為空閑。步驟S503，所述第一核處理模塊判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期，當(dāng)判斷為是時(shí)，執(zhí)行步驟S504 ；否則繼續(xù)執(zhí)行步驟S503。步驟S504，所述第一核處理模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，并將所述訪問標(biāo)志位設(shè)置為忙碌狀態(tài)。步驟S510，通過所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。該步驟與步驟S410相同，在此不進(jìn)行贅述。具體實(shí)現(xiàn)中，步驟S510與前面的步驟S500-S504之間是獨(dú)立執(zhí)行的，它們之間本身沒有必然的先后順利。本實(shí)施例通過第一核處理模塊執(zhí)行周期邏輯控制處理，通過第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理，因此，本實(shí)施例確保了在執(zhí)行周期邏輯處理時(shí)，不會(huì)引用執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理而被中斷。另外，本實(shí)施例通過掃描周期定時(shí)器來對(duì)周期邏輯處理進(jìn)行周期同步處理，使得所述周期邏輯處理在每次從輸出鏡像區(qū)輸出到現(xiàn)場(chǎng)輸出之前得到同步，解決了由于邏輯控制處理因每個(gè)周期響應(yīng)輸入的不同以及內(nèi)容變量變化引起的要處理邏輯步數(shù)的數(shù)量不同而導(dǎo)致的執(zhí)行時(shí)間長短不齊的缺陷。另外，由于通過掃描周期定時(shí)器來對(duì)周期邏輯處理進(jìn)行周期同步處理，使得一些對(duì)可重復(fù)性有要求的開環(huán)控制過程可以比較簡(jiǎn)便的實(shí)現(xiàn)，并且一些對(duì)工藝時(shí)間有要求的過程可以通過邏輯周期的簡(jiǎn)單計(jì)數(shù)可以達(dá)到計(jì)時(shí)的效果，不需要附加傳統(tǒng)的定時(shí)器編程，并且由于有固定的輸出周期，對(duì)于一些非高速控制的閉環(huán)控制，可以不需要額外的定時(shí)器資源就可以完成PID調(diào)節(jié)器的輸入計(jì)算和輸出。并且多臺(tái)可編程邏輯控制器之間的動(dòng)作同步變的容易，控制可以插入空掃描周期數(shù)量來實(shí)現(xiàn)等待，而不再需要時(shí)間，這使得很多控制應(yīng)用的實(shí)現(xiàn)變的簡(jiǎn)易。另外，本發(fā)明的可編程邏輯控制器的控制方法中，設(shè)置和更新訪問標(biāo)志位的步驟不是必須的。另外，在執(zhí)行可編程邏輯控制器的控制方法時(shí)，當(dāng)所述訪問標(biāo)志位為空閑狀態(tài)時(shí)， 所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理時(shí)，可訪問所述存儲(chǔ)模塊中的輸入 /輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)。以上所揭露的僅為本發(fā)明較佳實(shí)施例而已，當(dāng)然不能以此來限定本發(fā)明之權(quán)利范圍，因此依本發(fā)明權(quán)利要求所作的等同變化，仍屬本發(fā)明所涵蓋的范圍。
權(quán)利要求
1.一種可編程邏輯控制器，其特征在于，包括存儲(chǔ)模塊和多核微處理器，所述存儲(chǔ)模塊包括輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)，所述多核微處理器包括第一核處理模塊和第二核處理模塊，其中所述第一核處理模塊用于執(zhí)行周期邏輯控制處理； 所述第二核處理模塊用于執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。
2.如權(quán)利要求1所述的可編程邏輯控制器，其特征在于， 所述第一核處理模塊進(jìn)一步包括輸入掃描模塊，用于將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)；邏輯控制處理模塊，用于根據(jù)所述輸入掃描模塊讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)；輸出掃描模塊，用于將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出； 所述第二核處理模塊包括現(xiàn)場(chǎng)通信處理模塊和異步事件處理模塊。
3.如權(quán)利要求2所述的可編程邏輯控制器，其特征在于，還包括掃描周期定時(shí)器，用于設(shè)定所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出的時(shí)間周期；所述第一核處理模塊還包括周期同步模塊，用于判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期，當(dāng)判斷為是時(shí)，控制所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，當(dāng)判斷為否時(shí)， 繼續(xù)等待并進(jìn)行判斷。
4.如權(quán)利要求3所述的可編程邏輯控制器，其特征在于，所述周期同步模塊進(jìn)一步包括標(biāo)志位設(shè)置模塊，用于設(shè)置訪問標(biāo)志位，所述訪問標(biāo)志位初始狀態(tài)為空閑狀態(tài)； 判斷模塊，用于判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期； 控制模塊，用于當(dāng)所述判斷模塊判斷達(dá)到所述周期定時(shí)器的時(shí)間周期時(shí)，控制所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，并將所述訪問標(biāo)志位設(shè)置為忙碌狀態(tài)；而當(dāng)所述判斷模塊判斷未達(dá)到所述周期定時(shí)器的時(shí)間周期時(shí)，控制所述判斷模塊繼續(xù)進(jìn)行判斷。
5.如權(quán)利要求4所述的可編程邏輯控制器，其特征在于，當(dāng)所述標(biāo)志位設(shè)置模塊設(shè)置的訪問標(biāo)志位為空閑狀態(tài)時(shí)，所述現(xiàn)場(chǎng)通信處理模塊和異步事件處理模塊可訪問所述存儲(chǔ)模塊中的輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)。
6.一種可編程邏輯控制器的控制方法，所述可編程邏輯器包括存儲(chǔ)模塊和多核微處理器，所述存儲(chǔ)模塊包括輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)，所述多核微處理器包括第一核處理模塊和第二核處理模塊，其特征在于，所述方法包括通過所述第一核處理模塊執(zhí)行周期邏輯控制處理； 通過所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。
7.如權(quán)利要求6所述的可編程邏輯控制器的控制方法，其特征在于，所述通過所述第一核處理模塊執(zhí)行周期邏輯控制處理，進(jìn)一步包括將現(xiàn)場(chǎng)輸入讀取到輸入鏡像區(qū)；根據(jù)所述讀取的現(xiàn)場(chǎng)輸入執(zhí)行各種邏輯運(yùn)算處理，并將所述邏輯運(yùn)算處理結(jié)果寫入輸出鏡像區(qū)；將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出。
8.如權(quán)利要求7所述的可編程邏輯控制器的控制方法，其特征在于，所述可編程邏輯控制器還包括掃描周期定時(shí)器，用于設(shè)定所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出的時(shí)間周期；所述通過所述第一核處理模塊執(zhí)行周期邏輯控制處理的步驟還包括判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期，當(dāng)判斷為是時(shí)，將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，當(dāng)判斷為否時(shí)，繼續(xù)等待并進(jìn)行判斷。
9.如權(quán)利要求8所述的可編程邏輯控制器的控制方法，其特征在于，還包括設(shè)置訪問標(biāo)志位，并將所述訪問標(biāo)志位的初始狀態(tài)設(shè)置為空閑狀態(tài)；且當(dāng)所述訪問標(biāo)志位為空閑狀態(tài)時(shí)，判斷所述掃描周期定時(shí)器是否達(dá)到時(shí)間周期；當(dāng)判斷為是時(shí)，控制所述輸出掃描模塊將所述輸出鏡像區(qū)中的邏輯運(yùn)算結(jié)果輸出到現(xiàn)場(chǎng)輸出，并將所述訪問標(biāo)志位設(shè)置為忙碌狀態(tài)；當(dāng)判斷為否時(shí)，繼續(xù)等待并進(jìn)行判斷。
10.如權(quán)利要求9所述的可編程邏輯控制器的控制方法，其特征在于，當(dāng)所述訪問標(biāo)志位為空閑狀態(tài)時(shí)，所述第二核處理模塊執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理時(shí)，可訪問所述存儲(chǔ)模塊中的輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)。
全文摘要
本發(fā)明實(shí)施例公開了一種可編程邏輯控制器及其控制方法，其中所述可編程邏輯控制器包括存儲(chǔ)模塊和多核微處理器，所述存儲(chǔ)模塊包括輸入/輸出鏡像區(qū)和用戶數(shù)據(jù)存儲(chǔ)區(qū)，所述多核微處理器包括第一核處理模塊和第二核處理模塊，其中所述第一核處理模塊用于執(zhí)行周期邏輯控制處理；所述第二核處理模塊用于執(zhí)行現(xiàn)場(chǎng)通信處理和異步事件處理。實(shí)施本發(fā)明，可避免邏輯控制處理受到異步事件處理的影響。
文檔編號(hào)G05B19/05GK102540954SQ20101060467
公開日2012年7月4日 申請(qǐng)日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者戎思吉 申請(qǐng)人:深圳市合信自動(dòng)化技術(shù)有限公司