專利名稱：電壓基準(zhǔn)源電路及電壓基準(zhǔn)源生成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，特別涉及集成電路中的電壓基準(zhǔn)源。
背景技術(shù)：
帶隙電壓基準(zhǔn)源是模擬集成電路以及數(shù)?；旌霞呻娐吩O(shè)計(jì)中重要的IP電路之 一。其主要作用是在低壓差線性穩(wěn)壓器(Low Dropout Regulator，簡(jiǎn)稱“LDO”)，DC-DC (直 流-直流轉(zhuǎn)換)，模數(shù)轉(zhuǎn)換器(Analog Digital Converter，簡(jiǎn)稱“ADC”)/數(shù)模轉(zhuǎn)換器 (Digital Analog Converter，簡(jiǎn)稱“DAC”)以及系統(tǒng)級(jí)芯片(System on Chip，簡(jiǎn)稱“SoC”) 系統(tǒng)中提供穩(wěn)定的電壓或電流，同時(shí)在精密測(cè)量?jī)x表中也有廣泛的應(yīng)用?，F(xiàn)有的帶隙電壓基準(zhǔn)源基于兩個(gè)三極管基極-發(fā)射極電壓差Δ Vbe產(chǎn)生正溫度系 數(shù)電壓與三極管基極與發(fā)射極電壓兩端電壓Vbe的負(fù)溫度系數(shù)線性疊加的原理。隨著電路 設(shè)計(jì)中精度要求的不斷提高，由于基準(zhǔn)電壓線性補(bǔ)償后仍殘留一定的溫度系數(shù)，其溫度系 數(shù)指標(biāo)難以滿足高性能模擬電路的要求。因此采用高階溫度補(bǔ)償技術(shù)實(shí)現(xiàn)較低溫度系數(shù)的 基準(zhǔn)電壓，高階溫度補(bǔ)償一般是利用額外高階補(bǔ)償電路產(chǎn)生非線性正溫度系數(shù)電壓與一階 基準(zhǔn)電壓疊加以實(shí)現(xiàn)低溫度系數(shù)的基準(zhǔn)電路。具體地說，在目前的一種方案中，采用了數(shù)字開關(guān)控制接入校準(zhǔn)電路中的PMOS 管(P型MOS管)的數(shù)目，調(diào)節(jié)分壓管和控制管的等效溝道長(zhǎng)度，從而獲得低溫度系數(shù)的 參考電壓。這種帶隙電壓基準(zhǔn)源電路盡管能夠達(dá)到較低的非線性溫度系數(shù)，如仿真結(jié)果 10. 6ppm/°C。但是由于運(yùn)算放大器失調(diào)電壓及其溫度系數(shù)的影響，高精度系統(tǒng)中應(yīng)用時(shí)必 然會(huì)對(duì)基準(zhǔn)電壓的溫度系數(shù)和精度產(chǎn)生嚴(yán)重的影響。與此同時(shí)，要得到精確的基準(zhǔn)電壓，就 必須增加開關(guān)的數(shù)量來進(jìn)行更為細(xì)致的溝道調(diào)控。這也增加了整個(gè)系統(tǒng)控制邏輯的復(fù)雜性 以及芯片管角的數(shù)量。在目前的另一種方案中，通過設(shè)計(jì)產(chǎn)生一階、二階、三階正溫度特性電流，通過比 例疊加后轉(zhuǎn)換為非線性正溫度特性電壓，從而對(duì)基準(zhǔn)電壓中非線性負(fù)溫度系數(shù)進(jìn)行抵消。 其仿真最優(yōu)溫度系數(shù)為0. 7ppm/°C，盡管該結(jié)構(gòu)能夠?qū)崿F(xiàn)溫度系數(shù)為亞lppm/°c量級(jí)的基 準(zhǔn)電壓，但是其溫度系數(shù)穩(wěn)定性隨著工藝角的變化，高階正溫度特性電流發(fā)生較大的變化， 由于其比例是固定的，因此其疊加之后的非線性正溫度特性與理想值相比較會(huì)發(fā)生很大的 偏差，無法進(jìn)行高階自適應(yīng)溫度補(bǔ)償，且由于運(yùn)放的非理想特性，會(huì)使基準(zhǔn)電壓溫度系數(shù)進(jìn) 一步退化，同時(shí)也會(huì)影響輸出電壓的精度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電壓基準(zhǔn)源電路及電壓基準(zhǔn)源生成方法，以較簡(jiǎn)單的 結(jié)構(gòu)實(shí)現(xiàn)具有超低溫度系數(shù)并且溫度系數(shù)較為穩(wěn)定的電壓基準(zhǔn)源。為解決上述技術(shù)問題，本發(fā)明的實(shí)施方式提供了一種電壓基準(zhǔn)源電路，包含基準(zhǔn)核心電路，用于生成正溫度系數(shù)電流；高階溫度系數(shù)補(bǔ)償電路，用于生成電流大小隨溫度變化而變化的非線性正溫度系數(shù)電流；基準(zhǔn)電壓輸出電路，用于將基準(zhǔn)核心電路生成的正溫度系數(shù)電流轉(zhuǎn)換為正溫度系 數(shù)電壓，并將一負(fù)溫度系數(shù)電壓與正溫度系數(shù)電壓進(jìn)行疊加，得到一階基準(zhǔn)電壓，將高階溫 度系數(shù)補(bǔ)償電路生成的非線性正溫度系數(shù)電流轉(zhuǎn)換為非線性正溫度系數(shù)電壓，并將轉(zhuǎn)換的 非線性正溫度系數(shù)電壓與一階基準(zhǔn)電壓進(jìn)行疊加，得到電壓基準(zhǔn)源。本發(fā)明的實(shí)施方式還提供了一種電壓基準(zhǔn)源生成方法，包含以下步驟生成正溫度系數(shù)電流和負(fù)溫度系數(shù)電壓；將生成的正溫度系數(shù)電流轉(zhuǎn)換為正溫度系數(shù)電壓，并將生成的負(fù)溫度系數(shù)電壓與 轉(zhuǎn)換后的正溫度系數(shù)電壓進(jìn)行疊加，得到一階基準(zhǔn)電壓；生成電流大小隨溫度變化而變化的非線性正溫度系數(shù)電流；將生成的非線性正溫度系數(shù)電流轉(zhuǎn)換為非線性正溫度系數(shù)電壓，并將轉(zhuǎn)換的非線 性正溫度系數(shù)電壓與一階基準(zhǔn)電壓進(jìn)行疊加，得到電壓基準(zhǔn)源。本發(fā)明實(shí)施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于通過高階溫度系數(shù)補(bǔ)償電路產(chǎn)生一種自適應(yīng)非線性PTAT(正溫度系數(shù))電流，將 該電流轉(zhuǎn)化為一自適應(yīng)非線性PTAT電壓后與一階基準(zhǔn)電壓進(jìn)行疊加，產(chǎn)生一種近似零溫 度系數(shù)的基準(zhǔn)電壓，作為電壓基準(zhǔn)源。由于該非線性自適應(yīng)PTAT電壓對(duì)一階基準(zhǔn)電壓中的 非線性負(fù)溫度系數(shù)進(jìn)行了抵消，從而使得電壓基準(zhǔn)源具有更低的溫度系數(shù)。也就是說，高 階溫度補(bǔ)償技術(shù)在保留了一階基準(zhǔn)原有特性的基礎(chǔ)上，具有自適應(yīng)非線性溫度系數(shù)補(bǔ)償特 性，極大地改善了電壓基準(zhǔn)源的溫度系數(shù)。而且，結(jié)構(gòu)簡(jiǎn)單易于集成，補(bǔ)償支路穩(wěn)定性較好， 且對(duì)電壓基準(zhǔn)源初始精度影響較小。進(jìn)一步地，利用兩個(gè)三極管的基極-發(fā)射極電壓差，生成正溫度系數(shù)電流；利用一 個(gè)三極管的基極-發(fā)射極，生成負(fù)溫度系數(shù)電壓；利用一個(gè)PMOS管生成非線性正溫度系數(shù) 電流。進(jìn)一步保證了本發(fā)明的結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)。進(jìn)一步地，電壓基準(zhǔn)源電路還包含反饋偏置環(huán)路，用于為生成正溫度系數(shù)電流的 基準(zhǔn)核心電路提供偏置電壓和電流，與該基準(zhǔn)核心電路構(gòu)成反饋環(huán)路。由于該反饋偏置環(huán) 路可提供穩(wěn)定的直流工作點(diǎn)，因此可以保證電路的穩(wěn)定工作。


圖1是根據(jù)本發(fā)明第一實(shí)施方式的電壓基準(zhǔn)源電路的示意圖；圖2是根據(jù)本發(fā)明第二實(shí)施方式的電壓基準(zhǔn)源電路的示意圖；圖3是根據(jù)本發(fā)明第二實(shí)施方式的電壓基準(zhǔn)源電路的具體結(jié)構(gòu)圖；圖4是根據(jù)本發(fā)明第二實(shí)施方式中的用一 PTAT電流實(shí)現(xiàn)電流支路的具體結(jié)構(gòu) 圖；圖5是根據(jù)本發(fā)明第二實(shí)施方式中的高階溫度系數(shù)補(bǔ)償電路生成的非線性PTAT 電流示意圖；圖6是根據(jù)本發(fā)明第二實(shí)施方式中達(dá)到的溫度補(bǔ)償效果示意圖；圖7是根據(jù)本發(fā)明第三實(shí)施方式的電壓基準(zhǔn)源生成方法流程圖。
具體實(shí)施例方式在以下的敘述中，為了使讀者更好地理解本申請(qǐng)而提出了許多技術(shù)細(xì)節(jié)。但是，本 領(lǐng)域的普通技術(shù)人員可以理解，即使沒有這些技術(shù)細(xì)節(jié)和基于以下各實(shí)施方式的種種變化 和修改，也可以實(shí)現(xiàn)本申請(qǐng)各權(quán)利要求所要求保護(hù)的技術(shù)方案。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明的實(shí)施 方式作進(jìn)一步地詳細(xì)描述。本發(fā)明的核心在于，電壓基準(zhǔn)源電路中包含基準(zhǔn)核心電路，用于生成正溫度系數(shù)電流；高階溫度系數(shù)補(bǔ)償電路，用于生成電流大小隨溫度變化而變化的非線性正溫度系 數(shù)電流；基準(zhǔn)電壓輸出電路，用于將該基準(zhǔn)核心電路生成的正溫度系數(shù)電流轉(zhuǎn)換為正溫度 系數(shù)電壓，并將該基準(zhǔn)電壓輸出電路生成的一負(fù)溫度系數(shù)電壓與所述正溫度系數(shù)電壓進(jìn)行 疊加，得到一階基準(zhǔn)電壓，將所述高階溫度系數(shù)補(bǔ)償電路生成的非線性正溫度系數(shù)電流轉(zhuǎn) 換為非線性正溫度系數(shù)電壓，并將轉(zhuǎn)換的所述非線性正溫度系數(shù)電壓與所述一階基準(zhǔn)電壓 進(jìn)行疊加，得到電壓基準(zhǔn)源。本發(fā)明第一實(shí)施方式涉及一種電壓基準(zhǔn)源電路。在本實(shí)施方式中，通過將正溫度 系數(shù)電壓與負(fù)溫度系數(shù)電壓疊加后得到一階基準(zhǔn)電壓，并利用一 PMOS管產(chǎn)生非線性正溫 度系數(shù)電流，將該電流轉(zhuǎn)化為一自適應(yīng)非線性PTAT(正溫度系數(shù))電壓后與一階基準(zhǔn)電壓 進(jìn)行疊加，產(chǎn)生一種近似零溫度系數(shù)的基準(zhǔn)電壓，將產(chǎn)生的基準(zhǔn)電壓作為電壓基準(zhǔn)源。具體如圖1所示，該電壓基準(zhǔn)源電路包含基準(zhǔn)核心電路101，用于生成正溫度系數(shù)電流。具體地說，基準(zhǔn)核心電路通過利用 兩個(gè)三極管的基極-發(fā)射極電壓差Δ Vbe,生成正溫度系數(shù)電流。基準(zhǔn)電壓輸出電路102，用于將基準(zhǔn)核心電路生成的正溫度系數(shù)電流轉(zhuǎn)換為正溫 度系數(shù)電壓，并將一負(fù)溫度系數(shù)電壓與正溫度系數(shù)電壓進(jìn)行疊加，得到一階基準(zhǔn)電壓。其 中，基準(zhǔn)電壓輸出電路可利用一個(gè)三極管的基極-發(fā)射極，生成負(fù)溫度系數(shù)電壓。高階溫度系數(shù)補(bǔ)償電路103，用于生成電流大小隨溫度變化而變化的非線性正溫度 系數(shù)電流。該高階溫度系數(shù)補(bǔ)償電路可通過利用一個(gè)PMOS管生成非線性正溫度系數(shù)電流。基準(zhǔn)電壓輸出電路102還用于將高階溫度系數(shù)補(bǔ)償電路生成的非線性正溫度系 數(shù)電流轉(zhuǎn)換為非線性正溫度系數(shù)電壓，并將轉(zhuǎn)換的非線性正溫度系數(shù)電壓與一階基準(zhǔn)電壓 進(jìn)行疊加，得到電壓基準(zhǔn)源。當(dāng)然，本領(lǐng)域技術(shù)人員可以理解，轉(zhuǎn)換后的非線性正溫度系數(shù) 電壓的非線性溫度特性，在電路工作溫度范圍內(nèi)應(yīng)與基準(zhǔn)電壓輸出電路102生成的負(fù)溫度 系數(shù)電壓的溫度特性近似相同，以便于較好地實(shí)現(xiàn)超低溫度系數(shù)特性的基準(zhǔn)電壓。在本實(shí)施方式中，通過高階溫度系數(shù)補(bǔ)償電路產(chǎn)生一種自適應(yīng)非線性PTAT (正溫 度系數(shù))電流，將該電流轉(zhuǎn)化為一自適應(yīng)非線性PTAT電壓后與一階基準(zhǔn)電壓進(jìn)行疊加，產(chǎn) 生一種近似零溫度系數(shù)的基準(zhǔn)電壓，作為電壓基準(zhǔn)源。由于該非線性自適應(yīng)PTAT電壓對(duì)生 成的負(fù)溫度系數(shù)電壓的非線性負(fù)溫度系數(shù)進(jìn)行了抵消，從而使得基準(zhǔn)電壓具有更低的溫度 系數(shù)。也就是說，高階溫度補(bǔ)償技術(shù)在保留了一階基準(zhǔn)原有特性的基礎(chǔ)上，具有自適應(yīng)非線 性溫度系數(shù)補(bǔ)償特性，極大地改善了基準(zhǔn)電壓溫度系數(shù)。而且，由于結(jié)構(gòu)簡(jiǎn)單易于集成，補(bǔ) 償支路穩(wěn)定性較好，且對(duì)基準(zhǔn)電壓初始精度影響較小。
本發(fā)明第二實(shí)施方式涉及一種電壓基準(zhǔn)源電路。本實(shí)施方式在第一實(shí)施方式的基 礎(chǔ)上，進(jìn)行了細(xì)節(jié)上的補(bǔ)充。 具體地說，本實(shí)施方式中的電壓基準(zhǔn)源電路還包含反饋偏置環(huán)路104和啟動(dòng)電路 105。該反饋偏置環(huán)路用于為基準(zhǔn)核心電路提供偏置電壓和電流，與基準(zhǔn)核心電路構(gòu)成反饋 環(huán)路；該啟動(dòng)電路用于啟動(dòng)基準(zhǔn)核心電路，如圖2所示。下面對(duì)本實(shí)施方式中的基準(zhǔn)核心電 路101、基準(zhǔn)電壓輸出電路102、高階溫度系數(shù)補(bǔ)償電路103和反饋偏置環(huán)路104的具體組 成結(jié)構(gòu)進(jìn)行說明。如圖3所示，基準(zhǔn)核心電路101由2個(gè)三級(jí)管、一個(gè)電阻、2個(gè)NMOS管(N型MOS 管)、4個(gè)PMOS管構(gòu)成。具體地說，基準(zhǔn)核心電路101由三極管Ql，Q2 ；電阻Rl ;NM0S管 麗3，麗4 ；PMOS管MP4 MP7共同構(gòu)成。其中Ql與Q2的發(fā)射結(jié)的面積之比為1 N。麗3 和MN4構(gòu)成電流鏡結(jié)構(gòu)，使得兩NMOS管的源極電位相等，從而在電阻Rl上產(chǎn)生一個(gè)Δ VBE 壓降，從而基準(zhǔn)核心電路中產(chǎn)生一個(gè)與絕對(duì)溫度成正比的PTAT電流。ΜΡ4 ΜΡ7構(gòu)成共源 共柵Cascode電流鏡，基準(zhǔn)核心電路中產(chǎn)生的PTAT電流通過PMOS (ΜΡ4 ΜΡ7) Cascode電 流鏡進(jìn)行成比例傳輸。其中，ΜΡ4與ΜΡ6源極均連接至電源電壓，ΜΡ4的漏極連接到ΜΡ5的 源極，ΜΡ6的漏極連接到ΜΡ7的源極，ΜΡ5的漏極連接到麗3的漏極，ΜΡ7的漏極連接到ΜΝ4 的漏極，麗3和ΜΝ4的柵極相連，麗3的源極與Ql的發(fā)射極相連，ΜΝ4的柵極與漏極相連，源 極與Rl的一端相連，該Rl的另外一端接至Q2的發(fā)射極，Ql的基極和集電極相連并接至電 路最低電位GND，Q2的基極和集電極相連并接至電路最低電位GND。如圖3所示，反饋偏置環(huán)路104由2個(gè)三極管、2個(gè)NMOS管、3個(gè)PMOS管構(gòu)成。具體 地說，反饋偏置環(huán)路由三極管Q4，Q5 ；NMOS管麗1，麗2，PMOS管MPl ΜΡ3組成。偏置電路 通過自偏置的方式為基準(zhǔn)核心電路101中的PMOS Cascode電流鏡提供偏置電壓和電流。同 時(shí)反饋偏置環(huán)路104與基準(zhǔn)核心電路101構(gòu)成反饋環(huán)路。其中，Q4的基極與集電極相連并接 至電路最低電位GND，Q5的基極與集電極相連并接至電路最低電位GNDJNl的柵極接至MN4 的柵極，MNl的源極與Q5的發(fā)射極相連，MNl的漏極接至MPl的柵極和漏極，MN2的柵極與所 述麗3的漏極相連，麗2的源極與Q4發(fā)射極相連，MN2的漏極與MP3的漏端相連，MPl的柵極 和漏極相連，并且MPl的柵極連接至MP5和MP7的柵極，MPl的源極與電源電壓相連，MP2漏 極和柵極分別與MP3的源極和漏極相連，并且MP2的柵極連接至MP4與MP6的柵極，MP2的源 極接至電源電壓，MP3的柵極與MPl的柵極相連。麗3 — MNl — MPl — MP7 —麗4 — MN3為正 反饋環(huán)路，MN3 — MNl — MP1 — MP2 — MP6 — MN4 — MN3，MN3 — MN2 — MP2 — MP6 — MN4 — MN3 這兩個(gè)環(huán)路均為負(fù)反饋環(huán)路。只要使負(fù)反饋環(huán)路增益大于正反饋環(huán)路增益，基準(zhǔn)電路就可 以穩(wěn)定工作。如圖3所示，基準(zhǔn)電壓輸出電路102由一個(gè)三級(jí)管、一個(gè)電阻、2個(gè)PMOS管構(gòu)成。 具體地說，基準(zhǔn)電壓輸出電路102由三極管Q3 ；電阻R2，PM0S管MP8，MP9構(gòu)成，MP8，MP9構(gòu) 成Cascode電流鏡。三極管Q3為二極管B-C結(jié)短接呈二極管連接方式，產(chǎn)生一個(gè)具有負(fù)溫 度系數(shù)(IPTAT)的電壓Veb，MP8，MP9構(gòu)成的PMOS Cascode電流鏡將基準(zhǔn)核心電路101產(chǎn) 生的PTAT電流傳輸?shù)诫娮鑂2上，將基準(zhǔn)核心電路101產(chǎn)生的PTAT電流轉(zhuǎn)化為具有正溫度 系數(shù)的PTAT電壓，因此該P(yáng)TAT電壓與具有IPTAT特性的Veb相疊加產(chǎn)生較低溫度系數(shù)的一 階基準(zhǔn)電壓。其中，MP8的柵極與所述MP2的柵極相連，MP8的源極與電源電壓相連，MP8的 漏極與MP9的源極相連，MP9的柵極與MPl的柵極相連，MP9的漏極與R2的一端相連，R2的另一端與Q3的發(fā)射極相連，Q3的基極與集電極相連接并接至電路最低電位GND。如圖3所示，高階溫度系數(shù)補(bǔ)償電路103由一個(gè)PMOS管、一個(gè)N MOS管和帶有正溫 度系數(shù)的溫度特性或者是零溫度系數(shù)特性的電流支路構(gòu)成。具體地說，高階溫度系數(shù)補(bǔ)償 電路103由PMOS管MPC、一個(gè)二極管連接形式NMOS MN6以及一帶有一定溫度系數(shù)特性的電 流支路I⑴組成，。其中，MN6的柵極和漏極相連，MN6的源極接至電路最低電位GND，電流 支路注入至以二極管連接方式的MN6中，MPC的源極接至M N6的漏極，MPC的柵極與Q3的 發(fā)射極相連，MPC的漏極接至所述MP9的漏極。該I (T)為PTAT電流或者是零溫度系數(shù)特性 的電流，用一 PTAT電流實(shí)現(xiàn)該電流支路I(T)的方式如圖4所示，可將2個(gè)PMOS管(MP10、 MPl 1)實(shí)現(xiàn)的PTAT電流作為該電流支路I (T)，即MPlO和MPll以cascode方式連接，將所 述基準(zhǔn)核心電路中生成的正溫度系數(shù)電流鏡像至所述電流支路中。隨著溫度的不斷升高， 由于PMOS MPC管源端電壓升高，柵端電位下降，從而使得該P(yáng)MOS管中的電流隨著溫度的升 高而升高，且該電流具有非線性PTAT特性如圖3所示，各種溫度特性不同的電壓在基準(zhǔn)電壓輸出電路102中的R2兩端疊加 產(chǎn)生基準(zhǔn)電壓。由高階溫度系數(shù)補(bǔ)償電路103產(chǎn)生的非線性PTAT電流注入到基準(zhǔn)電壓輸 出電路102中，在R2上形成一非線性PTAT電壓，該電壓與一階基準(zhǔn)電壓疊加后輸出超低溫 度系數(shù)基準(zhǔn)電壓，作為電壓基準(zhǔn)源。通過靈活應(yīng)用一 PMOS管產(chǎn)生非線性正溫度系數(shù)電流， 該電流在基準(zhǔn)電壓輸出電路102中的電阻上疊加為非線性正溫度系數(shù)電壓，且該電壓隨著 溫度的增大其非線性特性變強(qiáng)，對(duì)一階基準(zhǔn)電壓溫度殘余非線性量進(jìn)行有效抵消，從而實(shí) 現(xiàn)了極低的溫度系數(shù)。本實(shí)施方式中的啟動(dòng)電路105是為了使基準(zhǔn)核心電路101在電路上電后正常工作 而加入的，由于啟動(dòng)形式多樣，而且對(duì)本實(shí)施方式并不造成實(shí)質(zhì)的影響，在此不再贅述。需要說明的是，如圖3所示的電路結(jié)構(gòu)中，各PMOS管的襯底既可以與自己源極相 連，亦可以接至電源電壓，NMOS管襯底接至電路最低電平GND。以圖3所示的電路結(jié)構(gòu)為例，下面針對(duì)本實(shí)施方式能夠達(dá)到的技術(shù)效果進(jìn)行具體 分析。假設(shè)Ql和Q2的發(fā)射結(jié)面積之比為1 N，一階補(bǔ)償基準(zhǔn)電壓表達(dá)式為
R
VrefO = ^3 +-^-VrInN =Veb3+ mVT InN( 1 )其中，Vt = KT/q為熱電壓，K為波爾茲曼常數(shù)，T為絕對(duì)溫度，q為電子電荷量。m 為電阻比&/%。考慮到Vbe的非線性
Vai(T) =^,(7)-( -Vm)~ -VT{j-a)\J-( 2 )
-1O1O式2中Vetl為OK下硅材料的帶隙電壓，典型值為1. 205V,常溫Ttl = 300K, γ、α分 別為與三極管基區(qū)空穴遷移率和集電極電流指數(shù)溫度系數(shù)相關(guān)的系數(shù)。因此一階基準(zhǔn)電壓 可以表示為
權(quán)利要求
1.一種電壓基準(zhǔn)源電路，其特征在于，包含基準(zhǔn)核心電路，用于生成正溫度系數(shù)電流；高階溫度系數(shù)補(bǔ)償電路，用于生成電流大小隨溫度變化而變化的非線性正溫度系數(shù)電流；基準(zhǔn)電壓輸出電路，用于將所述基準(zhǔn)核心電路生成的正溫度系數(shù)電流轉(zhuǎn)換為正溫度系 數(shù)電壓，并將該基準(zhǔn)電壓輸出電路生成的一負(fù)溫度系數(shù)電壓與所述正溫度系數(shù)電壓進(jìn)行疊 加，得到一階基準(zhǔn)電壓，將所述高階溫度系數(shù)補(bǔ)償電路生成的非線性正溫度系數(shù)電流轉(zhuǎn)換 為非線性正溫度系數(shù)電壓，并將轉(zhuǎn)換的所述非線性正溫度系數(shù)電壓與所述一階基準(zhǔn)電壓進(jìn) 行疊加，得到電壓基準(zhǔn)源。
2.根據(jù)權(quán)利要求1所述的電壓基準(zhǔn)源電路，其特征在于，所述基準(zhǔn)核心電路利用2個(gè)三 極管的基極-發(fā)射極電壓差，生成所述正溫度系數(shù)電流。
3.根據(jù)權(quán)利要求2所述的電壓基準(zhǔn)源電路，其特征在于，所述基準(zhǔn)核心電路由2個(gè)三 級(jí)管 Q1、Q2、1 個(gè)電阻 Rl、2 個(gè) NMOS 管 MN3、MN4、4 個(gè) PMOS 管 MP4、MP5、MP6、MP7 構(gòu)成；其中， Ql與Q2的發(fā)射結(jié)的面積之比為1 N，2個(gè)NMOS管構(gòu)成電流鏡結(jié)構(gòu)，4個(gè)PMOS管構(gòu)成共源 共柵Cascode電流鏡；其中，MP4與MP6源極均連接至電源電壓，MP4的漏極連接到MP5的源極，MP6的漏極連 接到MP7的源極，MP5的漏極連接到麗3的漏極，MP7的漏極連接到MN4的漏極，麗3和MN4 的柵極相連，麗3的源極與Ql的發(fā)射極相連，MN4的柵極與漏極相連，源極與Rl的一端相 連，該Rl的另外一端接至Q2的發(fā)射極，Ql的基極和集電極相連并接至電路最低電位GND， Q2的基極和集電極相連并接至電路最低電位GND。
4.根據(jù)權(quán)利要求3所述的電壓基準(zhǔn)源電路，其特征在于，所述電壓基準(zhǔn)源電路還包含 反饋偏置環(huán)路，用于為所述基準(zhǔn)核心電路提供偏置電壓和電流；所述反饋偏置環(huán)路由2個(gè)三極管Q4、Q5、2個(gè)NMOS管MNl和麗2、3個(gè)PMOS管MPl、MP2、 MP3構(gòu)成，所述反饋偏置環(huán)路與所述基準(zhǔn)核心電路構(gòu)成反饋環(huán)路；其中，Q4的基極與集電極相連并接至電路最低電位GND，Q5的基極與集電極相連并接 至電路最低電位GNDJNl的柵極接至所述MN4的柵極，麗1的源極與Q5的發(fā)射極相連，MNl 的漏極接至MPl的柵極和漏極，MN2的柵極與所述MN3的漏極相連，麗2的源極與Q4發(fā)射極 相連，麗2的漏極與MP3的漏端相連，MPl的柵極和漏極相連，并且MPl的柵極連接至所述 MP5和所述MP7的柵極，MPl的源極與電源電壓相連，MP2漏極和柵極分別與MP3的源極和 漏極相連，并且MP2的柵極連接至所述MP4與所述MP6的柵極，MP2的源極接至電源電壓， MP3的柵極與MPl的柵極相連。
5.根據(jù)權(quán)利要求4所述的電壓基準(zhǔn)源電路，其特征在于，所述基準(zhǔn)電壓輸出電路利用1 個(gè)三極管的基極-發(fā)射極，生成所述負(fù)溫度系數(shù)電壓。
6.根據(jù)權(quán)利要求5所述的電壓基準(zhǔn)源電路，其特征在于，所述基準(zhǔn)電壓輸出電路由1個(gè) 三級(jí)管Q3、l個(gè)電阻R2、2個(gè)PMOS管MP8、MP9構(gòu)成；其中，三極管為二極管B-C結(jié)短接呈二極管連接方式，用于生成所述負(fù)溫度系數(shù)電壓； 2個(gè)PMOS管構(gòu)成Cascode電流鏡，用于將所述基準(zhǔn)核心電路生成的正溫度系數(shù)電流傳輸?shù)?所述基準(zhǔn)電壓輸出電路中的電阻；其中，MP8的柵極與所述MP2的柵極相連，MP8的源極與電源電壓相連，MP8的漏極與MP9的源極相連，MP9的柵極與所述MPl的柵極相連，M P9的漏極與R2的一端相連，R2的 另一端與Q3的發(fā)射極相連，Q3的基極與集電極相連接并接至電路最低電位GND。
7.根據(jù)權(quán)利要求6所述的電壓基準(zhǔn)源電路，其特征在于，所述高階溫度系數(shù)補(bǔ)償電路 利用1個(gè)PMOS管生成所述非線性正溫度系數(shù)電流。
8.根據(jù)權(quán)利要求7所述的電壓基準(zhǔn)源電路，其特征在于，所述高階溫度系數(shù)補(bǔ)償電路 由1個(gè)PMOS管MPC、1個(gè)NMOS管MN6和帶有正溫度系數(shù)的溫度特性或者是零溫度系數(shù)特性 的電流支路構(gòu)成；其中，MN6的柵極和漏極相連，MN6的源極接至電路最低電位GND，電流支路注入至以二 極管連接方式的MN6中，MPC的源極接至MN6的漏極，MPC的柵極與所述Q3的發(fā)射極相連， MPC的漏極接至所述MP9的漏極。
9.根據(jù)權(quán)利要求8所述的電壓基準(zhǔn)源電路，其特征在于，所述電流支路中的正溫度系 數(shù)電流，通過2個(gè)PMOS管MPlO和MPll生成；其中，MPlO和MPll以cascode方式連接，將所述基準(zhǔn)核心電路中生成的正溫度系數(shù)電 流鏡像至所述電流支路中。
10.根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的電壓基準(zhǔn)源電路，其特征在于，所述電壓基準(zhǔn) 源電路還包含啟動(dòng)電路，用于啟動(dòng)所述基準(zhǔn)核心電路。
11.一種電壓基準(zhǔn)源生成方法，其特征在于，包含以下步驟生成正溫度系數(shù)電流和負(fù)溫度系數(shù)電壓；將生成的正溫度系數(shù)電流轉(zhuǎn)換為正溫度系數(shù)電壓，并將所述生成的負(fù)溫度系數(shù)電壓與 所述轉(zhuǎn)換后的正溫度系數(shù)電壓進(jìn)行疊加，得到一階基準(zhǔn)電壓；生成電流大小隨溫度變化而變化的非線性正溫度系數(shù)電流；將生成的非線性正溫度系數(shù)電流轉(zhuǎn)換為非線性正溫度系數(shù)電壓，并將轉(zhuǎn)換的所述非線 性正溫度系數(shù)電壓與所述一階基準(zhǔn)電壓進(jìn)行疊加，得到電壓基準(zhǔn)源。
12.根據(jù)權(quán)利要求11所述的電壓基準(zhǔn)源生成方法，其特征在于，在所述生成正溫度系 數(shù)電流的步驟中，包含以下子步驟利用2個(gè)三極管的基極-發(fā)射極電壓差，生成所述正溫度系數(shù)電流。
13.根據(jù)權(quán)利要求11所述的電壓基準(zhǔn)源生成方法，其特征在于，在所述生成負(fù)溫度系 數(shù)電壓的步驟中，包含以下子步驟利用1個(gè)三極管的基極-發(fā)射極，生成所述負(fù)溫度系數(shù)電壓。
14.根據(jù)權(quán)利要求11所述的電壓基準(zhǔn)源生成方法，其特征在于，在所述生成電流大小 隨溫度變化而變化的非線性正溫度系數(shù)電流的步驟中，包含以下子步驟利用1個(gè)PMOS管生成所述非線性正溫度系數(shù)電流。
全文摘要
本發(fā)明涉及集成電路，公開了一種電壓基準(zhǔn)源電路及電壓基準(zhǔn)源生成方法。本發(fā)明中，通過高階溫度系數(shù)補(bǔ)償電路產(chǎn)生一種自適應(yīng)非線性PTAT(正溫度系數(shù))電流，將該電流轉(zhuǎn)化為一自適應(yīng)非線性PTAT電壓后與一階基準(zhǔn)電壓進(jìn)行疊加，產(chǎn)生一種近似零溫度系數(shù)的基準(zhǔn)電壓，作為電壓基準(zhǔn)源。由于該非線性自適應(yīng)PTAT電壓對(duì)一階基準(zhǔn)電壓中的非線性負(fù)溫度系數(shù)進(jìn)行了抵消，從而使得電壓基準(zhǔn)源具有更低的溫度系數(shù)。而且，由于結(jié)構(gòu)簡(jiǎn)單，補(bǔ)償支路穩(wěn)定性較好，且對(duì)電壓基準(zhǔn)源初始精度影響較小。
文檔編號(hào)G05F3/26GK102122190SQ20101061931
公開日2011年7月13日 申請(qǐng)日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者佘龍, 王永壽, 胡建國(guó), 蕭經(jīng)華, 郎君 申請(qǐng)人:鉅泉光電科技(上海)股份有限公司