專利名稱：數(shù)據(jù)保持二次調(diào)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路裝置電壓調(diào)節(jié)，且更明確地說，本發(fā)明涉及一種與一次調(diào)壓器并聯(lián)并在一次調(diào)壓器斷開時起作用的低功率二次調(diào)壓器?？稍诩呻娐费b置處于睡眠模式中且用以保持在集成電路裝置返回到操作模式時將會需要的信息的電路需要經(jīng)調(diào)節(jié)電壓時，使用二次調(diào)壓器。
背景技術(shù)：
在集成電路裝置處于睡眠模式中時，必須以最小的功率消耗將電力供應(yīng)給保持數(shù)據(jù)且/或?qū)?shù)據(jù)進行操作的電路。這些電路得到供電以便在集成電路裝置的其它電路處于低功率睡眠模式時保持數(shù)據(jù)。另外，可在最低功率消耗的情況下將最小動態(tài)功率供應(yīng)給在睡眠模式期間對數(shù)據(jù)進行操作(例如，實時時鐘和日歷(RTCC))的電路。具有精確電壓調(diào)節(jié)(例如，帶隙電壓參考和相關(guān)聯(lián)的調(diào)壓器電路)的一次調(diào)壓器需要大量電力，這在以電池操作的裝置進入低功率睡眠模式中卻仍必須維持一些電路上的電壓以便保持數(shù)據(jù)/對數(shù)據(jù)進行操作時是不合意的。

發(fā)明內(nèi)容
所需要的是一種在集成電路裝置的其它電路處于睡眠模式中時向集成電路裝置中的需要用于數(shù)據(jù)保持的電力和/或用于持續(xù)操作(例如(但不限于)，實時時鐘和日歷 (RTCC))的最小動態(tài)功率的那些電路供應(yīng)必要的經(jīng)調(diào)節(jié)電壓的方式。根據(jù)本發(fā)明的一具體實例性實施例，一種用于在集成電路裝置低功率睡眠模式期間向要求用來維持數(shù)據(jù)和/或進行操作的電路供應(yīng)操作電壓的低功率調(diào)壓器包括第一恒定電流源，其連接到電源電壓源；第一 N溝道場效應(yīng)晶體管(FET)，其具有源極、漏極和柵極，其中第一 N溝道FET的漏極連接到電源電壓，第一 N溝道FET的柵極連接到第一恒定電流源，且第一恒定電流源連接在第一 N溝道FET的柵極與漏極之間；第二 N溝道FET，其具有源極、漏極和柵極，其中第二 N溝道FET的漏極連接到第一 N溝道FET的柵極和第一恒定電流源，且第二 N溝道FET的源極連接到共用電源電壓；第二恒定電流源，其連接到共用電源電壓和第二 N溝道FET的柵極；第一 P溝道FET，其具有源極、漏極和柵極，其中第一 P溝道FET的漏極和柵極連接到第二 N溝道FET的柵極和第二恒定電流源，且第一 P溝道FET 的源極連接到第一 N溝道FET的源極；第一和第二 N溝道FET、第一 P溝道FET以及第一和第二恒定電流源包括具有輸出的低功率二次調(diào)壓器，其中所述輸出是第一 P溝道FET和第一N溝道FET的連接的源極；以及集成電路裝置的維持的電壓核心邏輯，其連接到低功率二次調(diào)壓器的輸出。低功率調(diào)壓器可進一步包括第二 P溝道FET，其具有源極、漏極和柵極， 其中第二 P溝道FET的漏極連接到第一 N溝道FET和第一 P溝道FET的源極，第二 P溝道 FET的柵極連接到第二 N溝道FET的漏極和第一恒定電流源，且第二 P溝道FET的源極連接到來自一次調(diào)壓器的輸出；其中維持的電壓核心邏輯在集成電路裝置處于操作模式中時通過第二 P溝道FET而耦合到一次調(diào)壓器且從一次調(diào)壓器接收其操作電壓；且其中維持的電壓核心邏輯在集成電路裝置處于低功率備用睡眠模式中時從低功率二次調(diào)壓器的輸出接收其操作電壓。根據(jù)本發(fā)明的另一具體實例性實施例，一種用于在集成電路裝置低功率睡眠模式期間向要求用來維持數(shù)據(jù)和/或進行操作的電路供應(yīng)備份電壓的低功率調(diào)壓器包括第一恒定電流源，其連接到電源電壓源；第一 N溝道場效應(yīng)晶體管(FET)，其具有源極、漏極和柵極，其中第一 N溝道FET的漏極連接到電源電壓，第一 N溝道FET的柵極連接到第一恒定電流源，且第一恒定電流源連接在第一 N溝道FET的柵極與漏極之間；第二 N溝道FET，其具有源極、漏極和柵極，其中第二 N溝道FET的漏極連接到第一 N溝道FET的柵極和第一恒定電流源，且第二 N溝道FET的源極連接到共用電源電壓；第二恒定電流源，其連接到共用電源電壓和第二 N溝道FET的柵極；第一 P溝道FET，其具有源極、漏極和柵極，其中第一 P溝道FET的漏極和柵極連接到第二 N溝道FET的柵極和第二恒定電流源，且第一 P溝道FET 的源極連接到第一 N溝道FET的源極；第二 P溝道FET，其具有源極、漏極和柵極，其中第二 P溝道FET的漏極連接到第一 N溝道FET和第一 P溝道FET的源極，第二 P溝道FET的柵極連接到第二 N溝道FET的漏極和第一恒定電流源，且第二 P溝道FET的源極連接到來自一次調(diào)壓器的輸出；第一和第二 N溝道FET、第一 P溝道FET以及第一和第二恒定電流源包括具有輸出的低功率二次調(diào)壓器，所述輸出是第一 P溝道FET和第一 N溝道FET的連接的源極；以及集成電路裝置的維持的電壓核心邏輯，其中維持的電壓核心邏輯在集成電路裝置處于操作模式中時通過第二 P溝道FET而耦合到一次調(diào)壓器且從一次調(diào)壓器接收其操作電壓；且維持的電壓核心邏輯在集成電路裝置處于低功率備用睡眠模式中時從低功率二次調(diào)壓器的輸出接收其操作電壓。根據(jù)本發(fā)明的又一具體實例性實施例，一種用于在集成電路裝置低功率睡眠模式期間向要求用來維持數(shù)據(jù)和/或進行操作的電路供應(yīng)操作電壓的低功率調(diào)壓器包括放大器，其具有非反相輸入、反相輸入和輸出；N溝道場效應(yīng)晶體管(FET)，其具有源極、漏極和柵極，其中N溝道FET的漏極連接到電源電壓源，且N溝道FET的柵極連接到放大器的輸出； 放大器的非反相輸入連接到約等于N溝道FET的閾值電壓的電壓；恒定電流源，其連接到共用電源電壓；第一 P溝道FET，其具有源極、漏極和柵極，其中第一 P溝道FET的漏極和柵極連接到放大器的反相輸入和恒定電流源，且第一 P溝道FET的源極連接到N溝道FET的源極；放大器、N溝道FET、第一 P溝道FET以及恒定電流源包括具有輸出的低功率二次調(diào)壓器，其中所述輸出是第一 P溝道FET和N溝道FET的連接的源極；以及集成電路裝置的維持的電壓核心邏輯，其連接到低功率二次調(diào)壓器的輸出。低功率調(diào)壓器可進一步包括第二 P 溝道FET，其具有源極、漏極和柵極，其中第二 P溝道FET的漏極連接到N溝道FET和第一 P 溝道FET的源極，第二 P溝道FET的柵極連接到放大器的輸出和N溝道FET的柵極，且第二 P溝道FET的源極連接到來自一次調(diào)壓器的輸出；其中維持的電壓核心邏輯在集成電路裝置處于操作模式中時通過第二 P溝道FET而耦合到一次調(diào)壓器且從一次調(diào)壓器接收其操作電壓；且其中維持的電壓核心邏輯在集成電路裝置處于低功率備用睡眠模式中時從低功率二次調(diào)壓器的輸出接收其操作電壓。根據(jù)本發(fā)明的又一具體實例性實施例，一種用于在集成電路裝置低功率睡眠模式期間向要求用來維持數(shù)據(jù)和/或進行操作的電路供應(yīng)備份電壓的低功率調(diào)壓器包括放大器，其具有非反相輸入、反相輸入和輸出；N溝道場效應(yīng)晶體管(FET)，其具有源極、漏極和柵極，其中N溝道FET的漏極連接到電源電壓源，N溝道FET的柵極連接到第一恒定電流源， 且第一恒定電流源連接到放大器的輸出；放大器的非反相輸入連接到約等于N溝道FET的閾值電壓的電壓；恒定電流源，其連接到共用電源電壓；第一 P溝道FET，其具有源極、漏極和柵極，其中第一 P溝道FET的漏極和柵極連接到放大器的反相輸入和恒定電流源，且第一 P溝道FET的源極連接到N溝道FET的源極；放大器、N溝道FET、第一 P溝道FET以及恒定電流源包括具有輸出的低功率二次調(diào)壓器，其中所述輸出是第一 P溝道FET和N溝道FET 的連接的源極；集成電路裝置的維持的電壓核心邏輯，其連接到低功率二次調(diào)壓器的輸出； 以及第二 P溝道FET，其具有源極、漏極和柵極，其中第二 P溝道FET的漏極連接到N溝道 FET和第一 P溝道FET的源極，第二 P溝道FET的柵極連接到放大器的輸出和N溝道FET的柵極，且第二P溝道FET的源極連接到來自一次調(diào)壓器的輸出；其中維持的電壓核心邏輯在集成電路裝置處于操作模式中時通過第二 P溝道FET而耦合到一次調(diào)壓器且從一次調(diào)壓器接收其操作電壓；且其中維持的電壓核心邏輯在集成電路裝置處于低功率備用睡眠模式中時從低功率二次調(diào)壓器的輸出接收其操作電壓。


通過參考結(jié)合附圖作出的以下描述可獲取對本發(fā)明的更完整的理解，附圖中圖1說明根據(jù)本發(fā)明的教示的集成電路裝置的示意性框圖，所述集成電路裝置具有一次調(diào)壓器和用于在集成電路裝置處于低功率睡眠模式中時提供數(shù)據(jù)保持和用于某些電路的持續(xù)操作的動態(tài)功率的超低功率二次調(diào)壓器；圖2說明根據(jù)本發(fā)明的教示的集成電路裝置的示意性框圖，所述集成電路裝置具有一次調(diào)壓器和連接到獨立的電壓源并在集成電路裝置處于低功率睡眠模式中時提供數(shù)據(jù)保持和用于某些電路的持續(xù)操作的動態(tài)功率的超低功率二次調(diào)壓器；圖3說明根據(jù)本發(fā)明的一具體實例性實施例的圖1和圖2的超低功率二次調(diào)壓器的示意圖；以及圖4說明根據(jù)本發(fā)明的另一具體實例性實施例的圖1和圖2的超低功率二次調(diào)壓器的示意圖。盡管本發(fā)明可容許各種修改和替代形式，但已在圖式中展示且在本文中詳細描述其具體實例性實施例。然而應(yīng)了解，本文中對具體實例性實施例的描述無意將本發(fā)明限于本文所揭示的特定形式，而是相反，本發(fā)明將涵蓋如由所附權(quán)利要求書所界定的所有修改和等效物。
具體實施例方式現(xiàn)參看圖式，其示意性地說明了具體實例性實施例的細節(jié)。圖式中相同的元件將由相同的數(shù)字表示，且類似的元件將由具有不同小寫字母后綴的相同的數(shù)字表示。
參看圖1，其描繪根據(jù)本發(fā)明的教示的集成電路裝置的示意性框圖，所述集成電路裝置具有一次調(diào)壓器和用于在集成電路裝置處于低功率睡眠模式中時為某些電路的持續(xù)操作提供數(shù)據(jù)保持和動態(tài)功率的超低功率二次調(diào)壓器。集成電路裝置100包括數(shù)字邏輯 108 (以及可能模擬電路，例如，混合信號裝置)、核心邏輯106 (即使在集成電路裝置100處于低功率睡眠模式中時也仍然為有源的)、一次調(diào)壓器102以及超低功率二次調(diào)壓器104。調(diào)壓器102和104兩者均從連接在節(jié)點110處的外部電源VDD(例如，電池)得到供電。當集成電路裝置100處于操作模式中時，除了裝置100內(nèi)的其它電路之外，一級調(diào)壓器102還向核心邏輯106供應(yīng)操作電壓。然而，當集成電路裝置100進入低功率睡眠模式時，大多數(shù)耗電的邏輯電路和一級調(diào)壓器102通常將被禁止(關(guān)機)，以便大體上減少裝置 100內(nèi)的電流消耗。核心邏輯106(例如，備份域)在裝置100的低睡眠模式期間必須仍然是操作的，例如實時時鐘和日歷(RTCC)等。集成電路裝置100的外部連接節(jié)點可為(例如，但不限于)電源電壓節(jié)點 110(Vdd)、電源共用節(jié)點Iie(Vss)以及調(diào)節(jié)器穩(wěn)定電容器節(jié)點112。參看圖2，其描繪根據(jù)本發(fā)明的教示的集成電路裝置的示意性框圖，所述集成電路裝置具有一次調(diào)壓器和連接到獨立的電壓源并在集成電路裝置處于低功率睡眠模式中時提供數(shù)據(jù)保持和用于某些電路的持續(xù)操作的動態(tài)功率的超低功率二次調(diào)壓器。集成電路裝置200包括數(shù)字邏輯108(以及可能模擬電路，例如，混合信號裝置)、即使在集成電路裝置 200處于低功率睡眠模式中時也仍然為有源的核心邏輯106、一次調(diào)壓器102以及超低功率二次調(diào)壓器104。調(diào)壓器102從第一外部電源Vdd-I得到供電，且調(diào)壓器104從第二外部電源 VDD_2(例如，電池)得到供電。當集成電路裝置200處于操作模式中時，除了裝置200內(nèi)的其它電路之外，一級調(diào)壓器102還向核心邏輯106供應(yīng)操作電壓。然而，當集成電路裝置200 進入低功率睡眠模式時，大多數(shù)耗電的邏輯電路和一級調(diào)壓器102通常將被禁止(關(guān)機)， 以便大體上減少裝置200內(nèi)的電流消耗。核心邏輯106(例如，備份域)在裝置200的睡眠模式期間必須仍然是操作的，例如實時時鐘和日歷(RTCC)等。集成電路裝置100的外部連接節(jié)點可為(例如，但不限于)主電源電壓節(jié)點 210 (Vdd-I)、二次電源電壓節(jié)點211(VDD-2)、電源共用節(jié)點116 (Vss)以及調(diào)節(jié)器穩(wěn)定電容器節(jié)點112。參看圖3，其描繪根據(jù)本發(fā)明的一具體實例性實施例的圖1和圖2的超低功率二次調(diào)壓器的示意圖。一次電源Vdd耦合在節(jié)點348處，且輸出節(jié)點346約為晶體管336和338 的閾值電壓Vt的總和。晶體管338的漏極電流等于由恒定電流源330供應(yīng)的電流。此布置在足以向輸出節(jié)點346提供所需要量的電流的電平下斷開晶體管334且使晶體管332偏置。來自此閉環(huán)系統(tǒng)的反饋針對電壓維持的核心邏輯106將輸出節(jié)點346維持在所要電壓操作點。當將來自一次調(diào)壓器102的電壓施加到節(jié)點344時，晶體管334將電流傳遞到輸出節(jié)點346，且將晶體管338的柵極升高至高于其閾值。因此，晶體管338的漏極被拉低，從而斷開晶體管332且劇烈地接通晶體管334。結(jié)果是超低功率備用調(diào)壓器104，其在沒有來自正常操作一次調(diào)壓器102的可用電力時向核心邏輯106提供狀態(tài)保持電力，且任選地可在來自一次調(diào)壓器102的電力變得可用時使用來自一次調(diào)壓器102的電壓。晶體管332和338可為N溝道(N-channel)絕緣柵極(insulated gate, IG)金屬氧化物半導(dǎo)體(MOS)場效應(yīng)晶體管(FET)，且晶體管3；34和336可為P溝道IG MOS FET0參看圖4，其描繪根據(jù)本發(fā)明的另一具體實例性實施例的圖1和圖2的超低功率二次調(diào)壓器的示意圖。一次電源Vdd耦合在節(jié)點348處，且輸出節(jié)點346約為晶體管436和 432的閾值電壓Vt的總和。反相放大器450具有連接到晶體管436的漏極和柵極以及電流吸收器(current sink) 440的負輸入。反相放大器450的正輸入被設(shè)置成適合于負載需要的電壓VTN。反相放大器450的輸出連接到晶體管432和434的柵極。此布置在足以向輸出節(jié)點346提供所要求量的電流的電平下斷開晶體管434且使晶體管432偏置。來自此閉環(huán)系統(tǒng)的反饋針對電壓維持的核心邏輯106將輸出節(jié)點346維持在所要電壓操作點。當將來自一次調(diào)壓器102的電壓施加到節(jié)點344時，晶體管434將電流傳遞到輸出節(jié)點346，且將晶體管432的柵極升高至高于其閾值。因此，晶體管432的漏極被拉低， 從而斷開晶體管432且艱難地接通晶體管434。結(jié)果是超低功率備用調(diào)壓器104，其在沒有來自標準操作一次調(diào)壓器102的可用電力時向核心邏輯106提供狀態(tài)保持電力，且任選地可在來自一次調(diào)壓器102的電力變得可用時使用來自一次調(diào)壓器102的電壓。晶體管432 可為N溝道絕緣柵極(IG)金屬氧化物半導(dǎo)體(M0Q場效應(yīng)晶體管(FET)，且晶體管434和 436 可為 P 溝道 IG MOS FET。盡管已描繪、描述，且通過參考本發(fā)明的實例性實施例界定本發(fā)明的實施例，但此類參考并不暗示對本發(fā)明的限制，且不應(yīng)推斷出此類限制。如相關(guān)領(lǐng)域的以及受益于本發(fā)明的一般技術(shù)人員將了解，所揭示的標的物能夠容許形式和功能上的相當多的修改、變更以及等效物。所描繪和描述的本發(fā)明的實施例僅為實例，且不是對本發(fā)明范圍的窮舉。
權(quán)利要求
1.一種低功率調(diào)壓器，其用于在集成電路裝置低功率睡眠模式期間向維持數(shù)據(jù)和/或進行操作所需的電路供應(yīng)操作電壓，所述低功率調(diào)壓器包括第一恒定電流源，其連接到電源電壓源；第一 N溝道場效應(yīng)晶體管FET，其具有源極、漏極和柵極，其中所述第一 N溝道FET的所述漏極連接到所述電源電壓，所述第一 N溝道FET的所述柵極連接到所述第一恒定電流源，且所述第一恒定電流源連接在所述第一 N溝道FET的所述柵極與漏極之間；第二 N溝道FET，其具有源極、漏極和柵極，其中所述第二 N溝道FET的所述漏極連接到所述第一 N溝道FET的所述柵極和所述第一恒定電流源，且所述第二 N溝道FET的所述源極連接到共用電源電壓；第二恒定電流源，其連接到所述共用電源電壓和所述第二 N溝道FET的所述柵極； 第一 P溝道FET，其具有源極、漏極和柵極，其中所述第一 P溝道FET的所述漏極和柵極連接到所述第二 N溝道FET的所述柵極和所述第二恒定電流源，且所述第一 P溝道FET的所述源極連接到所述第一 N溝道FET的所述源極；所述第一和第二 N溝道FET、所述第一 P溝道FET以及所述第一和第二恒定電流源構(gòu)成具有輸出的低功率二次調(diào)壓器，其中所述輸出是所述第一 P溝道FET和所述第一 N溝道 FET的所述所連接的源極；以及集成電路裝置的維持的電壓核心邏輯，其連接到所述低功率二次調(diào)壓器的所述輸出。
2.根據(jù)權(quán)利要求1所述的低功率調(diào)壓器，其進一步包括 第二 P溝道FET，其具有源極、漏極和柵極，其中所述第二 P溝道FET的所述漏極連接到所述第一 N溝道FET和第一 P溝道FET的所述源極，所述第二 P溝道FET的所述柵極連接到所述第二 N溝道FET的所述漏極和所述第一恒定電流源，且所述第二 P溝道FET的所述源極連接到來自一次調(diào)壓器的輸出；其中所述維持的電壓核心邏輯在所述集成電路裝置處于操作模式中時通過所述第二P 溝道FET而耦合到所述一次調(diào)壓器且從所述一次調(diào)壓器接收其操作電壓；且其中所述維持的電壓核心邏輯在所述集成電路裝置處于低功率備用睡眠模式中時從所述低功率二次調(diào)壓器的所述輸出接收其操作電壓。
3.根據(jù)權(quán)利要求1所述的低功率調(diào)壓器，其中供應(yīng)給所述維持的電壓核心邏輯的電壓是所述第一 P溝道FET和所述第二 N溝道FET的閾值電壓的總和。
4.根據(jù)權(quán)利要求2所述的低功率調(diào)壓器，其中在所述集成電路裝置處于所述低功率備用睡眠模式中時供應(yīng)給所述維持的電壓核心邏輯的電壓是所述第一 P溝道FET和所述第二 N溝道FET的閾值電壓的總和。
5.根據(jù)權(quán)利要求2所述的低功率調(diào)壓器，其中在所述集成電路裝置處于所述低功率備用睡眠模式中且沒有供應(yīng)來自所述一次調(diào)壓器的電壓時，通過所述第二 N溝道FET的電流大體上等于來自所述第一恒定電流源的電流。
6.根據(jù)權(quán)利要求5所述的低功率調(diào)壓器，其中在沒有供應(yīng)來自所述一次調(diào)壓器的電壓時，所述第二 P溝道FET斷開，且所述第一 N溝道FET向所述維持的電壓核心邏輯供應(yīng)操作電流。
7.一種低功率調(diào)壓器，其用于在集成電路裝置低功率睡眠模式期間向維持數(shù)據(jù)和/或進行操作所需的電路供應(yīng)備份電壓，所述低功率調(diào)壓器包括第一恒定電流源，其連接到電源電壓源；第一 N溝道場效應(yīng)晶體管FET，其具有源極、漏極和柵極，其中所述第一 N溝道FET的所述漏極連接到所述電源電壓，所述第一 N溝道FET的所述柵極連接到所述第一恒定電流源，且所述第一恒定電流源連接在所述第一 N溝道FET的所述柵極與漏極之間；第二 N溝道FET，其具有源極、漏極和柵極，其中所述第二 N溝道FET的所述漏極連接到所述第一 N溝道FET的所述柵極和所述第一恒定電流源，且所述第二 N溝道FET的所述源極連接到共用電源電壓；第二恒定電流源，其連接到所述共用電源電壓和所述第二 N溝道FET的所述柵極； 第一 P溝道FET，其具有源極、漏極和柵極，其中所述第一 P溝道FET的所述漏極和柵極連接到所述第二 N溝道FET的所述柵極和所述第二恒定電流源，且所述第一 P溝道FET的所述源極連接到所述第一 N溝道FET的所述源極；第二 P溝道FET，其具有源極、漏極和柵極，其中所述第二 P溝道FET的所述漏極連接到所述第一 N溝道FET和第一 P溝道FET的所述源極，所述第二 P溝道FET的所述柵極連接到所述第二 N溝道FET的所述漏極和所述第一恒定電流源，且所述第二 P溝道FET的所述源極連接到來自一次調(diào)壓器的輸出；所述第一和第二 N溝道FET、所述第一 P溝道FET以及所述第一和第二恒定電流源構(gòu)成具有輸出的低功率二次調(diào)壓器，所述輸出是所述第一 P溝道FET和所述第一 N溝道FET的所述所連接的源極；以及集成電路裝置的維持的電壓核心邏輯，其中所述維持的電壓核心邏輯在所述集成電路裝置處于操作模式中時通過所述第二P溝道FET而耦合到所述一次調(diào)壓器且從所述一次調(diào)壓器接收其操作電壓；且所述維持的電壓核心邏輯在所述集成電路裝置處于低功率備用睡眠模式中時從所述低功率二次調(diào)壓器的所述輸出接收其操作電壓。
8.根據(jù)權(quán)利要求7所述的低功率調(diào)壓器，其中在所述集成電路裝置處于所述低功率備用睡眠模式中時供應(yīng)給所述維持的電壓核心邏輯的電壓是所述第一 P溝道FET和所述第二 N溝道FET的閾值電壓的總和。
9.根據(jù)權(quán)利要求7所述的低功率調(diào)壓器，其中在所述集成電路裝置處于所述低功率備用睡眠模式中且沒有供應(yīng)來自所述一次調(diào)壓器的電壓時，通過所述第二 N溝道FET的電流大體上等于來自所述第一恒定電流源的電流。
10.根據(jù)權(quán)利要求9所述的低功率調(diào)壓器，其中在沒有供應(yīng)來自所述一次調(diào)壓器的電壓時，所述第二 P溝道FET斷開，且所述第一 N溝道FET向所述維持的電壓核心邏輯供應(yīng)操作電流。
11.一種低功率調(diào)壓器，其用于在集成電路裝置低功率睡眠模式期間向維持數(shù)據(jù)和/ 或進行操作所需的電路供應(yīng)操作電壓，所述低功率調(diào)壓器包括放大器，其具有非反相輸入、反相輸入和輸出；N溝道場效應(yīng)晶體管FET，其具有源極、漏極和柵極，其中所述N溝道FET的所述漏極連接到電源電壓源，且所述N溝道FET的所述柵極連接到所述放大器的所述輸出；所述放大器的所述非反相輸入連接到約等于所述N溝道FET的閾值電壓的電壓； 恒定電流源，其連接到共用電源電壓； 第一 P溝道FET，其具有源極、漏極和柵極，其中所述第一 P溝道FET的所述漏極和柵極連接到所述放大器的所述反相輸入和所述恒定電流源，且所述第一 P溝道FET的所述源極連接到所述N溝道FET的所述源極；所述放大器、所述N溝道FET、所述第一 P溝道FET以及所述恒定電流源構(gòu)成具有輸出的低功率二次調(diào)壓器，其中所述輸出是所述第一 P溝道FET和所述N溝道FET的所述所連接的源極；以及集成電路裝置的維持的電壓核心邏輯，其連接到所述低功率二次調(diào)壓器的所述輸出。
12.根據(jù)權(quán)利要求11所述的低功率調(diào)壓器，其進一步包括 第二 P溝道FET，其具有源極、漏極和柵極，其中所述第二 P溝道FET的所述漏極連接到所述N溝道FET和第一 P溝道FET的所述源極，所述第二 P溝道FET的所述柵極連接到所述放大器的所述輸出和所述N溝道FET的所述柵極，且所述第二 P溝道FET的所述源極連接到來自一次調(diào)壓器的輸出；其中所述維持的電壓核心邏輯在所述集成電路裝置處于操作模式中時通過所述第二P 溝道FET而耦合到所述一次調(diào)壓器且從所述一次調(diào)壓器接收其操作電壓；且其中所述維持的電壓核心邏輯在所述集成電路裝置處于低功率備用睡眠模式中時從所述低功率二次調(diào)壓器的所述輸出接收其操作電壓。
13.根據(jù)權(quán)利要求12所述的低功率調(diào)壓器，其中在沒有供應(yīng)來自所述一次調(diào)壓器的電壓時，所述第二 P溝道FET斷開，且所述N溝道FET向所述維持的電壓核心邏輯供應(yīng)操作電流。
14.一種低功率調(diào)壓器，其用于在集成電路裝置低功率睡眠模式期間向維持數(shù)據(jù)和/ 或進行操作所需的電路供應(yīng)備份電壓，所述低功率調(diào)壓器包括放大器，其具有非反相輸入、反相輸入和輸出； N溝道場效應(yīng)晶體管FET，其具有源極、漏極和柵極，其中所述N溝道FET的所述漏極連接到電源電壓源，所述N溝道FET的所述柵極連接到第一恒定電流源，且所述第一恒定電流源連接到所述放大器的所述輸出；所述放大器的所述非反相輸入連接到約等于所述N溝道FET的閾值電壓的電壓； 恒定電流源，其連接到共用電源電壓； 第一 P溝道FET，其具有源極、漏極和柵極，其中所述第一 P溝道FET的所述漏極和柵極連接到所述放大器的所述反相輸入和所述恒定電流源，且所述第一 P溝道FET的所述源極連接到所述N溝道FET的所述源極；所述放大器、所述N溝道FET、所述第一 P溝道FET以及所述恒定電流源構(gòu)成具有輸出的低功率二次調(diào)壓器，其中所述輸出是所述第一 P溝道FET和所述N溝道FET的所述所連接的源極；集成電路裝置的維持的電壓核心邏輯，其連接到所述低功率二次調(diào)壓器的所述輸出；以及第二 P溝道FET，其具有源極、漏極和柵極，其中所述第二 P溝道FET的所述漏極連接到所述N溝道FET和第一 P溝道FET的所述源極，所述第二 P溝道FET的所述柵極連接到所述放大器的所述輸出和所述N溝道FET的所述柵極，且所述第二 P溝道FET的所述源極連接到來自一次調(diào)壓器的輸出；其中所述維持的電壓核心邏輯在所述集成電路裝置處于操作模式中時通過所述第二P 溝道FET而耦合到所述一次調(diào)壓器且從所述一次調(diào)壓器接收其操作電壓；且其中所述維持的電壓核心邏輯在所述集成電路裝置處于低功率備用睡眠模式中時從所述低功率二次調(diào)壓器的所述輸出接收其操作電壓。
15.根據(jù)權(quán)利要求14所述的低功率調(diào)壓器，其中在沒有供應(yīng)來自所述一次調(diào)壓器的電壓時，所述第二 P溝道FET斷開，且所述N溝道FET向所述維持的電壓核心邏輯供應(yīng)操作電流。
全文摘要
一種集成電路裝置具有一次調(diào)壓器和超低功率二次調(diào)壓器。所述超低功率二次調(diào)壓器在所述集成電路裝置處于低功率睡眠模式中時向用于提供數(shù)據(jù)保持以及例如實時時鐘和日歷RTCC等動態(tài)操作的某些電路供應(yīng)電壓。所述一次調(diào)壓器在所述集成電路處于操作模式中時向這些相同的某些電路提供電力。
文檔編號G05F3/24GK102365602SQ201080014086
公開日2012年2月29日 申請日期2010年6月9日 優(yōu)先權(quán)日2009年6月10日
發(fā)明者D·C·塞申斯 申請人:密克羅奇普技術(shù)公司