專利名稱：一種雙模式片內(nèi)電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片設(shè)計(jì)技術(shù)領(lǐng)域，尤其涉及一種片內(nèi)電源電路的設(shè)計(jì)。
背景技術(shù)：
片內(nèi)電源電路是集成在半導(dǎo)體芯片內(nèi)部的電源模塊。其作用主要是從外部電源 (例如220V市電)中獲取電能，并把能量轉(zhuǎn)化芯片內(nèi)部其他模塊可接受的穩(wěn)定的直流電平， 并給內(nèi)部其他模塊供電。目前，片內(nèi)電源在紋波幅度、調(diào)整范圍、功耗等技術(shù)指標(biāo)上還不能達(dá)到外部電源的水平，但是，片內(nèi)電源具有設(shè)計(jì)指標(biāo)靈活、成本低廉、可集成等外部電源不可比擬的優(yōu)勢(shì)。因此，片內(nèi)電源將會(huì)成為未來(lái)電源的另一個(gè)發(fā)展方向。目前主要有兩種形式片內(nèi)電源電路，線性片內(nèi)電源電路和開關(guān)片內(nèi)電源電路。線性片內(nèi)電源電路的結(jié)構(gòu)如圖1所示，包括片內(nèi)基準(zhǔn)源單元、誤差放大器單元和PMOS傳輸管。 Vin由外部電源提供，可以是帶有擺幅劇烈的紋波的直流電壓，Vtl是輸出電壓，給內(nèi)部其他模塊提供電源。從主要性能上看，這種電源技術(shù)很成熟，可以達(dá)到很高的穩(wěn)定度，波紋也很小，而且沒(méi)有開關(guān)片內(nèi)電源電路具有的干擾與噪音。但是，這種電源也有很大的缺陷，那就是自身功耗高、輸出電壓調(diào)節(jié)范圍有限，這些缺點(diǎn)極大地限制的線性片內(nèi)電源電路的應(yīng)用。開關(guān)片內(nèi)電源電路結(jié)構(gòu)如圖2所示，包括過(guò)壓欠壓邏輯單元、高壓JFET，這里的高壓JFET指的是一種漏源耐壓200V以上的JFET，Vin是由外部電源輸入的，高壓JFET的柵極接地，過(guò)壓欠壓邏輯單元是控制NMOS管MNl管的開和關(guān)，間接地控制NMOS管MN2管的開關(guān)，以達(dá)到控制是否給電容CO充電的目的；Vout是輸出電壓，給內(nèi)部其他單元提供電源。過(guò)壓欠壓邏輯單元的結(jié)構(gòu)如圖3所示，其中Output是輸出到圖2電路的麗1管的柵極，All、 A12是兩個(gè)比較器，A13為S-R鎖存器，BP即為圖2電路中的BP點(diǎn)電位。這種電源相對(duì)第一種效率更高、輸出電壓調(diào)整范圍更大，但是，它的缺點(diǎn)是紋波大，在片內(nèi)電源電路要求高的情況下不適用。可以看出，線性片內(nèi)電源電路的紋波小，但輸出電壓調(diào)節(jié)范圍有限；開關(guān)片內(nèi)電源電路的輸出電壓調(diào)整范圍大，但紋波也大。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決上述現(xiàn)有的片內(nèi)電源電路存在的問(wèn)題，提出了一種雙模式片內(nèi)電源電路。為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是一種雙模式片內(nèi)電源電路，包括片內(nèi)基準(zhǔn)源單元、過(guò)壓欠壓邏輯單元、誤差放大器單元、功率輸出單元和高壓JFET，外部電源輸入到高壓JFET的漏極，高壓JFET的源極連接到功率輸出單元的輸入端，片內(nèi)基準(zhǔn)源單元的輸出端連接到過(guò)壓欠壓邏輯單元的一個(gè)輸入端，過(guò)壓欠壓邏輯單元的輸出端連接到功率輸出單元輸入端，功率輸出單元的輸出端連接到過(guò)壓欠壓邏輯單元的另一個(gè)輸入端，其特征在于，高壓JFET的柵極連接到誤差放大器單元的輸出端，片內(nèi)基準(zhǔn)源單元的輸出端連接到誤差放大器單元的一個(gè)輸入端，功率輸出單元的輸出端連接到誤差放大器單元的另一個(gè)輸入端。所述片內(nèi)基準(zhǔn)源單元包括電阻1 11、1 12、1 13、1 14、1 15，？]\ )5管1^11、]\^12、]\^13、 MP14，三極管 Qll、Q12、Q13、Q14、Q15、Q16、Q17，NMOS 管 MN11，其中電阻 Rll 的一端連接到片內(nèi)電源電路輸出端，另一端連接到三極管Qll的集電極；三極管Qll的集電極與基極短接，三極管Qll的發(fā)射極連接到NMOS管麗11的漏極；麗11的漏極與柵極短接，麗11的源極連接到公共地，PMOS管MPll的源極連接到片內(nèi)電源電路輸出端，PMOS管MPll的柵極連接到三極管Qll的集電極，NMOS管麗11的漏極連接到電阻R15的一端；電阻R15的另一端連接到公共地；MP12的源極連接到電源信號(hào)Vout，PM0S管MP12的柵極連接到MPll的漏極，MP12的漏極連接到三極管Q13的集電極；三極管Q13的基極連接到三極管Q14的集電極，三極管Q13的發(fā)射極連接到公共地，PMOS管MP14的源極連接到片內(nèi)電源電路輸出端， PMOS管MP14的柵極連接到MP13的柵極，PMOS管MP14的漏極連接到PMOS管MP12的漏極； PMOS管MP13的源極連接到片內(nèi)電源電路輸出端，PMOS管MP13的柵極與漏極短接，PMOS管 MP13的漏極連接到三極管Q15的集電極；三極管Q15的基極連接到PMOS管MP12的漏極， 三極管Q15的發(fā)射極連接到R12的一端；電阻R12的另一端連接到Q14的集電極；三極管 Q14的基極連接到三極管Q17的集電極，Q14的發(fā)射極連接到電阻R14的一端；電阻R14的另一端連接到公共地；R13的一端連接到三極管Q15的發(fā)射極，電阻R13的另一端連接到三極管Q17的集電極；三極管Q17的集電極與基極短接，三極管Q17的發(fā)射極連接到公共地； 三極管Q12的集電極連接到片內(nèi)電源電路輸出端，三極管Q12的基極連接到PMOS管MP12 的漏極，三極管Q16的集電極連接到Q12的發(fā)射極，三極管Q16的基極連接到三極管Q17的基極，三極管Q16的發(fā)射極連接到公共地；三極管Q12的發(fā)射極即是片內(nèi)基準(zhǔn)源單元的輸出端。所述過(guò)壓欠壓邏輯單元，包括電阻R21、電阻R22、電阻R23、與非門Al、與非門A2、 與非門A3、反相器Bi、反相器B2、反相器B3、比較器Cl和比較器C2，其中，電阻R21的一端連接到片內(nèi)電源電路輸出端，電阻R21的另一端連接到比較器C2的負(fù)輸入端；電阻R22 — 端連接到比較器C2的負(fù)輸入端，電阻R22的另一端連接到比較器Cl的正端；R23 —端連接到比較器Cl的正端，電阻R23的另一端連接到公共地；比較器C2的正輸入端連接到片內(nèi)基準(zhǔn)源單元的輸出端，其輸出端連接到反相器Bl的輸入端；其負(fù)輸入端連接到片內(nèi)基準(zhǔn)源單元的輸出端，其輸出端連接到反相器B2的輸入端；反相器Bl的輸出端連接到與非門Al 的一個(gè)輸入端；與非門Al的另一個(gè)輸入端連接到與非門A2的輸出端，與非門Al的輸出端連接到與非門A2的一個(gè)輸入端；與非門A2的另一個(gè)輸入端連接到反相器B2的輸出端；與非門A3的一個(gè)輸入端連接到比較器C2的輸出端，與非門A3的另一個(gè)輸入端連接到與非門 Al的輸出端，與非門A3的輸出端連接到反相器B3的輸入端，反相器B3的輸出端即為過(guò)壓欠壓邏輯單元的輸出端。所述功率輸出單元，包括電阻R40、匪OS管MN41、二極管D4、匪OS管麗42和電解電容C40，電阻R40的一端連接到高壓JFET的源極，電阻R40的另一端連接到NMOS管MN41的漏極；NMOS管MN41的柵極連接到過(guò)壓欠壓邏輯單元的輸出端，NMOS管MN41的源極連接到二極管D4的陽(yáng)極；二極管D41的陰極連接到公共地，NMOS管MN42的漏極連接到高壓JFET 的源極，NMOS管MN42的柵極連接到NMOS管MN41的漏極，NMOS管MN42的源極連接到電解電容C40的正極，電解電容C40的負(fù)極連接到公共地，電解電容C40的正極即為片內(nèi)電源電路的輸出端。本發(fā)明的有益效果本發(fā)明的雙模式片內(nèi)電源電路通過(guò)將線性電源電路和開關(guān)電源電路有機(jī)結(jié)合在一起，使得本發(fā)明綜合了線性電源和開關(guān)電源的優(yōu)點(diǎn)，即紋波小、輸出電壓調(diào)節(jié)范圍大。


圖1為一種現(xiàn)有的片內(nèi)線性電源電路。圖2為一種現(xiàn)有的片內(nèi)開關(guān)調(diào)整器電源。圖3為圖2中過(guò)壓欠壓邏輯單元的一種實(shí)現(xiàn)電路示意圖。圖4為本發(fā)明所述的雙模式片內(nèi)電源電路的電路示意圖。圖5為本發(fā)明實(shí)施例的片內(nèi)基準(zhǔn)源單元示意圖。圖6為本發(fā)明實(shí)施例的過(guò)壓欠壓邏輯單元示意圖。圖7為本發(fā)明實(shí)施例的功率輸出單元示意圖。
具體實(shí)施例方式下面結(jié)合附圖與具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的闡述。本發(fā)明的雙模式片內(nèi)電源電路如圖4所示，包括片內(nèi)基準(zhǔn)源單元1、過(guò)壓欠壓邏輯單元2、誤差放大器單元3、功率輸出單元4和高壓JFET J0，外部電源Vin輸入到高壓JFET JO的漏極，高壓JFET JO的源極連接到功率輸出單元，片內(nèi)基準(zhǔn)源單元1的輸出端連接到過(guò)壓欠壓邏輯單元2的輸入端，過(guò)壓欠壓邏輯單元2的輸出端連接到功率輸出單元4輸入端，功率輸出單元4的輸出端連接到過(guò)壓欠壓邏輯單元2的另一個(gè)輸入端，其特征在于，高壓JFET JO的柵極連接到誤差放大器單元3的輸出端，片內(nèi)基準(zhǔn)源單元1的輸出端連接到誤差放大器單元3的一個(gè)輸入端，功率輸出單元4的輸出端連接到誤差放大器單元3的另一個(gè)輸入端。為了便于書寫方便，下面作如下規(guī)定片內(nèi)電源電路的輸出電壓信號(hào)記為Vout ； 片內(nèi)基準(zhǔn)源單元輸出端輸出的基準(zhǔn)電壓信號(hào)記為S5 ；誤差放大器單元放大輸出端輸出的信號(hào)記為S4 ；過(guò)壓欠壓邏輯單元輸出端輸出的信號(hào)記為S3 ；高壓JFET的源極的電壓信號(hào)記為S1。這里的誤差放大器單元3為一常用模塊單元，可以根據(jù)具體問(wèn)題進(jìn)行選擇，在此對(duì)其結(jié)構(gòu)不再進(jìn)行詳細(xì)描述。為了使本發(fā)明更加清楚，下面分別對(duì)片內(nèi)基準(zhǔn)源單元1、過(guò)壓欠壓邏輯單元2和功率輸出單元4的結(jié)構(gòu)進(jìn)行具體描述，需要說(shuō)明的是，本發(fā)明的雙模式片內(nèi)電源電路并不限于這些結(jié)構(gòu)。片內(nèi)基準(zhǔn)源單元1如圖5所示，包括電阻1 11、1 12、1 13、1 14、1 15，？]\ )5管1^11、 MP12、MP13、MP14，三極管 Q11、Q12、Q13、Q14、Q15、Q16、Q17，NM0S 管 MN11，其中電阻 Rll 的一
端連接到片內(nèi)電源電路輸出端，另一端連接到三極管Qll的集電極；三極管Qll的集電極與基極短接，三極管Qll的發(fā)射極連接到NMOS管麗11的漏極；麗11的漏極與柵極短接，麗11 的源極連接到公共地，PMOS管MPll的源極連接到片內(nèi)電源電路輸出端，PMOS管MPll的柵極連接到三極管Qll的集電極，NMOS管麗11的漏極連接到電阻R15的一端；電阻R15的另一端連接到公共地；MP12的源極連接到電源信號(hào)Vout，PM0S管MP12的柵極連接到MPll的漏極，MP12的漏極連接到三極管Q13的集電極；三極管Q13的基極連接到三極管Q14的集電極，三極管Q13的發(fā)射極連接到公共地，PMOS管MP14的源極連接到片內(nèi)電源電路輸出端， PMOS管MP14的柵極連接到MP13的柵極，PMOS管MP14的漏極連接到第三支路中的MP12的漏極；PMOS管MP13的源極連接到片內(nèi)電源電路輸出端，PMOS管MP13的柵極與漏極短接， PMOS管MP13的漏極連接到三極管Q15的集電極；三極管Q15的基極連接到PMOS管MP12 的漏極，三極管Q15的發(fā)射極連接到R12的一端；電阻R12的另一端連接到Q14的集電極； 三極管Q14的基極連接到三極管Q17的集電極，Q14的發(fā)射極連接到電阻R14的一端；電阻 R14的另一端連接到公共地；R13的一端連接到三極管Q15的發(fā)射極，電阻R13的另一端連接到三極管Q17的集電極；三極管Q17的集電極與基極短接，三極管Q17的發(fā)射極連接到公共地；三極管Q12的集電極連接到片內(nèi)電源電路輸出端，三極管Q12的基極連接到PMOS管 MP12的漏極，三極管Q16的集電極連接到Q12的發(fā)射極，三極管Q16的基極連接到三極管 Q17的基極，三極管Q16的發(fā)射極連接到公共地；三極管Q12的發(fā)射極即是片內(nèi)基準(zhǔn)源單元的輸出端，產(chǎn)生的基準(zhǔn)電壓信號(hào)為S5。它的輸入信號(hào)即為整體電路的輸出信號(hào)Vout, Rll, Qll, MNl 1, MPl 1, MP12，R15為啟動(dòng)電路，在電路上電過(guò)程中，MP12管柵極開始為低電平，再為高電平，使MP12管開啟工作，使帶隙電路部分開啟工作，在上電完成后，關(guān)斷MP12管，從而不會(huì)對(duì)帶隙部分產(chǎn)生影響。Q14(Q14由8個(gè)相同的三極管并聯(lián)而成)，Q17，R14產(chǎn)生PTAT電流，R12，R13的一端相連，另一端分別為Q13和Q17的BE結(jié)電壓，可近似認(rèn)為相等，則Q14和Q17的集電極電流IC14和IC17僅取決于R12和R13，其PTAT電流IPTAt為I = AVbe =—=Icu =^3這里，b為Q14，Q17發(fā)射區(qū)面積之比(這里設(shè)為8)，Δ Vbe為Q14的BE結(jié)與Q17的 BE結(jié)的電壓差，Isl7和Isl4分別為Q14和Q17的泄露電流，Vt為熱電壓，R14為電阻R14的電阻值。產(chǎn)生的PTAT電流在R12上產(chǎn)生壓降，與Q13的VBE電壓疊加形成基準(zhǔn)電壓Ν3，即是Q15的發(fā)射極電壓，Q12，Q16為輸出管，提高基準(zhǔn)源的驅(qū)動(dòng)能力，S5電壓約等于Ν3電壓的大小，為片內(nèi)基準(zhǔn)源單元輸出的最終基準(zhǔn)電壓。由上分析可知，基準(zhǔn)電壓S5為S5 = ^+-^這里，Vbe為Q13的BE結(jié)的電壓，R12、R13、R14分別為電阻R12、R13、R14的電阻值。過(guò)壓欠壓邏輯單元2如圖6所示，包括電阻R21、電阻R22、電阻R23、與非門Al、與非門A2、與非門A3、反相器Bi、反相器B2、反相器B3、比較器Cl和比較器C2，其中，電阻R21 的一端連接到片內(nèi)電源電路輸出端，電阻R21的另一端連接到比較器C2的負(fù)輸入端；電阻 R22 一端連接到比較器C2的負(fù)輸入端，電阻R22的另一端連接到比較器Cl的正端；R23 — 端連接到比較器Cl的正端，電阻R23的另一端連接到公共地；比較器C2的正輸入端連接到片內(nèi)基準(zhǔn)源單元1的輸出端，其輸出端連接到反相器Bl的輸入端；其負(fù)輸入端連接到片內(nèi)基準(zhǔn)源單元1的輸出端，其輸出端連接到反相器B2的輸入端；反相器Bl的輸出端連接到與非門Al的一個(gè)輸入端；與非門Al的另一個(gè)輸入端連接到與非門A2的輸出端，與非門Al的輸出端連接到與非門A2的一個(gè)輸入端；與非門A2的另一個(gè)輸入端連接到反相器B2的輸出端；與非門A3的一個(gè)輸入端連接到比較器C2的輸出端，與非門A3的另一個(gè)輸入端連接到與非門Al的輸出端，與非門A3的輸出端連接到反相器B3的輸入端，反相器B3的輸出端即為過(guò)壓欠壓邏輯單元2的輸出端，產(chǎn)生的信號(hào)為S3。片內(nèi)電源電路的輸出Vout輸入到由R21、R22、R23串聯(lián)而成的電阻網(wǎng)絡(luò)，由電阻網(wǎng)絡(luò)分壓后產(chǎn)生D1、D2信號(hào)。D1、D2信號(hào)分別在比較器Cl和比較器C2中與片內(nèi)基準(zhǔn)源單元1產(chǎn)生的S5信號(hào)進(jìn)行比較，其中，S5為與Vout無(wú)關(guān)的基準(zhǔn)電平。比較后即產(chǎn)生數(shù)字信號(hào)D3和D4信號(hào)。D3和D4通過(guò)一系列邏輯運(yùn)算得到最終過(guò)壓欠壓邏輯單元2的輸出信號(hào) S3，其真值表如表1所示表 權(quán)利要求
1.一種片內(nèi)電源電路，包括片內(nèi)基準(zhǔn)源單元、過(guò)壓欠壓邏輯單元、誤差放大器單元、功率輸出單元和高壓JFET，外部電源輸入到高壓JFET的漏極，高壓JFET的源極連接到功率輸出單元的輸入端，片內(nèi)基準(zhǔn)源單元的輸出端連接到過(guò)壓欠壓邏輯單元的一個(gè)輸入端，過(guò)壓欠壓邏輯單元的輸出端連接到功率輸出單元輸入端，功率輸出單元的輸出端連接到過(guò)壓欠壓邏輯單元的另一個(gè)輸入端，其特征在于，高壓JFET的柵極連接到誤差放大器單元的輸出端，片內(nèi)基準(zhǔn)源單元的輸出端連接到誤差放大器單元的一個(gè)輸入端，功率輸出單元的輸出端連接到誤差放大器單元的另一個(gè)輸入端。
2.根據(jù)權(quán)利要求1所述的片內(nèi)電源電路，其特征在于，所述片內(nèi)基準(zhǔn)源單元包括電阻 RlU R12、R13、R14、R15, PMOS 管 MP11、MP12、MP13、MP14，三極管 QlU Q12、Q13、Q14、Q15、 Q16、Q17，NMOS管麗11，其中電阻Rll的一端連接到片內(nèi)電源電路輸出端，另一端連接到三極管Qll的集電極；三極管Qll的集電極與基極短接，三極管Qll的發(fā)射極連接到NMOS管麗11的漏極；麗11的漏極與柵極短接，麗11的源極連接到公共地，PMOS管MPll的源極連接到片內(nèi)電源電路輸出端，PMOS管MPll的柵極連接到三極管Qll的集電極，NMOS管麗11的漏極連接到電阻R15的一端；電阻R15的另一端連接到公共地；MP12的源極連接到電源信號(hào)Vout，PMOS管MP12的柵極連接到MPll的漏極，MP12的漏極連接到三極管Q13的集電極； 三極管Q13的基極連接到三極管Q14的集電極，三極管Q13的發(fā)射極連接到公共地，PMOS管 MP14的源極連接到片內(nèi)電源電路輸出端，PMOS管MP14的柵極連接到MP13的柵極，PMOS管 MP14的漏極連接到PMOS管MP12的漏極；PMOS管MP13的源極連接到片內(nèi)電源電路輸出端， PMOS管MP13的柵極與漏極短接，PMOS管MP13的漏極連接到三極管Q15的集電極；三極管 Q15的基極連接到PMOS管MP12的漏極，三極管Q15的發(fā)射極連接到R12的一端；電阻R12 的另一端連接到Q14的集電極；三極管Q14的基極連接到三極管Q17的集電極，Q14的發(fā)射極連接到電阻R14的一端；電阻R14的另一端連接到公共地；電阻R13的一端連接到三極管Q15的發(fā)射極，電阻R13的另一端連接到三極管Q17的集電極；三極管Q17的集電極與基極短接，三極管Q17的發(fā)射極連接到公共地；三極管Q12的集電極連接到片內(nèi)電源電路輸出端，三極管Q12的基極連接到PMOS管MP12的漏極，三極管Q16的集電極連接到Q12的發(fā)射極，三極管Q16的基極連接到三極管Q17的基極，三極管Q16的發(fā)射極連接到公共地；三極管Q12的發(fā)射極即是片內(nèi)基準(zhǔn)源單元的輸出端。
3.根據(jù)權(quán)利要求1所述的片內(nèi)電源電路，其特征在于，所述過(guò)壓欠壓邏輯單元，包括電阻R21、電阻R22、電阻R23、與非門Al、與非門A2、與非門A3、反相器Bi、反相器B2、反相器 B3、比較器Cl和比較器C2，其中，電阻R21的一端連接到片內(nèi)電源電路輸出端，電阻R21的另一端連接到比較器C2的負(fù)輸入端；電阻R22—端連接到比較器C2的負(fù)輸入端，電阻R22 的另一端連接到比較器Cl的正端；電阻R23—端連接到比較器Cl的正端，電阻R23的另一端連接到公共地；比較器C2的正輸入端連接到片內(nèi)基準(zhǔn)源單元的輸出端，其輸出端連接到反相器Bl的輸入端；其負(fù)輸入端連接到片內(nèi)基準(zhǔn)源單元的輸出端，其輸出端連接到反相器 B2的輸入端；反相器Bl的輸出端連接到與非門Al的一個(gè)輸入端；與非門Al的另一個(gè)輸入端連接到與非門A2的輸出端，與非門Al的輸出端連接到與非門A2的一個(gè)輸入端；與非門 A2的另一個(gè)輸入端連接到反相器B2的輸出端；與非門A3的一個(gè)輸入端連接到比較器C2的輸出端，與非門A3的另一個(gè)輸入端連接到與非門Al的輸出端，與非門A3的輸出端連接到反相器B3的輸入端，反相器B3的輸出端即為過(guò)壓欠壓邏輯單元的輸出端。
4.根據(jù)權(quán)利要求1所述的片內(nèi)電源電路，其特征在于，所述功率輸出單元，包括電阻 R40、匪OS管MN41、二極管D4、匪OS管麗42和電解電容C40，電阻R40的一端連接到高壓 JFET的源極，電阻R40的另一端連接到NMOS管MN41的漏極；NMOS管MN41的柵極連接到過(guò)壓欠壓邏輯單元的輸出端，NMOS管MN41的源極連接到二極管D4的陽(yáng)極；二極管D41的陰極連接到公共地，NMOS管MN42的漏極連接到高壓JFET的源極，NMOS管MN42的柵極連接到 NMOS管MN41的漏極，NMOS管MN42的源極連接到電解電容C40的正極，電解電容C40的負(fù)極連接到公共地，電解電容C40的正極即為片內(nèi)電源電路的輸出端。
全文摘要
本發(fā)明公開了一種雙模式片內(nèi)電源電路。針對(duì)現(xiàn)有的線性片內(nèi)電源電路的紋波小，但輸出電壓調(diào)節(jié)范圍有限；開關(guān)片內(nèi)電源電路的輸出電壓調(diào)整范圍大，但紋波也大，本發(fā)明的電源電路結(jié)合了線性片內(nèi)電源電路和開關(guān)片內(nèi)電源電路的優(yōu)點(diǎn)，使得輸出電壓即紋波小、輸出電壓調(diào)節(jié)范圍大。本發(fā)明的電源電路包括片內(nèi)基準(zhǔn)源單元、過(guò)壓欠壓邏輯單元、誤差放大器單元、功率輸出單元和高壓JFET，其特征在于，高壓JFET的柵極連接到誤差放大器單元的輸出端，片內(nèi)基準(zhǔn)源單元的輸出端連接到誤差放大器單元的一個(gè)輸入端，功率輸出單元的輸出端連接到誤差放大器單元的另一個(gè)輸入端。
文檔編號(hào)G05F1/46GK102289237SQ20111003008
公開日2011年12月21日 申請(qǐng)日期2011年1月27日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者關(guān)旭, 吳瓊樂(lè), 方健, 柏文斌, 王澤華, 管超, 陳呂赟 申請(qǐng)人:電子科技大學(xué)