專利名稱：恒壓電路、比較器及使用它們的電壓監(jiān)視電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用MOSFET (Metal Oxide Semiconductor Field Effect Transistor)的半導(dǎo)體集成電路。
背景技術(shù)：
半導(dǎo)體集成電路中，為了不受電源電壓變動(dòng)或溫度變動(dòng)影響而產(chǎn)生穩(wěn)定的電壓， 使用了恒壓電路(基準(zhǔn)電壓電路)。日本特許文獻(xiàn)1、2中公開了使用MOSFET的恒壓電路。 圖1是示出比較技術(shù)中涉及的恒壓電路200的結(jié)構(gòu)的電路圖。恒壓電路200包括在電源端子和接地端子之間順次連接的第1晶體管Mll和第2晶體管M12。第1晶體管Mll是耗盡型N溝道M0SFET，其柵極源極相連接。第2晶體管M12是增強(qiáng)型N溝道M0SFET，其柵極源極相連接。在第1晶體管Mll和第2晶體管M12的連接點(diǎn)m處產(chǎn)生比較穩(wěn)定的基準(zhǔn)電壓 Vref0現(xiàn)有技術(shù)文獻(xiàn)日本專利文獻(xiàn)特許文獻(xiàn)1 特開平6-067744號公報(bào)特許文獻(xiàn)2 特開2002-140124號公報(bào)特許文獻(xiàn)3 特開平6-092203號公報(bào)

發(fā)明內(nèi)容
發(fā)明所要解決的問題但是，圖1的恒壓電路200中存在基準(zhǔn)電壓Vref隨電源電壓變動(dòng)而變動(dòng)的問題， 也就是所謂的PSRR(電源電壓變動(dòng)消除比率)低的問題。本發(fā)明是鑒于這樣的問題而完成的，一個(gè)實(shí)施方式的目的之一是提供具有高PSRR 的恒壓電路。解決問題采取的手段本發(fā)明的一實(shí)施方式涉及恒壓電路。恒壓電路包括恒流源，產(chǎn)生基準(zhǔn)電流；耗盡型第一MOSFET (Metal Oxide Semiconductor Field Effect ^Transistor)，其一端與恒流源相連接，并且其柵極源極之間相連接；增強(qiáng)型第二 M0SFET，其一端與第一 MOSFET的另一端連接，另一端與固定電壓端子連接，并且其柵極漏極之間相連接；以及增強(qiáng)型P溝道的第三 M0SFET，其一端與恒流源連接，另一端與固定電壓端子連接，并且其柵極與第一 MOSFET和第二 MOSFET的連接點(diǎn)相連接，所述恒流源輸出與第三MOSFET的柵極電壓及其源極電壓中的至少一個(gè)相對應(yīng)的電壓。根據(jù)該形態(tài)，能夠產(chǎn)生不依賴電源電壓變動(dòng)的穩(wěn)定的基準(zhǔn)電壓。本發(fā)明另一實(shí)施方式涉及比較器，其比較第一電壓和第二電壓，并生成表示比較結(jié)果的輸出電壓。該比較器包括差動(dòng)對，分別輸入第一電壓和第二電壓；尾(tail)電流源，向差動(dòng)對提供尾電流；負(fù)載電路，連接至差動(dòng)對；以及源極跟隨器，包含恒流源和在恒流源的路徑上設(shè)置的輸出晶體管，輸出晶體管的導(dǎo)通程度根據(jù)流過構(gòu)成差動(dòng)對的一個(gè)晶體管的電流而變化；恒壓元件，插入在構(gòu)成差動(dòng)對的一個(gè)晶體管和輸出晶體管的控制端子之間。根據(jù)該形態(tài)，能夠通過恒壓元件減小輸出晶體管的柵極電壓的變化幅度，并提高響應(yīng)速度。本發(fā)明的又一個(gè)形態(tài)涉及將監(jiān)視對象的電壓與基準(zhǔn)電壓比較的電壓監(jiān)視電路。電壓監(jiān)視電路包括，產(chǎn)生基準(zhǔn)電壓的上述恒壓電路，和將監(jiān)視對象的電壓與基準(zhǔn)電壓比較的上述比較器。此外，即使以上構(gòu)成要素的任意組合、或者將本發(fā)明的構(gòu)成要素或表現(xiàn)形式在方法、裝置、系統(tǒng)等之間相互置換的形態(tài)，作為本發(fā)明的實(shí)施方式也是有效的。發(fā)明效果根據(jù)本發(fā)明的恒壓電路能夠改善PSRR。


圖1是表示比較技術(shù)中涉及的恒壓電路的結(jié)構(gòu)的電路圖。圖2的(a)、(b)是示出第一實(shí)施方式中涉及的恒壓電路結(jié)構(gòu)的電路圖。圖3的(a) (C)是示出恒壓電路的變形例的電路圖。圖4是比較技術(shù)中涉及的比較器的結(jié)構(gòu)的電路圖。圖5是第二實(shí)施方式中涉及的比較器的結(jié)構(gòu)的電路圖。圖6是表示圖5的比較器的動(dòng)作的時(shí)序圖。圖7是表示包括恒壓電路和比較器的電源電路的結(jié)構(gòu)的電路圖。附圖標(biāo)記說明Ml第一晶體管M2第二晶體管M3第三晶體管M4第四晶體管M5第五晶體管M6第六晶體管M7第七晶體管10電流源12恒流源20尾電流源22恒流源24恒壓元件M25輸出晶體管100恒壓電路300比較器302差動(dòng)放大器304源極跟隨器
306差動(dòng)對308電流鏡負(fù)載
具體實(shí)施例方式以下，參照附圖基于優(yōu)選實(shí)施方式說明本發(fā)明。對各附圖中示出的同一或者同等的構(gòu)成要素、部件、處理給出相同的符號，并適當(dāng)省略重復(fù)的說明。而且，實(shí)施方式不是限定發(fā)明而是示例，并且實(shí)施方式中描述的全部特征或者其組合不一定是本發(fā)明的本質(zhì)。在本說明書中，所謂的“部件A與部件B連接的狀態(tài)”除了部件A和部件B物理地直接地相連接的情況，還包含部件A和部件B通過不影響電氣連接狀態(tài)的其它部件間接地連接的情況。同樣地，所謂的“部件C設(shè)置在部件A與部件B之間的狀態(tài)”除了部件A和部件C、 或者部件B和部件C直接地相連接的情況，還包含通過不影響電氣連接狀態(tài)的其它部件間接地連接的情況。第1實(shí)施方式圖2的(a)、(b)是示出第一實(shí)施方式涉及的恒壓電路100的結(jié)構(gòu)的電路圖。恒壓電路100包括電流源10、第一晶體管Ml、第二晶體管M2和第三晶體管M3。電流源10生成基準(zhǔn)電流Iref。圖2 (a)、(b)僅僅是電流源10的結(jié)構(gòu)不同。將在下文描述電流源10的結(jié)構(gòu)。第一晶體管Ml 是耗盡型 P 溝道 M0SFET(Metal Oxide Semiconductor Field Effect Transistor)，其一端(源極)與電流源10連接，并且其柵極源極之間相連接。第二晶體管M2是增強(qiáng)型P溝道M0SFET，其一端(源極)與第一晶體管Ml的另一端(漏極)連接，其另一端(漏極)與固定電壓端子(接地端子)連接。第二晶體管M2的柵極漏極之間相連接。第三晶體管M3是增強(qiáng)型P溝道M0SFET，其一端(源極)與電流源10連接，其另一端(漏極)與固定電壓端子(接地端子)連接。第三晶體管M3的柵極與第一晶體管Ml和第二晶體管M2的連接點(diǎn)m連接。恒壓電路100將節(jié)點(diǎn)N1、N2處產(chǎn)生的電壓中的至少一個(gè)作為基準(zhǔn)電壓Vref輸出。(1)第三晶體管M3的柵極m (第一晶體管Ml和第二晶體管M2的連接節(jié)點(diǎn))的電壓 Vrefl(2)第三晶體管M3的源極N2(第一晶體管Ml和電流源10的連接節(jié)點(diǎn))的電壓 Vref2以上是恒壓電路100的基本結(jié)構(gòu)。接著說明電流源10的結(jié)構(gòu)。圖2(a)的電流源10包含第四晶體管M4、第七晶體管M7及恒流源12。第四晶體管M4和第七晶體管M7是P溝道M0SFET，并構(gòu)成電流鏡電路。第四晶體管M4復(fù)制恒流源 12生成的基準(zhǔn)電流Iref’，生成基準(zhǔn)電流Iref。圖2(b)的電流源10包含第五晶體管M5、第六晶體管M6。第五晶體管M5是與第一晶體管Ml相同導(dǎo)電型的耗盡型P溝道M0SFET。第六晶體管M6是與第三晶體管M3相同導(dǎo)電型的耗盡型P溝道M0SFET。第五晶體管M5和第六晶體管M6各自的柵極和源極分別與電源端子(Vdd)連接。第五晶體管M5和第六晶體管M6各自的漏極共同地連接，從該共同連接的漏極輸出基準(zhǔn)電流Iref。該基準(zhǔn)電流Iref的一部分電流Imi流入第一晶體管M1，剩余的電流Im3 流入第三晶體管M3。通過設(shè)計(jì)，調(diào)整第五晶體管M5的晶體管尺寸(柵極寬W/柵極長L)， 以便流過電流Imi，并通過設(shè)計(jì)，調(diào)整第六晶體管M6的晶體管尺寸，以便流過電流IM3。圖2(b)的電流源10具有結(jié)構(gòu)簡單、元件數(shù)目少的優(yōu)點(diǎn)。此外電流源10的結(jié)構(gòu)不限于圖2(a)、(b)這些。以上是恒壓電路100的結(jié)構(gòu)。接著說明其動(dòng)作。包含第一晶體管Ml和第二晶體管M2的路徑中流過基準(zhǔn)電流Iref的一部分IM1。 結(jié)果，連接節(jié)點(diǎn)m的電位Vrefl被穩(wěn)定為Vref = Vtha2(1)這里，VthM2是第二晶體管M2的柵極源極間的閾值電壓。而且，通過使第三晶體管M3中流過基準(zhǔn)電流Iref的一部分Im3，連接節(jié)點(diǎn)N2的電位Vref2被穩(wěn)定為Vref2 = Vrefl+VthM3 = VthM2+VthM3 (2)這里，VthM3是第三晶體管M3的柵極源極間的閾值電壓。根據(jù)圖2(a)、(b)的恒壓電路100，基準(zhǔn)電流Irefl保持恒定時(shí)，作為基準(zhǔn)電壓 Vrefl、Vref2，能夠穩(wěn)定地得到通過各式(1)、(2)提供的值。通過與圖1的恒壓電路200的對比，圖2(a)、(b)的恒壓電路100的優(yōu)點(diǎn)變得明確。在圖1的恒壓電路200中，由于電源電壓Vdd變動(dòng)時(shí)，第一晶體管Mll的漏極電壓也變動(dòng)，所以第一晶體管Ml和第二晶體管M2的動(dòng)作點(diǎn)也根據(jù)電源電壓Vdd變化，因此基準(zhǔn)電壓 Vref受電源電壓Vdd的影響而變化。與其相反，圖2(a)、(b)的恒壓電路100中，第三晶體管M3起到穩(wěn)定連接節(jié)點(diǎn)N2的電位、也就是說第一晶體管Ml的源極電壓的箝位元件的作用。因此，由于即使電源電壓Vdd 變動(dòng)，第一晶體管Ml和第二晶體管M2的動(dòng)作點(diǎn)也不變動(dòng)，因此能夠抑制基準(zhǔn)電壓Vref2 和Vrefl變動(dòng)。也就是說，通過恒壓電路100，與圖1的恒壓電路200相比能夠得到較高的 PSRR0此外，最好第三晶體管M3的晶體管尺寸設(shè)計(jì)得比第一晶體管Ml和第二晶體管M2 大。通過使第三晶體管M3的晶體管尺寸變大，其漏源極間電壓VckM3變小。結(jié)果，即使電源電壓Vdd為較低狀態(tài)中，也能夠確保作為第一晶體管Ml的源極電壓為足夠高的電壓。相反地，在足夠高的電源電壓Vdd能夠使用的情況下，考慮希望的基準(zhǔn)電壓Vref2 的值，以設(shè)計(jì)第三晶體管M3的晶體管尺寸、也就是說第三晶體管M3的柵源極間閾值電壓 Vthffi即可。而且，恒壓電路100中，全部晶體管由P溝道MOSFET構(gòu)成。P溝道MOSFET和N溝道MOSFET混合的電路中，由于工藝上的偏差，P溝道MOSFET和N溝道MOSFET的特性個(gè)體上存在偏差，因此有電路動(dòng)作點(diǎn)變化的問題。與之相對地，僅由P溝道MOSFET構(gòu)成的圖2(a)、 (b)的恒壓電路100具有這樣的優(yōu)點(diǎn)，即電路的動(dòng)作點(diǎn)很難根據(jù)工藝偏差而變化。而且，第五晶體管M5和第一晶體管Ml的對、第六晶體管M6和第三晶體管M3的對， 分別由同一導(dǎo)電型的晶體管構(gòu)成，由此能夠進(jìn)一步提高基準(zhǔn)電壓Vref 1、Vref2對于電源電
7壓變動(dòng)或溫度變動(dòng)的穩(wěn)定性。圖3 (a) (c)是示出恒壓電路100的變形例的電路圖。圖3 (a)的恒壓電路IOOa 中，第一晶體管Ml和第二晶體管M2由N溝道MOSFET構(gòu)成，其它部分與圖2的恒壓電路100 相同。圖3(b)的恒壓電路IOOb中，第二晶體管M2由N溝道MOSFET構(gòu)成，其它部分與圖 2的恒壓電路100相同。圖3 (c)的恒壓電路IOOc中，第一晶體管Ml由N溝道MOSFET構(gòu)成，其它部分與圖 2(a)、(b)的恒壓電路100相同。根據(jù)圖3 (a) (c)的恒壓電路IOOa 100c,能夠與圖2 (a)、(b)的恒壓電路100 相同地生成相對于電源電壓Vdd和溫度的變動(dòng)而穩(wěn)定的基準(zhǔn)電壓Vrefl、Vref20由于圖 3 (a) (c)的恒壓電路IOOa IOOc中混合了 P溝道MOSFET或N溝道M0SFET，因此在能夠使用工藝偏差小的半導(dǎo)體工藝的情況下是有效的。第二實(shí)施方式接著，說明第二實(shí)施方式涉及的比較器。半導(dǎo)體集成電路中，為了比較2個(gè)電壓的大小關(guān)系而使用比較器。圖4是示出比較技術(shù)涉及的比較器400的結(jié)構(gòu)的電路圖。比較器400包括差動(dòng)放大器402和源極跟隨器404。差動(dòng)放大器402包括差動(dòng)對406 (M21、M22)、電流鏡負(fù)載 408(M23、M24)和尾電流源20。源極跟隨器404包含恒流源22和輸出晶體管M25。晶體管M22的漏極電壓輸入至輸出晶體管M25的柵極。圖4的比較器400存在由輸出晶體管M25的柵極電容引起的、響應(yīng)速度降低的問題。也就是說，輸出晶體管M25的柵極電壓Vg根據(jù)2個(gè)輸入電壓INA、INB的大小關(guān)系來控制。圖4中，柵極電壓Vg的最大值是電源電壓Vdd和晶體管M24的漏源極間電壓VdsM24的差(Vdd-VdsM24)，柵極電壓Vg的最小值是尾電流源20的兩端間電壓Vbias與晶體管M22的漏源極間電壓VdsM22的和(Vbias+VdsM22)。因此，圖4的比較器400中，需要使輸出晶體管M25的柵極電壓Vg在從 (Vbias+VdSM22)至(Vdd-VdSM24)的范圍內(nèi)變化。輸出晶體管M25的柵極電容大時(shí)，柵極電壓 Vg在從(VbiaS+VdSM22)至(Vdd-VdSM24)之間遷移所需要的時(shí)間變長，比較器400的響應(yīng)性降低。第二實(shí)施方式鑒于這樣的狀況而完成，示例性目的之一是提供改善了響應(yīng)速度的比較器。圖5是示出第二實(shí)施方式涉及的比較器300的結(jié)構(gòu)的電路圖。比較器300比較第一電壓INA和第二電壓INB，生成表示比較結(jié)果的輸出電壓OUT。比較器300包括差動(dòng)放大器302和源極跟隨器304。差動(dòng)放大器302包括差動(dòng)對 306(M21、M22)，被分別輸入第一電壓ΙΝΑ、第二電壓INB ；尾電流源20，向差動(dòng)對306提供尾電流；負(fù)載電路308，與差動(dòng)對306連接；和恒壓元件24。負(fù)載電路308是包含晶體管Μ23、 Μ24的電流鏡電路。源極跟隨器304包含恒流源22和設(shè)置在恒流源22路徑上的輸出晶體管Μ25。輸出晶體管Μ25的柵極與負(fù)載電路308的一個(gè)晶體管Μ24的漏極連接。輸出晶體管Μ25的導(dǎo)
8通程度根據(jù)構(gòu)成差動(dòng)對306的一個(gè)晶體管M22中流動(dòng)的電流變化。與圖4的比較器400比較，圖5的比較器300包括恒壓元件24。恒壓元件24插入在構(gòu)成差動(dòng)對306的一個(gè)晶體管M22的漏極和輸出晶體管M25的控制端子(柵極)之間。圖4中恒壓元件M是柵極源極之間相連的P溝道M0SFET。該恒壓元件M兩端間的電壓被箝位在MOSFET的柵源極間閾值電壓Vth以上。作為恒壓元件M，可以取代P溝道MOSFET而使用二極管，也可以使用其它恒壓元件?；蛘吆銐涸﨧也可以包含串聯(lián)連接的MOSFET和二極管。以上是比較器300的結(jié)構(gòu)。接著說明其動(dòng)作。圖6是示出圖5的比較器300的動(dòng)作的時(shí)序圖。圖6中同時(shí)以點(diǎn)劃線示出圖4的比較器400的動(dòng)作。時(shí)序圖的上段表示輸出晶體管M25的柵極電壓Vg，下段表示輸出電壓OUT。為了使實(shí)施方式涉及的比較器300的優(yōu)點(diǎn)明確，首先參照點(diǎn)劃線說明圖4的比較器400的動(dòng)作。初始狀態(tài)(t < t0)中，假設(shè)INA < INB成立。此時(shí)電流流入晶體管M22側(cè)，設(shè)定輸出晶體管M25的柵極電壓Vg的下限電平VL’—Vbias +VdsM22。為了使輸出晶體管M25的柵源極間電壓Vgs比其閾值電壓Vthp大，使輸出晶體管M25導(dǎo)通，設(shè)定輸出電壓OUT為高電平(Vdd)。在時(shí)刻t0變?yōu)镮NA > INB時(shí)，電流流入晶體管M21側(cè)，晶體管M22側(cè)的電流減少。 此時(shí)，柵極電壓Vg隨時(shí)間開始上升。在時(shí)刻t2輸出晶體管M25的柵源極間電壓Vgs比其閾值電壓Vthp小時(shí)，出晶體管25關(guān)斷，輸出電壓OUT遷移至低電平(Vgnd)。即，在圖4的比較器400中，輸入電壓INA和INB的關(guān)系發(fā)生變化后，經(jīng)過延遲時(shí)間τ 2，輸出電壓OUT的電平變換。接著參照實(shí)線說明圖5的比較器300的動(dòng)作。初始狀態(tài)中，假設(shè)INA < INB成立。此時(shí)電流流入晶體管M22側(cè)，設(shè)定輸出晶體管 M25的柵極電壓Vg的下限電平VL —Vbias + VdsM22 + Vth。也就是，在INA < INB狀態(tài)的輸出晶體管M25的柵極電壓Vg被保持為比圖4中的比較器400還高出恒壓元件M兩端間電壓Vth的部分。在時(shí)刻t0變?yōu)镮NA > INB時(shí)，輸出晶體管M25的柵極電壓Vg開始上升，在經(jīng)過延遲時(shí)間τ 1后的時(shí)刻tl，輸出晶體管M25的柵源極間電壓Vgs變得比閾值電壓Vthp小，輸出晶體管M25關(guān)斷。結(jié)果，輸出電壓OUT由高電平遷移至低電平。圖4的比較器400中，為了讓晶體管M25由關(guān)斷狀態(tài)切換為導(dǎo)通狀態(tài)，需要使柵極電壓Vg變化變化量Δ Mg，。與之相對地，圖5的比較器300中，柵極電壓Vg的變化量Δ V 可以比圖4的比較器400小。結(jié)果，由于輸入電壓ΙΝΑ、ΙΝΒ的大小關(guān)系變化，能夠縮短直到輸出電壓OUT產(chǎn)生變化的延遲時(shí)間，能夠提高比較器300的響應(yīng)速度。此外，實(shí)施方式中，盡管說明了差動(dòng)對306是N溝道MOSFET的情況，但本發(fā)明也可以適用于具有P溝道MOSFET差動(dòng)對306的比較器中。最后，說明第一實(shí)施方式中涉及的恒壓電路100和第二實(shí)施方式中涉及的比較器 300優(yōu)選的一個(gè)應(yīng)用例。圖7是示出具有恒壓電路100和比較器300的電源電路500的結(jié)構(gòu)的電路圖。 電源電路500包含開關(guān)調(diào)節(jié)器。該電源電路500包括開關(guān)調(diào)節(jié)器502和過電流保護(hù)電路(OCP) 504。開關(guān)調(diào)節(jié)器502包括控制部506、晶體管M31、M32、電感器Ll和電容器Cl。由于開關(guān)調(diào)節(jié)器502的結(jié)構(gòu)為一般的開關(guān)調(diào)節(jié)器，所以省略對其的說明?？刂撇?06通過使用脈寬調(diào)制或是脈頻調(diào)制來控制晶體管M31、M32的開關(guān)占空比，以使輸出電壓Vout保持恒定。過電流保護(hù)電路504是電壓監(jiān)視電路，其比較對應(yīng)于電感器Ll中流動(dòng)的電流Iu 的電壓Vu和規(guī)定的閾值電壓Vref，生成表示是否處于過電流狀態(tài)的信號0CP?？刂撇?06 在信號OCP表示過電流狀態(tài)時(shí)，停止晶體管M31、M32的開關(guān)動(dòng)作。過電流保護(hù)電路504包含第一實(shí)施方式的恒壓電路100和第二實(shí)施方式的比較器300。根據(jù)以上結(jié)構(gòu)，由于能夠由恒壓電路100生成穩(wěn)定的基準(zhǔn)電壓Vref，因此能夠執(zhí)行正確的過電流保護(hù)。并且，使用了響應(yīng)速度較快的比較器300，因此能夠執(zhí)行快速的過電流保護(hù)。盡管基于實(shí)施方式使用具體的語句來說明了本發(fā)明，但是實(shí)施方式不過是用于示出本發(fā)明的原理、應(yīng)用，在不超出請求保護(hù)的范圍中限定的本發(fā)明的思想的范圍的情況下， 實(shí)施方式允許多種變形例或是配置的變化。
權(quán)利要求
1.一種恒壓電路，其特征在于，包括 電流源，生成基準(zhǔn)電流；耗盡型第一 M0SFET，其一端與所述電流源相連接，并且其柵極源極之間相連接； 增強(qiáng)型第二 M0SFET，其一端與所述第一 MOSFET的另一端連接，另一端與固定電壓端子連接，并且其柵極漏極之間相連接；以及增強(qiáng)型P溝道第三M0SFET，其一端與所述電流源連接，另一端與所述固定電壓端子連接，并且其柵極與所述第一 MOSFET和所述第二 MOSFET的連接點(diǎn)相連接，所述恒壓電路輸出與所述第三MOSFET的柵極電壓和其源極電壓中的至少一個(gè)相應(yīng)的電壓。
2.如權(quán)利要求1所述的恒壓電路，其特征在于，所述第一 MOSFET和所述第二 MOSFET是P溝道M0SFET。
3.如權(quán)利要求1所述的恒壓電路，其特征在于，所述第一 MOSFET和所述第二 MOSFET是N溝道M0SFET。
4.如權(quán)利要求1所述的恒壓電路，其特征在于，所述第一 MOSFET是P溝道M0SFET，所述第二 MOSFET是N溝道M0SFET。
5.如權(quán)利要求1所述的恒壓電路，其特征在于，所述第一 MOSFET是N溝道M0SFET，所述第二 MOSFET是P溝道M0SFET。
6.如權(quán)利要求1至5中任何一項(xiàng)所述的恒壓電路，其特征在于，所述電流源包含 第五M0SFET，其柵極和源極與固定電壓端子連接，與所述第一 MOSFET為同一導(dǎo)電型；以及第六M0SFET，其柵極與源極與所述固定電壓端子連接，與所述第三MOSFET為同一導(dǎo)電型，所述電流源從所述第五M0SFET、所述第六MOSFET的共同連接的漏極輸出所述基準(zhǔn)電流。
7.—種比較器，比較第一電壓和第二電壓，并生成表示比較結(jié)果的輸出電壓，其特征在于，包括差動(dòng)對，分別輸入所述第一電壓、第二電壓； 尾電流源，向所述差動(dòng)對提供尾電流； 負(fù)載電路，連接至所述差動(dòng)對；源極跟隨器，包含電流源和在所述電流源的路徑上設(shè)置的輸出晶體管，所述輸出晶體管的導(dǎo)通的程度與流過構(gòu)成所述差動(dòng)對的一個(gè)晶體管的電流相對應(yīng)而變化；以及恒壓元件，插入在構(gòu)成所述差動(dòng)對的所述一個(gè)晶體管和所述輸出晶體管的控制端子之間。
8.如權(quán)利要求7所述的比較器，其特征在于， 所述恒壓元件包含柵極源極相連接的MOSFET。
9.如權(quán)利要求7所述的比較器，其特征在于， 所述恒壓元件包含二極管。
10.一種電壓監(jiān)視電路，將作為監(jiān)視對象的電壓與規(guī)定的基準(zhǔn)電壓比較，其特征在于， 包括生成所述基準(zhǔn)電壓的如權(quán)利要求1 6的任意一項(xiàng)所述的恒壓電路；和將所述監(jiān)視對象的電壓與所述基準(zhǔn)電壓比較的比較器。
11.一種電壓監(jiān)視電路，將作為監(jiān)視對象的電壓與規(guī)定的基準(zhǔn)電壓比較，其特征在于， 包括生成所述基準(zhǔn)電壓的恒壓電路；以及將所述監(jiān)視對象的電壓與所述基準(zhǔn)電壓比較的如權(quán)利要求7 9任意一項(xiàng)所述的比較ο
12.—種電壓監(jiān)視電路，將作為監(jiān)視對象的電壓與規(guī)定的基準(zhǔn)電壓比較，其特征在于， 包括生成所述基準(zhǔn)電壓的如權(quán)利要求1 6任意一項(xiàng)所述的恒壓電路；和將所述監(jiān)視對象電壓與所述基準(zhǔn)電壓比較的如權(quán)利要求7 9任意一項(xiàng)所述的比較
全文摘要
本發(fā)明涉及一種具有高PSRR的恒壓電路。電流源(10)生成基準(zhǔn)電流(Iref)。第一晶體管(M1)是耗盡型MOSFET，其一端與電流源(10)連接，并且其柵極源極之間相連接。第二晶體管(M2)是增強(qiáng)型MOSFET，其一端與第一晶體管(M1)的另一端連接，其另一端與固定電壓端子連接，并且其柵極漏極之間相連接。第三MOSFET是增強(qiáng)型P溝道MOSFET，其一端與電流源(10)連接，其另一端與固定電壓端子連接，并且其柵極與第一晶體管(M1)和第二晶體管(M2)的連接點(diǎn)(N1)連接。恒壓電路(100)輸出與第三晶體管(M3)的柵極電壓及其源極電壓中的至少一個(gè)對應(yīng)的電壓。
文檔編號G05F1/618GK102200792SQ20111011139
公開日2011年9月28日 申請日期2011年3月28日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者大山學(xué) 申請人:羅姆股份有限公司