專利名稱：一種非帶隙電壓基準(zhǔn)源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，特別涉及一種電壓基準(zhǔn)源(Voltage Reference)的設(shè) 計(jì)。
背景技術(shù)：
電壓基準(zhǔn)源廣泛應(yīng)用于振蕩器、鎖相環(huán)(PLL，Phase-Locked Loop)和數(shù)據(jù) 轉(zhuǎn)換器等各種模擬和數(shù)模混合集成電路中，其基準(zhǔn)電壓的溫度系數(shù)(TC，Temperature Coefficient)和電源抑制比(PSRR, Power Supply Rejection Ratio)很大程度上決定了 系統(tǒng)性能的優(yōu)劣?；赩be和熱電壓Vt如附
圖1所示，由于誤差放大器的鉗位作用，使得Vx與Vy兩
點(diǎn)的電壓基本相等，即Vx = Vy = Vbe2，同時(shí)，兩邊電路中的電流也相等，則有
權(quán)利要求
1.一種非帶隙電壓基準(zhǔn)源，其特征在于，包括第一啟動(dòng)電路、第二啟動(dòng)電路、Vtn提取 電路、Vtp提取電路和電流?；鶞?zhǔn)電路，其中，所述的第一啟動(dòng)電路用于使Vtp提取電路正 常工作，所述的第二啟動(dòng)電路用于使Vtn提取電路正常工作，所述Vtn提取電路用于提取正 比于Vtn的電流，所述Vtp提取電路用于提取正比于Vtp的電流，所述電流模基準(zhǔn)電路用于 鏡像正比于Vtn和Vtp的電流，產(chǎn)生基準(zhǔn)電壓。
2.根據(jù)權(quán)利要求1所述的非帶隙電壓基準(zhǔn)源，其特征在于，所述Vtn提取電路包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第一匪OS管、第二匪OS管、第三匪OS管 和第一電阻；其中，第一 PMOS管與第三PMOS管的柵極相連，源極接電源電壓，第一 PMOS管 的漏極與第二 PMOS管的源極相連，第三PMOS管的漏極與第四PMOS管的源極相連，第二、第 四PMOS管的柵極相連，并且第二、第四PMOS管的柵極與漏極相連；第二 PMOS管的漏極與第 一 NMOS管的漏極相連，第四PMOS管的源極與第三NMOS管的漏極相連，第一 NMOS管的源極 與第二 NMOS管的漏極相連，第一 NMOS管與第二 MOS管的柵極相連，第三NMOS管的源極與 第二電阻相連，第二電阻的另一端和第二 NMOS管的源極接地，并且第一、第二 NMOS管的柵 極與漏及連接，第三NMOS管的源極為輸出端。
3.根據(jù)權(quán)利要求1所述的非帶隙電壓基準(zhǔn)源，其特征在于，所述的Vtp提取電路包括 第五PMOS管、第六PMOS管、第七PMOS管、第四匪OS管、第五匪OS管、第六匪OS管、第七 NMOS管和第一電阻；其中，第五PMOS管的源極和第一電阻的一端接電源電壓，第五PMOS管 的漏極與第七PMOS管的源極相連，第六PMOS管的源極與第一電阻的另一端相連，第六PMOS 管的漏極與第四NMOS管的漏極相連，第六PMOS管的柵極與第七PMOS管的柵極相連，第七 PMOS管的漏極與第六NMOS管的漏極相連，并且第五、第七PMOS管的柵極與漏極相連；第四 NMOS管的源極與第五NMOS管的漏極相連，第六NMOS管的源極與第七NMOS管的漏極相連， 第四、第五的柵極相連，第五NMOS管與第七NMOS管的源極接地，二者的柵極相連，同時(shí)第四 NMOS管與第五NMOS管的柵極與漏極相連。
4.根據(jù)權(quán)利要求1-3所述的任一非帶隙電壓基準(zhǔn)源，其特征在于，所述的電流模基準(zhǔn) 電路由PMOS管MP8、MP9，NM0S管MN8、MN9以及電阻R3組成，其中PMOS管MP8、MP9和匪OS 管MN8、MN9組成CASEC0DE結(jié)構(gòu)，分別鏡像與Vtp和Vtn正比的電流，疊加在電阻R3上產(chǎn)生 基準(zhǔn)電壓。
5.根據(jù)權(quán)利要求2所述的非帶隙電壓基準(zhǔn)源，其特征在于，所述的第三PMOS管和第四 PMOS管的寬長比相等，第一 PMOS管和第二 PMOS管的寬長比相等，并且第三PMOS管和第四 PMOS管的寬長比是第一 PMOS管和第二 PMOS管的4倍。
全文摘要
本發(fā)明公開了一種非帶隙電壓基準(zhǔn)源。本發(fā)明的基準(zhǔn)電壓源，采用Vtn提取電路和Vtp提取電路分別提取正比于Vtn的電流和正比于Vtp的電流，通過兩股電流在電流?；鶞?zhǔn)電路上進(jìn)行線性疊加，實(shí)現(xiàn)了Vtn和Vtp的相互補(bǔ)償，進(jìn)而產(chǎn)生零溫度系數(shù)的基準(zhǔn)電壓。本發(fā)明利用PMOS和NMOS閾值電壓的線性化，得到零溫度系數(shù)的電壓基準(zhǔn)，使得基準(zhǔn)電壓源克服了傳統(tǒng)基準(zhǔn)源中VBE非線性溫度的影響。
文檔編號(hào)G05F1/56GK102147631SQ20111012055
公開日2011年8月10日 申請(qǐng)日期2011年5月11日 優(yōu)先權(quán)日2011年5月11日
發(fā)明者周澤坤, 張波, 明鑫, 朱培生, 王會(huì)影, 石躍 申請(qǐng)人:電子科技大學(xué)