專利名稱：一種cmos帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CMOS帶隙基準(zhǔn)電壓源，尤其涉及一種無需運(yùn)算放大器和啟動(dòng)電路的CMOS帶隙基準(zhǔn)電壓源，屬于模擬集成電路技術(shù)領(lǐng)域。
背景技術(shù)：
基準(zhǔn)電壓源是在電路系統(tǒng)中為其它功能模塊提供高精度的電壓基準(zhǔn)，或由其轉(zhuǎn)化為聞精度電流基準(zhǔn)，為其它功能1 塊提供精確、穩(wěn)定的偏置的電路。它是1 擬集成電路和混合集成電路中非常重要的模塊。基準(zhǔn)源輸出的基準(zhǔn)信號(hào)穩(wěn)定，與電源電壓、溫度以及工藝的變化無關(guān)。隨著如今集成電路的飛速發(fā)展，競爭日益激烈。如何壓縮制作成本，提高產(chǎn)品精度和質(zhì)量成為了能否立足的關(guān)鍵。在相同的工藝條件下，占用更小的面積往往意味著更低的 成本。電路結(jié)構(gòu)的復(fù)雜程度也影響著產(chǎn)品的良率，進(jìn)而影響成本。因此，簡單而又實(shí)用的電路模塊還是有其存在價(jià)值的。

發(fā)明內(nèi)容
本發(fā)明針對隨著如今集成電路的飛速發(fā)展，競爭日益激烈，如何壓縮制作成本，提高產(chǎn)品精度和質(zhì)量成為了能否立足的關(guān)鍵的需求，提供一種CMOS帶隙基準(zhǔn)電壓源。本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下一種CMOS帶隙基準(zhǔn)電壓源包括輸入電流源 Iref、PM0S 管 MP1、PM0S 管 MP2、PM0S 管 MP3、PM0S 管 MP4、PM0S 管 MP5、PM0S 管 MP6、NMOS管MNl、NMOS管MN2、NMOS管MN3、電阻R1、電阻R2、電阻R3、三極管Ql和三極管Q2 ；所述 PMOS 管 MPl、PMOS 管 MP2、PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6 的源端和襯底均接到最高電位電源電壓VDD ;所述PMOS管MPl的柵端和漏端同時(shí)接到輸入電流源Iref，同時(shí)柵端接到PMOS管MP2和PMOS管MP3的柵端；所述PMOS管MP2的漏端接到電阻Rl的一端，所述電阻Rl的另一端接三極管Ql的發(fā)射極，所述三極管Ql的基極和集電極同時(shí)接地；所述PMOS管MP3的漏端接到電阻R2的一端，所述電阻R2的另一端接三極管Q2的發(fā)射極，所述三極管Q2的基極和集電極同時(shí)接地；所述PMOS管MP2的漏端還連接到NMOS管MNl的柵端；所述PMOS管MP 3的漏端還同時(shí)連接到NMOS管MN2和NMOS管MN3的柵端；所述PMOS管MP4的柵端和漏端同時(shí)連接到NMOS管MNl的源端；所述PMOS管MP5的柵端和漏端同時(shí)連接到NMOS管MN2的源端作為負(fù)載二極管；所述PMOS管MP4的柵端和PMOS管MP6的柵端相連，起到鏡像電流的作用；所述NMOS管麗I、NMOS管麗2和NMOS管麗3的源端和襯底均同時(shí)接地；所述PMOS管MP6的漏端和NMOS管麗3的源端連接在一起后同時(shí)連接到電阻R3的一端，從而獲得基準(zhǔn)電壓VREF，所述電阻R3的另一端接地。本發(fā)明的有益效果是本發(fā)明CMOS帶隙基準(zhǔn)電壓源由于未采用運(yùn)算放大器和自啟動(dòng)電路，版圖上占用面積會(huì)顯著減小，結(jié)構(gòu)簡單，需要規(guī)避的風(fēng)險(xiǎn)更小，有助于提高產(chǎn)品良率；同時(shí)由于沒有運(yùn)算放大器，也不會(huì)受到運(yùn)算放大器的失調(diào)影響，有利于精度的提高；在本發(fā)明中將兩個(gè)具有負(fù)溫度系數(shù)的值相減，得到一個(gè)與溫度近似無關(guān)的電流，讓此電流通過一個(gè)電阻，最終轉(zhuǎn)化為與溫度近似無關(guān)的電壓，利用泰勒級(jí)數(shù)展開原理，通過調(diào)整參數(shù)，可將變量中隨溫度變化的一階和二階分量同時(shí)消除，達(dá)到二階補(bǔ)償?shù)男Ч?br>

圖I為本發(fā)明CMOS帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)圖；圖2為本發(fā)明CMOS帶隙基準(zhǔn)電壓源的版圖；圖3為本發(fā)明CMOS帶隙基準(zhǔn)電壓源的仿真波形圖。
具體實(shí)施例方式以下結(jié)合附圖對本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。
在模擬電路中，一般需要一個(gè)與溫度無關(guān)的基準(zhǔn)電壓，一直以來，都是采用帶隙基準(zhǔn)電壓源來實(shí)現(xiàn)這一功能，在傳統(tǒng)的帶隙基準(zhǔn)源中，通常需要一個(gè)高增益的運(yùn)算放大器和防止“零工作點(diǎn)”的啟動(dòng)電路，這些無疑給電路設(shè)計(jì)增加了難度，同時(shí)也占用了大量的面積。本發(fā)明帶隙基準(zhǔn)電壓源無需運(yùn)算放大器和啟動(dòng)電路，不存在零工作點(diǎn)的狀態(tài)，且面積占用很小，利用一個(gè)與溫度成正比的電壓和一個(gè)與溫度成反比的電壓以一定比例疊加，將兩個(gè)具有負(fù)溫度系數(shù)的值相減，調(diào)整參數(shù)，利用泰勒級(jí)數(shù)展開原理獲得二階補(bǔ)償?shù)男Ч?，即可在需要的溫度區(qū)間得到溫度系數(shù)近似O的電壓，從而得到一個(gè)與溫度無關(guān)的基準(zhǔn)電壓。如圖I及2所示，所述CMOS帶隙基準(zhǔn)電壓源包括輸入電流源Iref、PMOS管MPl、PMOS 管 MP2、PM0S 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PM0S 管 MP6、NM0S 管 MNl、NMOS 管 MN2、NMOS管麗3、電阻R1、電阻R2、電阻R3、三極管Ql和三極管Q2 ;所述PMOS管MP1、PMOS管MP2、PM0S管MP3、PM0S管MP4、PM0S管MP5、PM0S管MP6的源端和襯底均接到最高電位電源電壓VDD ;所述PMOS管MPl的柵端和漏端同時(shí)接到輸入電流源Iref，同時(shí)柵端接到PMOS管MP2和PMOS管MP3的柵端；所述PMOS管MP2的漏端接到電阻Rl的一端，所述電阻Rl的另一端接三極管Ql的發(fā)射極，所述三極管Ql的基極和集電極同時(shí)接地；所述PMOS管MP3的漏端接到電阻R2的一端，所述電阻R2的另一端接三極管Q2的發(fā)射極，所述三極管Q2的基極和集電極同時(shí)接地；所述PMOS管MP2的漏端還連接到NMOS管MNl的柵端；所述PMOS管MP3的漏端還同時(shí)連接到NMOS管MN2和NMOS管MN3的柵端；所述PMOS管MP4的柵端和漏端同時(shí)連接到NMOS管MNl的源端；所述PMOS管MP5的柵端和漏端同時(shí)連接到NMOS管MN2的源端作為負(fù)載二極管；所述PMOS管MP4的柵端和PMOS管MP6的柵端相連，起到鏡像電流的作用；所述NMOS管MNUNM0S管MN2和NMOS管MN3的源端和襯底均同時(shí)接地；所述PMOS管MP6的漏端和NMOS管MN3的源端連接在一起后同時(shí)連接到電阻R3的一端，從而獲得基準(zhǔn)電壓VREF，所述電阻R3的另一端接地。在輸入端的電阻Rl和電阻R2是為了抬高弓I入NMOS管麗I和NMOS管麗2柵端的電壓。由于在固定電流下，三極管Ql和三極管Q2的射極電壓會(huì)隨著溫度的升高顯著減小，會(huì)低于NMOS管的閾值電壓，使得電路無法開啟，功能無法實(shí)現(xiàn)，故引入兩個(gè)相同類型的電阻，將電壓抬高，使得在整個(gè)溫度范圍內(nèi)，引入NMOS柵端的電壓始終高于閾值電壓，電路始終可以正常工作。本發(fā)明CMOS帶隙基準(zhǔn)電壓源由輸入電流源Iref輸入一個(gè)直流電流，通過PMOS管MPl、PMOS管MP2和PMOS管MP3的比例關(guān)系鏡像到PMOS管MP2和PMOS管MP3所在支路，再分別流過電阻R1、三極管Ql和電阻R2、三極管Q2所在支路，從而在電阻Rl和電阻R2上方的引出端獲得具有兩個(gè)具有負(fù)溫度系數(shù)的電壓Vl和V2。將這兩個(gè)電壓分別接入兩個(gè)支路的NMOS管MNl和NMOS管MN2的柵端，獲得兩個(gè)具有負(fù)溫度系數(shù)的電流Il和12，NMOS管麗2和NMOS管麗3的柵端接同一個(gè)電壓，那么兩路形成電流鏡像關(guān)系，流過NMOS管麗2和NMOS管麗3的電流比將僅由NMOS管麗2和NMOS管麗3的寬長比決定；將電流Il通過PMOS管MP4和PMOS管MP6鏡像成IP，電流12通過PMOS管MN2和PMOS管MN3鏡像成IN，IP和IN鏡像到一個(gè)支路上，即可得到兩個(gè)電流的差值，其中，PMOS管MP5作為NMOS管麗2支路的負(fù)載二極管。通過調(diào)整電路中各個(gè)器件的參數(shù)，利用泰勒級(jí)數(shù)展開原理可將參考電壓的構(gòu)成變量中的一階分量和二階分量同時(shí)抵消掉，以很小的代價(jià)獲得二階補(bǔ)償?shù)男Ч?，從而可獲得溫度系數(shù)近似為零的電流。此處引入一個(gè)電阻R3，令此零溫度系數(shù)電流流過電阻，即可獲得一個(gè)與溫度無關(guān)的參考電壓VREF。本發(fā)明CMOS帶隙基準(zhǔn)電壓源中所有PMOS管和NMOS管的比例選取要取決于溫度系數(shù)和基準(zhǔn)電壓的要求。

如下為簡單的公式推導(dǎo)，推導(dǎo)過程忽略階數(shù)高于(AT)2的項(xiàng)，其中k’是一個(gè)常數(shù)，W為晶體管的柵寬，L為晶體管的柵長，Vthn為麗I和麗2的閾值電壓根據(jù)泰勒級(jí)數(shù)展開原理，Vl和V2必可寫成如下形式Vl = Vl0+a ( Δ T) +b ( Δ T)2 (I)V2 = V20+c ( Λ T) +d ( Λ T)2 (2)根據(jù)電流方程I1 = k，(W1Zl1) (V1-Vthn) 2 = k，(W1Zl1) [Vl0+a ( Λ T) +b ( Λ T) 2-VTHN]2 (3) I2 = k，(W2/L2) (V2-Vthn) 2 = k，(W2/L2) [V20+c ( Λ T) +d ( Λ T) 2-VTHN]2 (4)假設(shè)寬長比MNl : ΜΝ2 : ΜΝ3 = I : I : m，MP3 MP4 MP5 = I I n，則流過MP6的電流Ip和流過麗3的電流In分別為Ip = n I1 (5)In = m I2 (6)則流過R3的電流Iqut為Iout = Ip-In = n I1I I2= nk’(W1Zl1) { (VI0-Vthn) 2+2a (VI0-Vthn) Δ T+[a2+2b(Vl0-VTHN)] (ΔΤ)2}-mk’(W1Zl1) { (V20-Vthn) 2+2c (V20-Vthn) Δ T+[c2+2d(V20-VTHN)] (ΔΤ)2} (7)只需令2na (VI0-Vthn) = 2mc (V20-Vthn) (8)n [a2+2b (VI0-Vthn) ] = m [c2+2d (V20-VTHN) ] (9)就可以得到溫度系數(shù)為O的二階補(bǔ)償電流Itm，進(jìn)而得到二階補(bǔ)償?shù)妮敵鰠⒖茧妷篤eef = R3 * Iout= R3 * k’(W1Zl1) [n (VI0-Vthn) 2-m(V20-VTHN)2] (10)如圖3所示，由圖3可看到在160°C范圍內(nèi)，輸出基準(zhǔn)電壓波動(dòng)只有2. 4mV，為7.6ppm/°C，性能較好。本發(fā)明CMOS帶隙基準(zhǔn)電壓源不同于傳統(tǒng)的帶隙基準(zhǔn)源，不需要兩個(gè)完全相等的電壓，故不需要運(yùn)算放大器；同時(shí)，由于沒有運(yùn)算放大器，使用外接電流源，故不需要自啟動(dòng)電路。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1. 一種CMOS帶隙基準(zhǔn)電壓源，其特征在于，包括輸入電流源Iref、PMOS管MPl、PMOS管 MP2、PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6、NMOS 管 MNl、NMOS 管 MN2、NMOS管麗3、電阻R1、電阻R2、電阻R3、三極管Ql和三極管Q2 ;所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PM0S管MP4、PM0S管MP5、PM0S管MP6的源端和襯底均接到最高電位電源電壓VDD ;所述PMOS管MPl的柵端和漏端同時(shí)接到輸入電流源Iref，同時(shí)柵端接到PMOS管MP2和PMOS管MP3的柵端；所述PMOS管MP2的漏端接到電阻Rl的一端，所述電阻Rl的另一端接三極管Ql的發(fā)射極，所述三極管Ql的基極和集電極同時(shí)接地；所述PMOS管MP3的漏端接到電阻R2的一端，所述電阻R2的另一端接三極管Q2的發(fā)射極，所述三極管Q2的基極和集電極同時(shí)接地；所述PMOS管MP2的漏端還連接到NMOS管MNl的柵端；所述PMOS管MP3的漏端還同時(shí)連接到NMOS管MN2和NMOS管MN3的柵端；所述PMOS管MP4的柵端和漏端同時(shí)連接到NMOS管MNl的源端；所述PMOS管MP5的柵端和漏端同時(shí)連接到NMOS管MN2的源端作為負(fù)載二極管；所述PMOS管MP4的柵端和PMOS管MP6的柵端相連，起到鏡像電流的作用；所述NMOS管MNl、NMOS管MN2和NMOS管MN3的源端和襯底均同時(shí)接地；所述PMOS管MP6的漏端和NMOS管MN3的源端連接在一起后同時(shí)連接到電阻R3的一端，從而獲得基準(zhǔn)電壓VREF，所述電阻R3的另一端接地。
全文摘要
本發(fā)明涉及一種CMOS帶隙基準(zhǔn)電壓源。所述電壓源包括輸入電流源Iref、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、電阻R1、電阻R2、電阻R3、三極管Q1和三極管Q2。本發(fā)明CMOS帶隙基準(zhǔn)電壓源由于未采用運(yùn)算放大器和自啟動(dòng)電路，版圖上占用面積會(huì)顯著減小，結(jié)構(gòu)簡單，需要規(guī)避的風(fēng)險(xiǎn)更小，有助于提高產(chǎn)品良率；同時(shí)由于沒有運(yùn)算放大器，也不會(huì)受到運(yùn)算放大器的失調(diào)影響，有利于精度的提高。
文檔編號(hào)G05F3/30GK102890526SQ20111020436
公開日2013年1月23日 申請日期2011年7月21日 優(yōu)先權(quán)日2011年7月21日
發(fā)明者劉明, 張君宇, 張滿紅, 霍宗亮, 謝常青, 潘立陽, 陳映平, 劉阿鑫 申請人:中國科學(xué)院微電子研究所