專利名稱：半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體芯片，更加具體地說，本發(fā)明涉及具有不同的消耗電流的第一操作模式和第二操作模式的半導(dǎo)體芯片。
背景技術(shù)：
存在消耗第一電流的第一操作模式和消耗大于第一電流的第二電流的第二操作模式的半導(dǎo)體芯片(例如參見日本未經(jīng)審查專利公開No. 2001-211640)。半導(dǎo)體芯片具有用于產(chǎn)生參考電壓的參考電壓產(chǎn)生電路、用于根據(jù)參考電壓產(chǎn)生電源電壓的第一調(diào)節(jié)器和第二調(diào)節(jié)器以及由通過第一調(diào)節(jié)器和第二調(diào)節(jié)器產(chǎn)生的電源電壓驅(qū)動并且執(zhí)行第一操作模式和第二操作模式的內(nèi)部電路。第一調(diào)節(jié)器具有第一電流驅(qū)動能力，并且第二調(diào)節(jié)器具有高于第一電流驅(qū)動能力的第二電流驅(qū)動能力。在第一操作模式和第二操作模式中，分別激活第一調(diào)節(jié)器和第二調(diào)節(jié)器，由此減小了消耗電流。

發(fā)明內(nèi)容
但是在相關(guān)領(lǐng)域中的半導(dǎo)體芯片卻存在如下一個問題在第二調(diào)節(jié)器和內(nèi)部電路之間的電源線路中發(fā)生了電壓降(電流降)，并且因此電源電壓下降。作為對抗措施，存在縮短電源線路的方法布置第二調(diào)節(jié)器，使其遠離參考電壓產(chǎn)生電路并且靠近內(nèi)部電路。但在這個方法中，在參考電壓產(chǎn)生電路和第二調(diào)節(jié)器之間的線路變得很長，并且在參考電壓中產(chǎn)生了噪聲。當參考電壓產(chǎn)生電路的電流驅(qū)動能力增加時，可以抑制參考電壓中的噪聲，但消耗電流增加了。因此，本發(fā)明的一個主要目的是提供對噪聲不敏感并且消耗電流小的半導(dǎo)體芯片。本發(fā)明涉及具有消耗第一電流的第一操作模式和消耗大于第一電流的第二電流的第二操作模式的半導(dǎo)體芯片，該半導(dǎo)體芯片包括用于產(chǎn)生第一參考電壓的參考電壓產(chǎn)生電路；具有第一電流驅(qū)動能力并基于第一參考電壓產(chǎn)生電源電壓的第一調(diào)節(jié)器；用于產(chǎn)生與第一參考電壓相應(yīng)水平的第二參考電壓的電壓緩沖器；具有高于第一電流驅(qū)動能力的第二電流驅(qū)動能力并且基于第二參考電壓產(chǎn)生電源電壓的第二調(diào)節(jié)器；以及內(nèi)部電路，由第一調(diào)節(jié)器和第二調(diào)節(jié)器產(chǎn)生的電源電壓驅(qū)動，并且執(zhí)行第一操作模式和第二操作模式。 第一調(diào)節(jié)器和電壓緩沖器被提供成靠近參考電壓產(chǎn)生電路，第二調(diào)節(jié)器被提供成靠近內(nèi)部電路。在第一操作模式中使所述電壓緩沖器和所述第二調(diào)節(jié)器去激活。在根據(jù)本發(fā)明所述的半導(dǎo)體芯片中，所述電壓緩沖器提供在參考電壓產(chǎn)生電路和
3第二調(diào)節(jié)器之間。在第一操作模式中，使所述電壓緩沖器和所述第二調(diào)節(jié)器去激活。因此， 在參考電壓中的噪聲受到了抑制，并且可以減小消耗電流。


圖1是方塊圖，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體芯片的配置；圖2是電路圖，示出了圖1中所示的電流源的配置；圖3是電路圖，示出了圖1中所示的參考電壓產(chǎn)生電路的配置；圖4是電路圖，示出了圖1中所示的電流緩沖器的配置；圖5是電路圖，示出了圖1中所示的電壓緩沖器的配置；圖6是電路圖，示出了圖1中所示的調(diào)節(jié)器RA 1的配置；圖7是電路圖，示出了圖1中所示的調(diào)節(jié)器RB 1的配置；圖8是電路圖，示出了實施例的修改；圖9是電路圖，示出了實施例的另一種修改；圖10是電路圖，示出了實施例的又一種修改；圖11是電路圖，示出了實施例的又一種修改；圖12是電路圖，示出了實施例的又一種修改；圖13是電路圖，示出了實施例的又一種修改。
具體實施例方式實施例的半導(dǎo)體芯片具有一個芯片上電源，該電源用于基于外部電源電壓VCC產(chǎn)生內(nèi)部電源電壓VDD。半導(dǎo)體芯片具有以高速(如50兆赫茲)操作的高速操作模式和以低速(如32千赫茲)操作的低速操作模式。在高速操作模式中的消耗電流大于在低速操作模式中的消耗電流。如圖1所示，所述半導(dǎo)體芯片具有正方形形狀的半導(dǎo)體襯底1。在半導(dǎo)體襯底1的表面上，形成電流源2、BGR(帶隙參考)電壓源3、參考電壓產(chǎn)生電路4、電流緩沖器5、電壓緩沖器6、調(diào)節(jié)器RAl至RA3及RBl至RB3和內(nèi)部電路塊Bl至B3。BGR電壓源3、參考電壓產(chǎn)生電路4和電流緩沖器5布置在電流源2附近。電壓緩沖器6和調(diào)節(jié)器RAl至RA3布置在參考電壓產(chǎn)生電路4附近。調(diào)節(jié)器RBl至RB3布置在內(nèi)部電路塊Bl至B3附近。在半導(dǎo)體芯片中，在高速操作模式中，調(diào)節(jié)器RBl至RB3主要向內(nèi)部電路塊Bl至 B3供電。調(diào)節(jié)器RBl至RB3基于來自電流緩沖器5的偏置電壓Vn2和來自電壓緩沖器6的參考電壓VR2進行操作。另一方面，在低速操作模式中，調(diào)節(jié)器RAl至RA3向內(nèi)部電路塊Bl 至B3供電。調(diào)節(jié)器RAl至RA3基于來自電流源2的偏置電壓Vnl和來自參考電壓產(chǎn)生電路4的參考電壓VRl進行操作。在低速操作模式中，電流緩沖器5、電壓緩沖器6和調(diào)節(jié)器 RBl至RB3停止操作。電流源2產(chǎn)生電壓依賴性小的恒定電流Ic并且輸出偏置電壓Vpl和偏置電壓 Vnl ；偏置電壓Vpl用于向P溝道MOS晶體管傳遞與恒定電流Ic相應(yīng)水平的電流，而偏置電壓Vnl用于向N溝道MOS晶體管傳遞與恒定電流Ic相應(yīng)水平的電流。如圖2所示，電流源2包括P溝道MOS晶體管11和晶體管12、N溝道MOS晶體管 13和晶體管14以及電阻性元件15。晶體管11和晶體管13以及電阻性元件15串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管12和晶體管14串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管11和晶體管12的柵極耦合到晶體管11的漏極(輸出節(jié)點mi)。晶體管13和晶體管14的柵極耦合到晶體管14的漏極(輸出節(jié)點附2)。晶體管11的尺寸和晶體管12的尺寸相同，并且流過在左側(cè)的電流路徑的電流Ic 和流過在右側(cè)的電流路徑的電流Ic彼此相同。晶體管13的柵極長度(L尺寸)和晶體管 14的柵極長度(L尺寸)相同，并且晶體管13的柵極寬度(W尺寸)大于晶體管14的柵極寬度(W尺寸)。借助晶體管13和晶體管14的柵極電壓之間的差值以及電阻性元件15的電阻值，確定了電流源2的恒定電流Ic的值。在輸出節(jié)點Nll處，出現(xiàn)與恒定電流Ic相應(yīng)水平的偏置電壓Vpl。在輸出節(jié)點N12處，出現(xiàn)與恒定電流Ic相應(yīng)水平的偏置電壓Vnl。電流源2的輸出阻抗等于晶體管11至晶體管14的跨導(dǎo)的倒數(shù)。BGR電壓源3包括雙極性晶體管和電阻性元件(未示出)、基于偏置電壓Vpl和偏置電壓Vnl進行操作并且產(chǎn)生具有小的溫度依賴性并且小的電壓依賴性的恒定電壓 Vbgr (如 1. 1 伏)。再次參照圖1，參考電壓產(chǎn)生電路4基于偏置電壓Vpl和偏置電壓Vnl進行操作， 并且基于恒定電壓Vbgr產(chǎn)生參考電壓VRl (如1. 5伏)。如圖3所示，參考電壓產(chǎn)生電路4包括P溝道MOS晶體管21至晶體管M、N溝道 MOS晶體管25至晶體管29、電容器30和電阻性元件31和電阻性元件32。晶體管21、晶體管25和晶體管27串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管22和晶體管沈串聯(lián)耦合在外部電源電壓VCC的線路和晶體管27的漏極(節(jié)點N27)之間。晶體管21和晶體管22的柵極耦合到晶體管21的漏極。晶體管25至晶體管27的柵極分別接收電壓Vf、電壓Vbgr和電壓Vnl。晶體管21、晶體管22和晶體管25至晶體管27構(gòu)成差分放大器33，該放大器33 用于比較電壓Vf和電壓Vbgr，并且向晶體管22和晶體管沈之間的輸出節(jié)點N22輸出與比較結(jié)果相應(yīng)水平的信號。晶體管27用作恒流源，該電流源用于傳遞與偏置電壓Vnl相應(yīng)水平的恒定電流。即使在外部電源電壓VCC波動的情況下，流入晶體管27中的電流，即用于差分放大器33的驅(qū)動電流，也保持恒定不變。作為輸出晶體管的P溝道MOS晶體管M耦合在外部電源電壓VCC的線路和輸出節(jié)點擬4之間，并且它的柵極接收差分放大器33的輸出信號。電阻性元件31和電阻性元件32耦合在輸出節(jié)點擬4和地電壓VSS的線路之間。在電阻性元件31和電阻性元件32 之間的節(jié)點N31的電壓Vf反饋回到差分放大器33中的晶體管25的柵極。差分放大器33控制晶體管24，以使得電壓Vf與恒定電壓Vbgr相符。當將電阻性元件31和電阻性元件32的電阻值設(shè)定為Rl和R2時，輸出節(jié)點NM的電壓，即參考電壓 VRl，被維持在 VbgrX (Rl+R2)/R2。晶體管23、晶體管28和晶體管四串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管23、晶體管觀和晶體管四的柵極分別接收電壓Vpl、電壓Vbgr 和電壓Vnl。晶體管23和晶體管觀的漏極耦合到節(jié)點N22。電容器30耦合在晶體管觀和晶體管四之間的節(jié)點擬8和輸出節(jié)點擬4之間。通過晶體管23、晶體管觀和晶體管四以及電容器30構(gòu)成了一個Ahuja相位補償電路34，該相位補償電路34用于實現(xiàn)參考電壓
5產(chǎn)生電路4的相位補償。 再次地參照圖1，向電流緩沖器5、電壓緩沖器6和調(diào)節(jié)器RB 1至RB3中的每一個， 給出控制信號LP?？刂菩盘朙P是這樣的一種信號在高速操作模式它被設(shè)定為“低”電平， 以此作為激活電平；在低速操作模式它被設(shè)定為“高”電平，以此作為去激活電平。在控制信號LP處在“低”電平的情況下，激活電流緩沖器5，并且電流緩沖器5基于偏置電壓Vnl產(chǎn)生偏置電壓Vn2，該偏置電壓Vn2用于向N溝道MOS晶體管傳遞與恒定電流Ic相應(yīng)水平的電流。當控制信號LP處在“高”電平時，使得電流緩沖器5去激活。如圖4所示，電流緩沖器5包括P溝道MOS晶體管41至晶體管44和N溝道MOS 晶體管45至晶體管47。晶體管41、晶體管43和晶體管45串聯(lián)地耦合在外部電源電壓VCC 的線路和地電壓VSS的線路之間。晶體管42、晶體管44和晶體管46串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管41和晶體管42的柵極耦合到晶體管 41的漏極。晶體管46的柵極耦合到晶體管46的漏極(輸出節(jié)點N46)。晶體管47耦合在輸出節(jié)點N46和地電壓VSS的線路之間。晶體管43、晶體管44和晶體管47的柵極接收控制信號LP。晶體管45的柵極接收偏置電壓Vnl。在輸出節(jié)點N46處，出現(xiàn)偏置電壓Vn2。在控制信號LP處在作為激活電平的“低”電平的情況下，晶體管43和晶體管44導(dǎo)通，晶體管47不導(dǎo)通，并且電流緩沖器5被激活。晶體管41、晶體管43和晶體管45是串聯(lián)耦合的，晶體管42、晶體管44和晶體管46是串聯(lián)耦合的，并且晶體管41和晶體管42構(gòu)成一個電流鏡電路，從而使得與偏置電壓Vnl相應(yīng)水平的電流在晶體管41至晶體管46中流動。因此，偏置電壓Vn2變成了與偏置電壓Vnl相應(yīng)水平的電壓。在控制信號LP設(shè)定為作為去激活電平的“高”電平的情況下，晶體管43和晶體管 44變?yōu)椴粚?dǎo)通，晶體管47變?yōu)閷?dǎo)通，中斷了從外部電源電壓VCC的線路流向地電壓VSS的線路的電流，并且偏置電壓Vn2變成0伏。電流鏡是由電流源2中的N溝道MOS晶體管14和電流緩沖器5中的N溝道MOS 晶體管45構(gòu)成的。當將晶體管14和晶體管45之間的鏡像比(晶體管尺寸之比)設(shè)定為 Sn,并且將晶體管41和晶體管42之間的鏡像比設(shè)定為Sp時，電流緩沖器5的輸出電流變成電流源2的恒定電流Ic的SnXSp倍，并且電流緩沖器5的輸出阻抗變?yōu)殡娏髟?的輸出阻抗的1/(SnXSp)倍。再次參照圖1，當控制信號LP處在“低”電平時，電壓緩沖器6被激活、基于偏置電壓Vnl和偏置電壓Vpl進行操作并且基于參考電壓VRl產(chǎn)生參考電壓VR2。當控制信號LP 處在“高”電平時，使電壓緩沖器6去激活。如圖5所示，電壓緩沖器6包括P溝道MOS晶體管51至晶體管55、N溝道MOS晶體管56至晶體管63、反相器64和電容器65?？刂菩盘朙P由反相器64進行反相。晶體管 51、晶體管56、晶體管58和晶體管59串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS 的線路之間。晶體管52和晶體管57串聯(lián)地耦合在外部電源電壓VCC的線路和晶體管58 的漏極(節(jié)點N58)之間。晶體管51和晶體管52的柵極耦合到晶體管51的漏極。晶體管 56、晶體管57和晶體管59的柵極分別接收電壓VR2、電壓VRl和電壓Vnl。晶體管58的柵極接收反相器64的輸出信號。晶體管51、晶體管52和晶體管56至晶體管59構(gòu)成差分放大器66，在控制信號LP 處在“低”電平的情況下，所述差分放大器66被激活，其比較電壓VRl和電壓VR2，并且向晶
6體管52和晶體管57之間的節(jié)點N52輸出與所述比較結(jié)果相應(yīng)水平的信號。晶體管59用作恒流源，該恒流源用于傳遞與偏置電壓Vnl相應(yīng)水平的恒定電流。即使在外部電源電壓 VCC波動的情況下，在晶體管59中流動的電流，即差分放大器66的驅(qū)動電流，也保持不變。 在控制信號LP處在“高”電平的情況下，晶體管58變成不導(dǎo)通，并且使差分放大器66去激活。P溝道MOS晶體管53耦合在外部電源電壓VCC的線路和差分放大器66的輸出節(jié)點N52之間，并且它的柵極接收反相器64的輸出信號。在控制信號LP設(shè)置在作為去激活電平的“高”電平的情況下，晶體管53變成導(dǎo)通，并輸出節(jié)點N52被固定到“高”電平。在控制信號LP設(shè)置在作為激活電平的“低”電平的情況下，晶體管53變成不導(dǎo)通。作為輸出晶體管的P溝道MOS晶體管55耦合在外部電源電壓VCC的線路和輸出節(jié)點N55之間，并且它的柵極接收差分放大器66的輸出信號。N溝道MOS晶體管63耦合在輸出節(jié)點N55和地電壓VSS的線路之間，并且它的柵極接收偏置電壓Vnl。晶體管63將與恒定電流Ic相應(yīng)水平的電流從輸出節(jié)點N55傳遞至地電壓VSS的線路。在輸出節(jié)點N55 處的電壓VR2反饋回到差分放大器66的晶體管56的柵極。在控制信號LP處在作為激活電平的“低”電平的情況下，差分放大器66控制晶體管55，從而使得參考電壓VR2與參考電壓VRl相符。結(jié)果，將參考電壓VR2維持在參考電壓VR1。在控制信號LP處在作為去激活電平的“高”電平的情況下，晶體管55被固定在不導(dǎo)通狀態(tài)，輸出節(jié)點N55經(jīng)由作為恒流源的晶體管63耦合到地電壓VSS的線路，并且參考電壓VR2下降到地電壓VSS。晶體管討和晶體管60至晶體管62串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管M、晶體管60和晶體管62的柵極分別接收電壓Vpl、電壓VRl 和電壓Vnl。晶體管61的柵極接收反相器64的輸出信號。晶體管M和晶體管60的漏極耦合到輸出節(jié)點N52。電容器65耦合在晶體管69和晶體管61之間的節(jié)點N60與節(jié)點N55 之間。通過晶體管54、晶體管60、晶體管61和晶體管62以及電容器65構(gòu)成了 Ahuja相位補償電路67，該相位補償電路67用于實現(xiàn)電壓緩沖器6的相位補償。在控制信號LP處在作為激活電平的“低”電平的情況下，晶體管61導(dǎo)通，并且激活A(yù)huja相位補償電路67。在控制信號LP處在作為去激活電平的“高”電平的情況下，晶體管61變?yōu)椴粚?dǎo)通，并且Ahuja相位補償電路67變?yōu)槿ゼせ睢，F(xiàn)在參照圖1，調(diào)節(jié)器RAl至RA3基于偏置電壓Vnl進行操作，并且基于參考電壓 VRl產(chǎn)生內(nèi)部電源電壓VDDl至VDD3。調(diào)節(jié)器RAl至RA3總是激活的。調(diào)節(jié)器RAl至RA3 的電流驅(qū)動能力(最大輸出電流)小于調(diào)節(jié)器RBl至RB3的電流驅(qū)動能力。圖6是電路圖，示出了與圖5相比的調(diào)節(jié)器RAl的配置。參照圖6，調(diào)節(jié)器RAl與圖5的電壓緩沖器6相比的不同點在于沒有提供晶體管53、晶體管58和晶體管61以及反相器64，增加了 P溝道MOS晶體管71和N溝道MOS晶體管72，并且輸出節(jié)點N55耦合到內(nèi)部電路塊Bi。由于沒有提供晶體管53、晶體管58和晶體管61以及反相器64，所以調(diào)節(jié)器RAl總是激活的。晶體管71和晶體管72串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管71和晶體管M的柵極耦合到晶體管71的漏極。晶體管72的柵極接收偏置電壓Vnl。在晶體管71和晶體管72中，流動有與偏置電壓Vnl相應(yīng)水平的電流，并且在晶體管71的柵極處產(chǎn)生偏置電壓Vpl。差分放大器66控制晶體管55，從而使得內(nèi)部電源電壓VDDl與參考電壓VRl相符。 結(jié)果，將內(nèi)部電源電壓VDDl維持在參考電壓VRl。用于對調(diào)節(jié)器RAl實現(xiàn)相位補償?shù)腁huja 相位補償電路67是由晶體管M、晶體管60和晶體管62以及電容器65構(gòu)成的。由于調(diào)節(jié)器RA2和調(diào)節(jié)器RA3中的每個都與調(diào)節(jié)器RAl具有相同的結(jié)構(gòu)，所以不再重復(fù)對其描述。再次參照圖1，調(diào)節(jié)器RBl至RB3基于偏置電壓Vn2進行操作，并且基于參考電壓 Vn2產(chǎn)生內(nèi)部電源電壓VDDl至VDD3。在控制信號LP處在作為激活電平的“低”電平的情況下，使調(diào)節(jié)器RB 1至RB3激活，并且在控制信號LP處在作為去激活電平的“高”電平的情況下，使調(diào)節(jié)器RBl至RB3去激活。調(diào)節(jié)器RBl至RB3的電流驅(qū)動能力高于調(diào)節(jié)器RAl 至RA3的電流驅(qū)動能力。圖7是電路圖，示出了與圖5相比的調(diào)節(jié)器RBl的配置。參照圖7，調(diào)節(jié)器RBl與圖5的電壓緩沖器6相比的不同點在于引入?yún)⒖茧妷篤R2來代替參考電壓VRl，增加了 P 溝道MOS晶體管71和N溝道MOS晶體管72，用P溝道MOS晶體管73代替P溝道MOS晶體管55，并且輸出節(jié)點N55耦合到內(nèi)部電路塊B 1。晶體管71和晶體管72串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管71和晶體管M的柵極耦合到晶體管71的漏極。晶體管72的柵極接收偏置電壓Vn2。在晶體管71和晶體管72中，流動有與偏置電壓Vn2相應(yīng)水平的電流，并且在晶體管71的柵極處產(chǎn)生偏置電壓Vp2。晶體管73的電流驅(qū)動能力(尺寸)大于晶體管55的電流驅(qū)動能力(尺寸)。因此，調(diào)節(jié)器RBl的電流驅(qū)動能力高于調(diào)節(jié)器RAl的電流驅(qū)動能力。在控制信號LP處在作為激活電平的“低”電平的情況下，差分放大器66控制晶體管73，從而使得內(nèi)部電源電壓VDD1與參考電壓VR2相符。結(jié)果，將內(nèi)部電源電壓VDD1維持在參考電壓VR2。在控制信號LP處在作為去激活電平的“高”電平的情況下，晶體管73被固定在不導(dǎo)通狀態(tài)，并且輸出節(jié)點N55經(jīng)由作為恒流源的晶體管63耦合到地電壓VSS的線路。由于調(diào)節(jié)器RB2和調(diào)節(jié)器RB3中的每個都具有與調(diào)節(jié)器RBl相同的結(jié)構(gòu)，所以不重復(fù)對其進行描述。再一次參照圖1，內(nèi)部電路塊Bl至B3分別是由內(nèi)部電源電壓VDDl至VDD3驅(qū)動的。內(nèi)部電路塊Bl至B3中的每個都執(zhí)行高速操作模式和低速操作模式。接下來，將簡單描述半導(dǎo)體芯片的操作。當提供外部電源電壓VCC時，通過電流源 2產(chǎn)生偏置電壓Vpl和偏置電壓Vnl，并且偏置電壓Vpl和偏置電壓Vnl被提供給BGR電壓源3、參考電壓產(chǎn)生電路4和電壓緩沖器6。偏置電壓Vnl進一步被提供給電流緩沖器5和調(diào)節(jié)器RAl至RA3。因此，恒定電壓Vbgr通過BGR電壓源3產(chǎn)生，參考電壓VRl通過參考電壓產(chǎn)生電路4產(chǎn)生，并且內(nèi)部電源電壓VDDl至VDD3分別通過調(diào)節(jié)器RAl至RA3產(chǎn)生。在控制信號 LP處在作為去激活電平的“高”電平的情況下，內(nèi)部電路塊Bl至B3由具有小的電流驅(qū)動能力的調(diào)節(jié)器RAl至RA3驅(qū)動，并且這些內(nèi)部電路塊Bl至B3執(zhí)行低速操作模式。在控制信號LP設(shè)定在作為激活電平的“低”電平的情況下，電流緩沖器5、電壓緩沖器6和調(diào)節(jié)器RBl至RB3被激活。偏置電壓Vn2通過電流緩沖器5產(chǎn)生、偏置電壓VR2 通過電壓緩沖器6產(chǎn)生、并且內(nèi)部電源電壓VDDl至VDD3分別通過調(diào)節(jié)器RBl至RB3產(chǎn)生。內(nèi)部電路塊Bl至B3由具有小的電流驅(qū)動能力的調(diào)節(jié)器RAl至RA3以及具有大的電流驅(qū)動能力的調(diào)節(jié)器RBl至RB3來驅(qū)動，并且內(nèi)部電路塊Bl至B3執(zhí)行高速操作模式。在這個實施例中，電流緩沖器5提供在電流源2和調(diào)節(jié)器RBl至RB3之間，電壓緩沖器6提供在參考電壓產(chǎn)生電路4和調(diào)節(jié)器RBl至RB3之間，并且在低速操作模式中，使緩沖器5和緩沖器6以及調(diào)節(jié)器RBl至RB3去激活。因此，參考電壓VR2和偏置電壓Vn2中的噪聲受到了抑制，并且可以減小消耗電流。下面描述這個實施例的各種不同的修改。在圖8的修改中，用參考電壓產(chǎn)生電路 4A替換參考電壓產(chǎn)生電路4。參考電壓產(chǎn)生電路4A是通過從參考電壓產(chǎn)生電路4中去除晶體管23、晶體管28和晶體管四而獲得的。電容器30耦合在節(jié)點N22和節(jié)點擬4之間。 在所述修改中，相位補償僅通過電容器30實現(xiàn)，而沒有使用偏置電壓Vpl，因此結(jié)構(gòu)可以簡化。在圖9的修改中，用電壓緩沖器6A替換電壓緩沖器6。電壓緩沖器6A是通過從電壓緩沖器6中去除晶體管M和晶體管60至晶體管62而獲得的。電容器65耦合在節(jié)點 N52和N55之間。在所述修改中，相位補償僅通過電容器65實現(xiàn)，而沒有使用偏置電壓Vpl， 因此結(jié)構(gòu)可以簡化。在圖10的修改中，用調(diào)節(jié)器RAlA替換調(diào)節(jié)器RA1。調(diào)節(jié)器RAlA是通過從調(diào)節(jié)器 RAl中去除晶體管54、晶體管60、晶體管62、晶體管71和晶體管72而獲得的。電容器65耦合在節(jié)點N52和N55之間。調(diào)節(jié)器RA2和調(diào)節(jié)器RA3中的每個的結(jié)構(gòu)也進行與調(diào)節(jié)器RAl 類似的變化。在所述修改中，相位補償僅通過電容器65實現(xiàn)，而沒有使用偏置電壓Vpl，因此結(jié)構(gòu)可以簡化。在圖11的修改中，用調(diào)節(jié)器RBlA替換調(diào)節(jié)器RB1。調(diào)節(jié)器RBlA是通過從調(diào)節(jié)器 RBl中去除晶體管54、晶體管60至晶體管62、晶體管71和晶體管72獲得的。電容器65耦合在節(jié)點N52和N55之間。調(diào)節(jié)器RB2和RB3中的每個的結(jié)構(gòu)也進行與調(diào)節(jié)器RBl類似的變化。在所述修改中，相位補償僅通過電容器65實現(xiàn)，而沒有使用偏置電壓Vpl，因此結(jié)構(gòu)
可以簡化。在圖12的修改中，用電流源80替換電流源2。電流源80是通過將電阻性元件81、 N溝道MOS晶體管82和反相器83加到電流源2中而獲得的。電阻性元件15和電阻性元件 81耦合在晶體管13的源極和地電壓VSS的線路之間。晶體管82耦合在電阻性元件15和電阻性元件81之間的節(jié)點N15與地電壓VSS的線路之間?？刂菩盘朙P通過反相器83進行反相，并且最終得到的信號被提供給晶體管82的柵極。在控制信號LP處在作為激活電平的“低”電平的情況下，晶體管82導(dǎo)通，并且節(jié)點N15接地。在這種情況下，電流源80具有與電流源2相同的結(jié)構(gòu)。在控制信號LP處在作為去激活電平的“高”電平的情況下，晶體管82變成不導(dǎo)通。在這種情況下，恒定電流Ic 的水平下降，偏置電壓Vnl下降，并且偏置電壓Vpl增加。結(jié)果，在整個半導(dǎo)體芯片中的消耗電流下降。在這種修改中，在第一操作模式中的消耗電流可以比所述實施例中的消耗電流下降得更多。在圖13的修改中，用電流源90替換電流源2。電流源90是通過將P溝道MOS晶體管91和晶體管92、N溝道MOS晶體管93至晶體管96和反相器97加到電流源2中而獲得的。晶體管91和晶體管95串聯(lián)地耦合在外部電源VCC的線路和地電壓VSS的線路之間。晶體管92和晶體管96串聯(lián)地耦合在外部電源VCC的線路和地電壓VSS的線路之間。晶體管91和晶體管92的柵極耦合到晶體管91的漏極(輸出節(jié)點N91)。晶體管96的柵極耦合到它的漏極(輸出節(jié)點N92)。在輸出節(jié)點N91和輸出節(jié)點N92出現(xiàn)的電壓分別變?yōu)槠秒妷篤pl和偏置電壓Vn 1。晶體管93和晶體管94串聯(lián)地耦合在輸出節(jié)點N91和地電壓VSS的線路之間。晶體管94和晶體管95的柵極耦合到節(jié)點W2。控制信號LP由反相器97進行反相，并且最終得到的信號被提供給晶體管93的柵極。在控制信號LP處在作為激活電平的“低”電平的情況下，晶體管93導(dǎo)通，并且在晶體管94和95中流動有與節(jié)點N12的電壓相應(yīng)水平的電流194和電流195。對于晶體管 91、晶體管92和晶體管96中的每個，都流動有恒定電流Ic，恒定電流Ic的水平與在晶體管 94和晶體管95中流動的電流194和電流195之和的電流相應(yīng)。在控制信號LP處在作為去激活電平的“高”電平的情況下，晶體管93變?yōu)椴粚?dǎo)通， 并且在晶體管95中流動有與節(jié)點N 12的電壓相應(yīng)水平的電流195。對于晶體管91、晶體管 92和晶體管96中的每個，都流動有與在晶體管95中流動的電流195相應(yīng)水平的電流。在這種情況下，恒定電流Ic的水平下降，偏置電壓Vnl下降，并且偏置電壓Vpl增加。結(jié)果， 在整個半導(dǎo)體芯片中的消耗電流下降。同時在這種修改中，在低速操作模式中的消耗電流可以比所述實施例中的消耗電流下降得更多。應(yīng)該考慮到，所公開的實施例是說明性的，并且在所有方面都不是限制性的。本發(fā)明的范圍不是由前述的說明描述而是由權(quán)利要求書限定的。旨在囊括落入權(quán)利要求的界限和范圍內(nèi)的所有變化。
權(quán)利要求
1.一種半導(dǎo)體芯片，具有其中消耗第一電流的第一操作模式和其中消耗大于所述第一電流的第二電流的第二操作模式，所述半導(dǎo)體芯片包括參考電壓產(chǎn)生電路，用于產(chǎn)生第一參考電壓；第一調(diào)節(jié)器，具有第一電流驅(qū)動能力并且基于所述第一參考電壓產(chǎn)生電源電壓； 電壓緩沖器，用于產(chǎn)生與所述第一參考電壓相應(yīng)水平的第二參考電壓； 第二調(diào)節(jié)器，具有高于所述第一電流驅(qū)動能力的第二電流驅(qū)動能力，并且基于所述第二參考電壓產(chǎn)生所述電源電壓；以及內(nèi)部電路，由所述第一調(diào)節(jié)器和所述第二調(diào)節(jié)器所產(chǎn)生的所述電源電壓驅(qū)動，并且執(zhí)行所述第一操作模式和所述第二操作模式，其中所述第一調(diào)節(jié)器和所述電壓緩沖器被提供成靠近所述參考電壓產(chǎn)生電路，其中所述第二調(diào)節(jié)器被提供成靠近所述內(nèi)部電路，并且其中在所述第一操作模式中使所述電壓緩沖器和所述第二調(diào)節(jié)器去激活。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，進一步包括電流源，所述電流源產(chǎn)生恒定電流，并且輸出第一偏置電壓和第二偏置電壓，所述第一偏置電壓和所述第二偏置電壓用于向第一導(dǎo)電類型的晶體管和第二導(dǎo)電類型的晶體管傳遞與所述恒定電流相應(yīng)水平的電流；以及電壓源，所述電壓源基于所述第一偏置電壓和所述第二偏置電壓產(chǎn)生恒定電壓， 其中所述參考電壓產(chǎn)生電路基于所述恒定電壓產(chǎn)生所述第一參考電壓，并且其中所述電流源和所述電壓源被提供成靠近所述參考電壓產(chǎn)生電路。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體芯片，其中所述參考電壓產(chǎn)生電路基于所述第一偏置電壓和所述第二偏置電壓中的至少一個進行操作。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體芯片，進一步包括電流緩沖器，所述電流緩沖器產(chǎn)生與所述第一偏置電壓相應(yīng)水平的第三偏置電壓，其中所述第一調(diào)節(jié)器和所述第二調(diào)節(jié)器分別基于所述第一偏置電壓和所述第三偏置電壓進行操作，并且其中所述電流緩沖器被提供成靠近所述參考電壓產(chǎn)生電路，并且在所述第一操作模式使所述電流緩沖器去激活。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體芯片，其中所述第一調(diào)節(jié)器基于所述第一偏置電壓產(chǎn)生第四偏置電壓，所述第四偏置電壓用于向所述第二導(dǎo)電類型的晶體管傳遞與所述恒定電流相應(yīng)水平的電流，并且所述第一調(diào)節(jié)器基于所述第一偏置電壓和所述第四偏置電壓進行操作。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體芯片，其中所述第二調(diào)節(jié)器基于所述第三偏置電壓產(chǎn)生第五偏置電壓，所述第五偏置電壓用于向所述第二導(dǎo)電類型的晶體管傳遞與所述恒定電流相應(yīng)水平的電流，并且所述第二調(diào)節(jié)器基于所述第三偏置電壓和所述第五偏置電壓進行操作。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體芯片，其中所述電流源在所述第一操作模式中產(chǎn)生第一水平的恒定電流，并且在所述第二操作模式中產(chǎn)生高于所述第一水平的第二水平的恒定電流。
全文摘要
本發(fā)明提供對噪聲不敏感并且消耗電流小的半導(dǎo)體芯片。在半導(dǎo)體芯片中，通過具有小的電流驅(qū)動能力的調(diào)節(jié)器和具有大的電流驅(qū)動能力的調(diào)節(jié)器產(chǎn)生用于內(nèi)部電路塊的內(nèi)部電源電壓。在參考電壓產(chǎn)生電路和具有大的電流驅(qū)動能力的調(diào)節(jié)器之間提供電壓緩沖器。在低速操作模式，使電壓緩沖器和具有大的電流驅(qū)動能力的調(diào)節(jié)器去激活。因此，抑制了參考電壓中的噪聲，并且可以減小消耗電流。
文檔編號G05F1/10GK102385404SQ20111023419
公開日2012年3月21日 申請日期2011年8月10日 優(yōu)先權(quán)日2010年8月26日
發(fā)明者野谷宏美, 鹿島一生 申請人:瑞薩電子株式會社