專利名稱：一種帶電流補(bǔ)償?shù)母邏悍€(wěn)壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種帶電流補(bǔ)償?shù)母邏悍€(wěn)壓電路。
背景技術(shù)：
目前，半導(dǎo)體集成電路領(lǐng)域使用的高壓穩(wěn)壓電路通常有兩種解決方案，一種是使用高壓PMOS和高壓NMOS做的電壓調(diào)整電路，由于高壓器件的使用會(huì)明顯增加制作成本。另一種是使用通用的電壓嵌位電路，其缺點(diǎn)是驅(qū)動(dòng)能力有限，并且驅(qū)動(dòng)能力增大的同時(shí)功耗會(huì)迅速增大。所以，需要一種結(jié)構(gòu)簡(jiǎn)單，驅(qū)動(dòng)能力大，低功耗的高壓穩(wěn)壓電路。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種結(jié)構(gòu)簡(jiǎn)單的高壓穩(wěn)壓電路，應(yīng)用于半導(dǎo)體集成電路制造領(lǐng)域，能降低穩(wěn)壓電路功耗，提高穩(wěn)壓電路驅(qū)動(dòng)能力。為解決上述技術(shù)問(wèn)題，本發(fā)明的高壓穩(wěn)定電路，包括一外部電源VDD連接電阻Rl的一端、電阻R2的一端和高壓NMOS管M4的漏極，電阻Rl的另一端連接PMOS管Ml的源極，電阻R2的另一端連接NMOS管M6的漏極；PMOS管Ml的柵極連接其漏極，其漏極連接NMOS管M2的漏極，其襯底與其源極連接；NMOS管M2的柵極連接其漏極，其源極連接NMOS管M3的漏極，其襯底連接地；NMOS管M3的柵極連接其漏極，其源極連接雙極結(jié)型晶體管Dl的發(fā)射極，其襯底連接地；高壓NMOS管M4的柵極連接NMOS管Ml的源極，其源極連接內(nèi)部電源，其襯底連接地； NMOS管M5的漏極連接NMOS管Ml的源極，其柵極連接NMOS管M6的柵極，其源極連接雙極結(jié)型晶體管D2的發(fā)射極，其襯底連接地；NMOS管M6的柵極與其漏極連接，其源極連接雙極結(jié)型晶體管D3的發(fā)射極，其襯底連接地；雙極結(jié)型晶體管Dl、D2和D3其各自的基極連接其各自的集電極后連接地。所述電阻Rl的阻值范圍為20K至50K。所述外部電源VDD的電壓范圍為VDD ( 28V。外部電源VDD，通過(guò)電阻RUPMOS管MUNMOS管M2、NM0S管M3和雙極結(jié)型晶體管Dl的共同作用，產(chǎn)生電壓VCLAMP，通過(guò)選取阻值在20k到50k之間電阻Rl能降低穩(wěn)壓電路的功耗。電阻R2、NM0S管M6和雙極結(jié)型晶體管D3，能產(chǎn)生一個(gè)隨VDD增大而增大的電流，通過(guò)NMOS管M5和NMOS管M6的鏡像作用，使通過(guò)NMOS管M6和雙極結(jié)型晶體管D3到地的電流按比例鏡像到NMOS管M5和雙極結(jié)型晶體管D2組成的到地的電流通路。定義流過(guò)Rl的電流為10，流過(guò)NMOS管肌、匪05管112、匪05管10和雙極結(jié)型晶體管Dl到地的電流為II，流經(jīng)NMOS管M5、雙極結(jié)型晶體管D2到地的電流為12，IO = 11+12。當(dāng)VDD變化時(shí)，12與IO同時(shí)增大或者同時(shí)變小，通過(guò)12的補(bǔ)償作用，使得Il不隨VDD的變化而變化，這樣VCLAMP能維持電壓不變。其中，雙極結(jié)型晶體管D2和雙極結(jié)型晶體管D3的比例與NMOS管M5與NMOS管M6的比例一致。雙極結(jié)型晶體管D2與雙極結(jié)型晶體管D3能使用其它的負(fù)載所替代，比如二極管、電阻或NMOS管。本發(fā)明的高壓穩(wěn)壓電路，應(yīng)用于半導(dǎo)體集成電路制造領(lǐng)域，能降低穩(wěn)壓電路功耗，提聞穩(wěn)壓電路驅(qū)動(dòng)能力。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖I是本發(fā)明一實(shí)施例的電路結(jié)構(gòu)示意2是VCLAMP-VDD特性曲線，顯示Vsp = 5V時(shí)，VCLAMP-VDD的特性曲線關(guān)系。附圖標(biāo)記說(shuō)明VDD是外部電源VOUT是內(nèi)部電源R1、R2 是電阻Ml 是 PMOS 管M2、M3、M5、M6 是 NMOS 管M4是高壓NMOS管D1、D2、D3是雙極結(jié)型晶體管。
具體實(shí)施例方式如圖I所示，本發(fā)明的一實(shí)施例，包括一外部電源VDD連接電阻Rl的一端、電阻R2的一端和高壓NMOS管M4的漏極，電阻Rl的另一端連接PMOS管Ml的源極，電阻R2的另一端連接NMOS管M6的漏極；PMOS管Ml的柵極連接其漏極，其漏極連接NMOS管M2的漏極，其襯底與其源極連接；NMOS管M2的柵極連接其漏極，其源極連接NMOS管M3的漏極，其襯底連接地；NMOS管M3的柵極連接其漏極，其源極連接雙極結(jié)型晶體管Dl的發(fā)射極，其襯底連接地；高壓NMOS管M4的柵極連接NMOS管Ml的源極，其源極連接內(nèi)部電源，其襯底連接地；NMOS管M5的漏極連接NMOS管Ml的源極，其柵極連接NMOS管M6的柵極，其源極連接雙極結(jié)型晶體管D2的發(fā)射極，其襯底連接地；NMOS管M6的柵極與其漏極連接，其源極連接雙極結(jié)型晶體管D3的發(fā)射極，其襯底連接地；雙極結(jié)型晶體管Dl的基極連接其集電極后連接地；
雙極結(jié)型晶體管D2的基極連接其集電極后連接地；雙極結(jié)型晶體管D3的基極連接其集電極后連接地。如圖2所示，VCLAMP-VDD的電壓特性圖，顯示Vsp = 5V時(shí)，VCLAMP-VDD的特性曲
線關(guān)系。如果外部電源VDD的輸入電壓小于設(shè)定的需轉(zhuǎn)換電壓Vsp(Vsp等于內(nèi)部電路的工作電壓)，VCLAMP電壓會(huì)等于VDD，起跟隨作用；如果外部電源VDD的輸入電壓大于等于Vsp，則VCLAMP會(huì)近似等于Vsp，不隨VDD變化而變化，起到穩(wěn)壓作用，在VDD ( 28V時(shí)VCLAMP不高于6. 5V。本實(shí)施例的高壓穩(wěn)壓電路應(yīng)用于開(kāi)關(guān)型霍爾傳感器的電源系統(tǒng)中，能滿足外部電源VDD電壓輸入范圍從3. 5V至28V，穩(wěn)壓電路電流不超過(guò)I. 5mA,能驅(qū)動(dòng)4mA的負(fù)載。以上通過(guò)具體實(shí)施方式
和實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種帶電流補(bǔ)償?shù)母邏悍€(wěn)壓電路，其特征是，包括 一外部電源VDD連接電阻Rl的一端、電阻R2的一端和高壓NMOS管M4的漏極，電阻Rl的另一端連接PMOS管Ml的源極，電阻R2的另一端連接NMOS管M6的漏極； PMOS管Ml的柵極連接其漏極，其漏極連接NMOS管M2的漏極，其襯底連接其源極； NMOS管M2的柵極連接其漏極，其源極連接NMOS管M3的漏極，其襯底連接地； NMOS管M3的柵極連接其漏極，其源極連接雙極結(jié)型晶體管Dl的發(fā)射極，其襯底連接地； 高壓NMOS管M4的柵極連接NMOS管Ml的源極，其源極連接內(nèi)部電源，其襯底連接地；NMOS管M5的漏極連接NMOS管Ml的源極，其柵極連接NMOS管M6的柵極，其源極連接雙極結(jié)型晶體管D2的發(fā)射極，其襯底連接地； NMOS管M6的柵極與其漏極連接，其源極連接雙極結(jié)型晶體管D3的發(fā)射極，其襯底連接地； 雙極結(jié)型晶體管Dl、D2和D3其各自的基極連接其各自的集電極后連接地。
2.如權(quán)利要求I所述的高壓穩(wěn)壓電路，其特征是所述電阻Rl的阻值范圍為20K至50K。
3.如權(quán)利要求I所述的高壓穩(wěn)壓電路，其特征是所述外部電源VDD的電壓范圍為VDD ( 28V。
全文摘要
本發(fā)明公開(kāi)了一種應(yīng)用于半導(dǎo)體集成電路領(lǐng)域，帶電流補(bǔ)償?shù)母邏悍€(wěn)壓電路，包括一外部電源VDD連接NMOS管M4漏極，通過(guò)電阻R1連接PMOS管M1源極，通過(guò)電阻R2連接NMOS管M6漏極；PMOS管M1柵極連接其漏極，其漏極連接NMOS管M2漏極，其襯底與其源極連接；NMOS管M2柵極連接其漏極，其源極連接NMOS管M3漏極；NMOS管M3柵極連接其漏極，其源極連接晶體管D1發(fā)射極；NMOS管M4其柵極連接NMOS管M1源極，其源極連接內(nèi)部電源；NMOS管M5漏極連接NMOS管源極，其柵極連接NMOS管M6柵極，其源極連接晶體管D2發(fā)射極；NMOS管M6柵極與其漏極連接，其源極連接晶體管D3發(fā)射極；晶體管D1、D2、D3其各的自基極連接其各自的集電極后連接地。本發(fā)明的高壓穩(wěn)壓電路能降低穩(wěn)壓電路功耗，提高穩(wěn)壓電路驅(qū)動(dòng)能力。
文檔編號(hào)G05F1/613GK102981548SQ20111026194
公開(kāi)日2013年3月20日 申請(qǐng)日期2011年9月6日 優(yōu)先權(quán)日2011年9月6日
發(fā)明者張寧, 周平 申請(qǐng)人:上海華虹Nec電子有限公司