專(zhuān)利名稱(chēng)：振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種振蕩器。
背景技術(shù)：
振蕩器被廣泛用于各種電子產(chǎn)品中，特別是在集成電路中，振蕩器為集成電路中的各種數(shù)字信號(hào)處理模塊提供時(shí)鐘信號(hào)。然而，在集成電路中，基于反相器的簡(jiǎn)單環(huán)形振蕩器的輸出頻率會(huì)隨電源電壓有巨大的波動(dòng)，不適用于對(duì)時(shí)鐘頻率要求較高的應(yīng)用環(huán)境。在現(xiàn)有技術(shù)中，公告號(hào)為CN201222719Y的中國(guó)專(zhuān)利公開(kāi)了一種高精準(zhǔn)環(huán)形振蕩器，參考圖1所示，包括至少一個(gè)環(huán)形振蕩器級(jí)2和與其電連接的電流源1，其中所述環(huán)形振蕩器級(jí)2包括兩種不同導(dǎo)電類(lèi)型的MOS場(chǎng)效應(yīng)管構(gòu)成的反相器以及與所述反相器電連接的MOS場(chǎng)效應(yīng)管；所述電流源1包括閾值電壓與環(huán)形振蕩器級(jí)2中的MOS場(chǎng)效應(yīng)管的閾值電壓相互補(bǔ)償?shù)腗OS場(chǎng)效應(yīng)管和可調(diào)電阻；Rmt為環(huán)形振蕩器信號(hào)輸出端。上述技術(shù)用場(chǎng)效應(yīng)晶體管的柵源電壓Ves電壓與可調(diào)電阻R產(chǎn)生一個(gè)大小為Ves/R 或其倍數(shù)的電流。當(dāng)采用上述電流對(duì)電容進(jìn)行充電時(shí)，一旦電容兩端的電壓達(dá)到Ves時(shí)，振蕩器的輸出狀態(tài)就發(fā)生翻轉(zhuǎn)。同時(shí)控制MOS場(chǎng)效應(yīng)管對(duì)電容進(jìn)行放電。然后進(jìn)行下一個(gè)時(shí)間周期的充電-放電過(guò)程。但其產(chǎn)生電流的基準(zhǔn)電壓為MOS場(chǎng)效應(yīng)管的柵源電壓Ves，一般MOS場(chǎng)效應(yīng)管的柵源電壓Ves為0. 7V，該電壓值較高，因此使得這種結(jié)構(gòu)的振蕩器不太適合低功耗的應(yīng)用場(chǎng)
I=I O此外，公開(kāi)號(hào)為CN101286733A的中國(guó)專(zhuān)利申請(qǐng)公開(kāi)了一種低壓低功耗振蕩器，參見(jiàn)圖2所示，包括電容 Cl ；電流源產(chǎn)生電路，包括啟動(dòng)電路、由第一PMOS晶體管MPl和第二PMOS晶體管MP2 構(gòu)成的電流鏡、由第一 NMOS晶體管麗1和第二 NMOS晶體管麗2構(gòu)成的放大電路、以及電阻 Rl ；由第四PMOS晶體管MP4構(gòu)成的充電電路；由第四NMOS晶體管MN4構(gòu)成的比較電路；由第三NMOS晶體管麗3構(gòu)成的放電電路；由第一反相器Ul和第二反相器U2構(gòu)成的延時(shí)電路。上述技術(shù)利用第一 PMOS晶體管MPl的柵源電壓Vesi和第二 PMOS晶體管MP2的柵源電壓Ves2之間的電壓差Δ Ves與電阻Rl產(chǎn)生電流，對(duì)電容Cl充電，當(dāng)電容Cl兩端的電壓達(dá)到AVes時(shí)，振蕩器的輸出狀態(tài)翻轉(zhuǎn)，電容Cl上的電荷被釋放；然后進(jìn)入下一個(gè)充電-放電時(shí)間周期。但是上述振蕩器中，判斷電容Cl的電壓是否充電到AVes的比較電路(即第四 NMOS晶體管ΜΝ4)和充電電路(即第四PMOS晶體管ΜΡ4)組成單級(jí)反相放大器，其放大增益有限，且響應(yīng)速度較慢，從而直接影響時(shí)鐘頻率的精度。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種高精準(zhǔn)的振蕩器。為解決上述問(wèn)題，本發(fā)明提供了一種振蕩器，包括第一電容，所述第一電容的負(fù)極接地；電流源電路，用于提供基準(zhǔn)電流，所述基準(zhǔn)電流為I =IiM ·ντ，其中1為基準(zhǔn)電流， η為與工藝相關(guān)的常數(shù)，Vt為熱電壓，M為與電流源電路中器件尺寸相關(guān)的參數(shù)，所述電流源電路的輸出端連接所述第一電容的正極，用于對(duì)所述第一電容進(jìn)行充電；放電電路，其輸出端連接所述第一電容的正極，用于對(duì)所述第一電容進(jìn)行放電；失調(diào)比較器，其正輸入端連接所述第一電容的正極，其輸出端連接所述放電電路的輸入端，當(dāng)所述第一電容正極的電壓大于失調(diào)電壓時(shí)，所述失調(diào)比較器的輸出端狀態(tài)進(jìn)行翻轉(zhuǎn)，驅(qū)動(dòng)所述放電電路開(kāi)始對(duì)所述第一電容進(jìn)行放電；當(dāng)所述第一電容正極的電壓小于失調(diào)電壓時(shí)，所述失調(diào)比較器的輸出端狀態(tài)再次發(fā)生翻轉(zhuǎn)，驅(qū)動(dòng)所述放電電路停止對(duì)所述第一電容進(jìn)行放電，所述電流源電路重新對(duì)所述第一電容進(jìn)行充電；所述失調(diào)電壓為Vth =η · Ink · Vt，其中VTH為失調(diào)電壓，η為與工藝相關(guān)的常數(shù)，Vt為熱電壓，k為與失調(diào)比較器的器件尺寸相關(guān)的參數(shù)?？蛇x地，所述振蕩器還包括啟動(dòng)電路，其輸出端連接所述電流源電路，用于啟動(dòng)電流源電路工作?？蛇x地，所述啟動(dòng)電路包括第一 PMOS晶體管、第一 NMOS晶體管、第二 PMOS晶體管和第二電容，其中第一 PMOS晶體管的源極接電源電壓，第一 PMOS晶體管的柵極、第一 NMOS晶體管的柵極、第二 PMOS晶體管的源極和第二電容的正極相連接且作為啟動(dòng)電路的輸出端；第一 PMOS晶體管的漏極、第一 NMOS晶體管的漏極、第二 PMOS晶體管的柵極和第二 PMOS晶體管的漏極相連接，第一 NMOS晶體管的源極接地；第二電容的負(fù)極接地?？蛇x地，所述電流源電路包括第三PMOS晶體管、第四PMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第五PMOS晶體管和電阻，其中第三PMOS晶體管的源極連接電源電壓，第三PMOS晶體管的漏極、第二 NMOS晶體管的柵極、第二 NMOS晶體管的漏極和第三 NMOS晶體管的柵極相連接；第二 NMOS晶體管的源極接地；第四PMOS晶體管的源極連接電源電壓；第五PMOS晶體管的源極連接電源電壓；所述啟動(dòng)電路的輸出端、第三PMOS晶體管的柵極、第四PMOS晶體管的柵極、第四PMOS晶體管的漏極和第三NMOS晶體管的漏極和第五PMOS晶體管的柵極相連接；第五PMOS晶體管的漏極作為所述電流源電路的輸出端，其連接所述第一電容的正極；第三NMOS晶體管的源極連接電阻的一端，電阻的另一端接地?？蛇x地，所述第三NMOS晶體管和第二 NMOS晶體管均工作在亞閾值區(qū)，且所述 In τη
Μ = 其中m為第三NMOS晶體管和第二 NMOS晶體管的寬長(zhǎng)比的比值，R為所述電阻的 K
電阻值?？蛇x地，所述電阻的溫度系數(shù)小于或等于400ppm/°C?？蛇x地，所述放電電路包括第四NMOS晶體管，其中第四NMOS晶體管的源極連接電容的正極，第四NMOS晶體管的漏極接地，第四NMOS晶體管的柵極連接失調(diào)比較器的輸出端。
可選地，所述失調(diào)比較器還包括偏置端，其偏置端連接所述第五PMOS晶體管的柵極。可選地，所述失調(diào)比較器包括第六PMOS晶體管、第七PMOS晶體管、第八PMOS晶體管、第九PMOS晶體管、第五NMOS晶體管、第六NMOS晶體管和第七NMOS晶體管，其中第八PMOS晶體管的柵極和第九PMOS晶體管的柵極相連作為失調(diào)比較器的偏置端，第八PMOS 晶體管的源極連接電源電壓，第九PMOS晶體管的源極連接電源電壓；第六PMOS晶體管的柵極連接第一電容的正極，第七PMOS晶體管的柵極接地；第八PMOS晶體管的漏極、第六PMOS 晶體管的源極和第七PMOS晶體管的源極相連接；第六PMOS晶體管的漏極、第五NMOS晶體管的漏極、第五NMOS晶體管的柵極、第六NMOS晶體管的柵極和第七NMOS晶體管的柵極相連接；第五NMOS晶體管的源極接地，第六NMOS晶體管的源極接地；第七NMOS晶體管的源極接地；第九PMOS晶體管的漏極和第七NMOS晶體管的漏極相連且連接所述放電電路的輸入端?？蛇x地，所述第六PMOS晶體管和第七PMOS晶體管均工作在亞閾值區(qū)，所述k為第六PMOS晶體管的寬長(zhǎng)比和第七PMOS晶體管的寬長(zhǎng)比的比值?？蛇x地，所述失調(diào)比較器的增益大于或等于60dB。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)1)電流源電路提供的基準(zhǔn)電流和失調(diào)比較器提供的失調(diào)電壓都主要與器件的尺寸相關(guān)，從而振蕩器的時(shí)間周期不易受集成電路工藝的影響，且失調(diào)比較器的失調(diào)電壓對(duì)振蕩器的精度影響較小，最終提高了振蕩器的精準(zhǔn)度。2)可選方案中，所述電流源電路中的第三NMOS晶體管和第二 NMOS晶體管均工作在亞閾值區(qū)，所述失調(diào)比較器中的第六PMOS晶體管和第七PMOS晶體管均工作在亞閾值區(qū)， 因此振蕩器可以在極低的電流下工作，降低了振蕩器的功耗。3)可選方案中，所述失調(diào)比較器的增益大于或等于60dB，從而減小了失調(diào)比較器的有限增益對(duì)時(shí)鐘頻率的影響。4)可選方案中，所述電阻的溫度系數(shù)小于或等于10_4ppm/°C (即10E-6 · °C )，從而使得振蕩器的頻率受溫度的影響比較小，進(jìn)一步提高了振蕩器的精準(zhǔn)度。


圖1是現(xiàn)有技術(shù)一種高精準(zhǔn)環(huán)形振蕩器的結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)一種低壓低功耗振蕩器的結(jié)構(gòu)示意圖；圖3是本發(fā)明實(shí)施方式中振蕩器的結(jié)構(gòu)示意圖；圖4是本發(fā)明實(shí)施例中振蕩器的結(jié)構(gòu)示意圖；圖5是圖4中失調(diào)比較器的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限
6制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)中振蕩器存在功耗較高或精度較低的缺陷，因此如何實(shí)現(xiàn)低功耗且高精準(zhǔn)的振蕩器就成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。為了克服上述缺陷，本發(fā)明提供了一種振蕩器，參考圖3所示，包括電流源電路11，用于提供基準(zhǔn)電流，所述基準(zhǔn)電流為I = ηΜ ·ντ，其中1為基準(zhǔn)電流，η為與工藝相關(guān)的常數(shù)，Vt為熱電壓，M為與電流源電路11中器件尺寸相關(guān)的參數(shù)，所述電流源電路11的輸出端連接第一電容C的正極+，用于對(duì)所述第一電容C進(jìn)行充電；第一電容C，所述第一電容C的負(fù)極-接地GND ；放電電路13，其輸出端連接所述第一電容C的正極+，用于對(duì)所述第一電容C進(jìn)行放電；失調(diào)比較器U,其正輸入端+連接所述第一電容C的正極+，其輸出端OUT連接所述放電電路13的輸入端，當(dāng)所述第一電容C正極+的電壓大于失調(diào)電壓時(shí)，所述失調(diào)比較器U的輸出端OUT狀態(tài)進(jìn)行翻轉(zhuǎn)，驅(qū)動(dòng)所述放電電路13開(kāi)始對(duì)所述第一電容C進(jìn)行放電； 當(dāng)所述第一電容C正極+的電壓小于失調(diào)電壓時(shí)，所述失調(diào)比較器U的輸出端狀態(tài)再次發(fā)生翻轉(zhuǎn)，驅(qū)動(dòng)所述放電電路13停止對(duì)所述第一電容C進(jìn)行放電，所述電流源電路11重新對(duì)所述第一電容C進(jìn)行充電；所述失調(diào)電壓為Vth = η · In k · Vt，其中VTH為失調(diào)電壓，η為與工藝相關(guān)的常數(shù)，Vt為熱電壓，k為與失調(diào)比較器U的器件尺寸相關(guān)的參數(shù)。所述熱電壓Vt是指閉合電路中由于兩點(diǎn)間存在溫差而出現(xiàn)的電位差，其對(duì)于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。下面結(jié)合附圖進(jìn)行詳細(xì)說(shuō)明。參考圖4所示，本實(shí)施例提供了一種振蕩器，包括啟動(dòng)電路14，包括第一PMOS晶體管MP1、第一NMOS晶體管MN1、第二PMOS晶體管 MP2和第二電容C2。其中第一 PMOS晶體管MPl的源極接電源電壓VDD，第一 PMOS晶體管 MPl的柵極、第一 NMOS晶體管麗1的柵極、第二 PMOS晶體管MP2的源極和第二電容C2的正極相連接且作為啟動(dòng)電路14的輸出端。第一 PMOS晶體管MPl的漏極、第一 NMOS晶體管麗1的漏極、第二 PMOS晶體管MP2的柵極和第二 PMOS晶體管MP2的漏極相連接，第一 NMOS 晶體管麗1的源極接地GND。第二電容C2的負(fù)極接地GND。電流源電路11，包括第三PMOS晶體管MP3、第四PMOS晶體管MP4、第二匪OS晶體管MN2、第三匪OS晶體管MN3、第五PMOS晶體管MP5和電阻R。其中第三PMOS晶體管MP3 的源極連接電源電壓VDD，第三PMOS晶體管MP3的漏極、第二 NMOS晶體管麗2的柵極、第二匪OS晶體管麗2的漏極和第三匪OS晶體管麗3的柵極相連接。第二匪OS晶體管麗2的源極接地GND。第四PMOS晶體管MP4的源極連接電源電壓VDD。第五PMOS晶體管MP5的源極連接電源電壓VDD。啟動(dòng)電路14的輸出端、第三PMOS晶體管MP3的柵極、第四PMOS晶體管MP4的柵極、第四PMOS晶體管MP4的漏極、第五PMOS晶體管MP5的柵極和第三NMOS晶體管麗3的漏極相連接。第五PMOS晶體管MP5的漏極連接第一電容C的正極，且第五PMOS 晶體管MP5的漏極作為電流源電路11的輸出端。第三NMOS晶體管麗3的源極連接電阻R 的一端，電阻R的另一端接地GND。第一電容C，所述第一電容C的正極+連接電流源電路11的輸出端，所述第一電容 C的負(fù)極-接地GND。
放電電路13，包括第四NMOS晶體管MN4。其中第四NMOS晶體管MN4的源極作為放電電路13的輸出端，連接第一電容C的正極+，第四NMOS晶體管MN4的漏極接地GND， 第四NMOS晶體管MN4的柵極作為放電電路13的輸入端，連接失調(diào)比較器U的輸出端OUT。失調(diào)比較器U，包括正輸入端+、負(fù)輸入端_、輸出端OUT和偏置端bias。其中正輸入端+連接第一電容C的正極+，負(fù)輸入端-接地GND，輸出端OUT連接放電電路13的輸入端，偏置端bias連接偏置電壓源。本實(shí)施例中所述偏置端bias可以直接連接第五PMOS 晶體管MP5的柵極。所述失調(diào)比較器U的偏置端bias的作用是為失調(diào)比較器U提供工作所需要的偏置電壓，需要說(shuō)明的是，在本發(fā)明的其他實(shí)施例中，所述偏置端bias還可以連接其他可以提供偏置電壓(即一個(gè)固定偏壓)的器件，其不應(yīng)限制本發(fā)明的保護(hù)范圍。本實(shí)施例中所述失調(diào)比較器U的輸出端OUT可以作為振蕩器的輸出端，用于輸出時(shí)鐘信號(hào)。其中，所述啟動(dòng)電路14用于保證電源電壓VDD上電時(shí)，電流源電路11能正常工作。本實(shí)施例中第一 PMOS晶體管MPl和第一 NMOS晶體管麗1接成反相器形式，所述第二 PMOS晶體管MP2接成二極管形式。反相器輸入端接二極管負(fù)端，反相器輸出端接二極管正端；第二電容C2的正極接二極管負(fù)端，第二電容C2的負(fù)極接地GND。這樣反相器輸入端的電位在上電之后開(kāi)始可能保持電源電壓，從而反相器的輸出電壓等于零。但是隨著電源電壓VDD的升高，當(dāng)電源電壓VDD大于第一 PMOS晶體管MPl的閾值電壓和第二 PMOS晶體管MP2的閾值電壓之和時(shí)，從電源電壓VDD到地GND依次經(jīng)過(guò)第四PMOS晶體管MP4、第二 PMOS晶體管MP2和第一 NMOS晶體管麗1形成電流通路，同時(shí)從第一 PMOS晶體管MPl到第一 NMOS晶體管也形成電流通路，從而可以啟動(dòng)電流源電路11，擺脫零電流的工作狀態(tài)。同時(shí)反相器輸入端的電壓降低之后，反相器輸出端電壓變高，由于二極管反偏，反相器輸入端的電位不可能再恢復(fù)到電源電壓。需要說(shuō)明的是，本發(fā)明還可以采用其他結(jié)構(gòu)的啟動(dòng)電路14，其對(duì)于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。其中，所述電流源電路11中第二 NMOS晶體管麗2和第三NMOS晶體管麗3均工作在亞閾值區(qū)，且第二 NMOS晶體管麗2的寬長(zhǎng)比和第三NMOS晶體管麗3的寬長(zhǎng)比的比值為 1 m，m大于1。所述第三PMOS晶體管MP3和第四PMOS晶體管MP4的尺寸可以相同，且組成電流鏡單元，以保證第二 NMOS晶體管麗2和第三NMOS晶體管麗3的輸入電流相同。本實(shí)施例中電流源電路11輸出的基準(zhǔn)電流為
Γ π T AVr、 η Inm TrI = ~— =--V7R R T其中n為與工藝相關(guān)的常數(shù)，m為第三NMOS晶體管麗3和第二 NMOS晶體管麗2 的寬長(zhǎng)比的比值，Vt為熱電壓(常溫下為^mV)，R為電阻R的電阻值。由于第二 NMOS晶體管MN2和第三NMOS晶體管MN3均工作在亞閾值區(qū)，因此所述電流源電路11提供的基準(zhǔn)電流與電源電壓VDD沒(méi)有關(guān)系，且電流源電路11工作所需的電流比較小，從而降低了振蕩器的功耗。需要說(shuō)明的是，在本發(fā)明的其他實(shí)施例中，還可以采用其他結(jié)構(gòu)的電流源電路11，
In τη
只要其提供的基準(zhǔn)電流為I = ηΜ · Vt，其中所述M =;，都在本發(fā)明的保護(hù)范圍之內(nèi)。
K其中，所述電流源電路11對(duì)第一電容C進(jìn)行充電。本實(shí)施例中第五PMOS晶體管MP5、第四PMOS晶體管MP4和第三PMOS晶體管MP3的尺寸可以相等，且第五PMOS晶體管 MP5、第四PMOS晶體管MP4和第三PMOS晶體管MP3分別組成電流鏡。由于第五PMOS晶體管MP5的柵源電壓與第四PMOS晶體管MP4的柵源電壓相等，且第五PMOS晶體管MP5和第四PMOS晶體管MP4的尺寸相等，因此第四PMOS晶體管MP4的漏極電流和第五PMOS晶體管 MP5的漏極電流相同。又考慮到第五PMOS晶體管MP5是電壓控制器件，其柵極電流很小(可
AJzr τ ·\ W
以近似為0)，因此第五PMOS晶體管ΜΡ5的漏極電流也可以表示為/ = + =&。
KK相應(yīng)地，經(jīng)過(guò)一段時(shí)間t之后，第一電容C正極+的電壓V。為
/ · t η ■ \nm Τvr =——=--V7- t,
c C RC其中C為第一電容C的電容值。其中，所述失調(diào)比較器U具有正失調(diào)電壓，即當(dāng)失調(diào)比較器U正輸入端+的電壓大于負(fù)輸入端-的失調(diào)電壓時(shí)，失調(diào)比較器U的輸出端OUT的狀態(tài)才發(fā)生翻轉(zhuǎn)。 所述失調(diào)比較器U的增益可以大于或等于60dB，從而減小了失調(diào)比較器的有限增益對(duì)時(shí)鐘頻率的影響，具體地，如60dB、70dB或80dB。作為一個(gè)具體例子，參考圖5所示，所述失調(diào)比較器U包括第六PMOS晶體管MP6、 第七PMOS晶體管MP7、第八PMOS晶體管MP8、第九PMOS晶體管MP9、第五NMOS晶體管MN5、 第六NMOS晶體管MN6和第七NMOS晶體管麗7。其中第八PMOS晶體管MP8的柵極和第九 PMOS晶體管MP9的柵極相連作為失調(diào)比較器U的偏置端bias。第八PMOS晶體管MP8的源極連接電源電壓VDD，第九PMOS晶體管MP9的源極連接電源電壓VDD。第六PMOS晶體管 MP6的柵極作為失調(diào)比較器U的正輸入端+，第七PMOS晶體管MP7的柵極作為失調(diào)比較器 U的負(fù)輸入端_。第八PMOS晶體管MP8的漏極、第六PMOS晶體管MP6的源極和第七PMOS 晶體管MP7的源極相連接。第六PMOS晶體管MP6的漏極、第五NMOS晶體管麗5的漏極、第五NMOS晶體管麗5的柵極、第六NMOS晶體管MN6的柵極和第七NMOS晶體管麗7的柵極相連接。第五NMOS晶體管麗5的源極接地GND，第六NMOS晶體管MN6的源極接地GND。第七 PMOS晶體管MP7的漏極連接第六MNOS晶體管MN6的漏極。第七NMOS晶體管麗7的源極接地GND。第九PMOS晶體管MP9的漏極和第七NMOS晶體管麗7的漏極相連且作為失調(diào)比較器U的輸出端OUT。本實(shí)施例中所述失調(diào)比較器U的結(jié)構(gòu)與差分放大器相同，但是與常規(guī)差分放大器不同的是它的兩個(gè)輸入管(即第六PMOS晶體管MP6和第七PMOS晶體管MP7)的尺寸不同， 從而可以產(chǎn)生失調(diào)電壓。本實(shí)施例中所述失調(diào)比較器U中的第六PMOS晶體管MP6的寬長(zhǎng)比和第七PMOS晶體管MP7的寬長(zhǎng)比不同，且第六PMOS晶體管MP6和第七PMOS晶體管MP7工作在亞閾值區(qū)。當(dāng)?shù)诹鵓MOS晶體管MP6的寬長(zhǎng)比和第七PMOS晶體管MP7的寬長(zhǎng)比的比值為k 1 時(shí)，失調(diào)比較器U的負(fù)輸入端-的失調(diào)電壓Vth為Vth = Δ Vgs = η · Ink ‘ Vt,其中n為與工藝相關(guān)的常數(shù)，Vt為熱電壓(常溫下為沈mV)，Δ Ves為第六PMOS晶體管ΜΡ6的柵源電壓與第七PMOS晶體管ΜΡ7的柵源電壓之間的電壓差，k大于1。由于第六PMOS晶體管MP6和第七PMOS晶體管MP7工作在亞閾值區(qū)，因此所述失調(diào)比較器U的負(fù)輸入端-的失調(diào)電壓Vth與電源電壓VDD無(wú)關(guān)，且失調(diào)比較器U工作所需的電流也比較小，從而進(jìn)一步降低了振蕩器的功耗。此外，本實(shí)施例中所述失調(diào)比較器U采用的是兩級(jí)運(yùn)放的結(jié)構(gòu)，從而使得失調(diào)比較器U的增益比較高，響應(yīng)速度更快，大大減小了失調(diào)比較器U的有限增益對(duì)時(shí)鐘頻率的影響。需要說(shuō)明的是，在本發(fā)明的其他實(shí)施例中，還可以采用三級(jí)運(yùn)放及三級(jí)運(yùn)放以上的結(jié)構(gòu)，其不限制本發(fā)明的保護(hù)范圍。本實(shí)施例振蕩器的工作過(guò)程包括1)為振蕩器上電，啟動(dòng)電路14保證電流源電路11正常工作，電流源電路11為提供基準(zhǔn)電流，并對(duì)第一電容C進(jìn)行充電。2)當(dāng)充電時(shí)間較短時(shí)，第一電容C的正極+電壓小于失調(diào)電壓Vth時(shí)，失調(diào)比較器 U的輸出端為低電平，放電電路13不工作(即第四NMOS晶體管MN4處于截止?fàn)顟B(tài))。3)經(jīng)過(guò)一段時(shí)間充電后，第一電容C的正極+電壓大于失調(diào)電壓Vth，此時(shí)失調(diào)比較器U的輸出端翻轉(zhuǎn)為高電平，放電電路13開(kāi)始對(duì)第一電容C進(jìn)行放電(即第四NMOS晶體管MN4處于導(dǎo)通狀態(tài))，此時(shí)雖然電流源電路11仍在對(duì)第一電容C進(jìn)行充電，但由于充電的電流遠(yuǎn)小于放電的電流，因此此時(shí)的充電可以忽略不計(jì)。4)隨著放電電路13對(duì)電容C的放電，電容C的正極+電壓不斷減小，從而失調(diào)比較器U的正輸入端+電壓變低，當(dāng)失調(diào)比較器U的正輸入端+電壓小于失調(diào)電壓時(shí)，使得失調(diào)比較器U的輸出端OUT為低電平，此時(shí)放電電路13停止工作(即第五NMOS晶體管麗5 重新處于截止?fàn)顟B(tài))，第一電容C重新開(kāi)始充電。為了保證振蕩器的精準(zhǔn)度，本實(shí)施例中放電電路13對(duì)第一電容C的放電時(shí)間要小于失調(diào)比較器U的響應(yīng)時(shí)間，以保證第一電容C上的電荷在下一次充電前被徹底釋放。失調(diào)比較器U的響應(yīng)時(shí)間tp可表示為
Γ nvdd/2tn =-
p SR式中，SR為失調(diào)比較器U的擺率(slew rate)(所述擺率為失調(diào)比較器U在輸入端施加大信號(hào)電壓時(shí)輸出端電壓變化的速率，單位為V/us)。第一電容C兩端的電壓隨放電時(shí)間t的關(guān)系可表示為U(t) = Uo.ei,其中U(t)為放電過(guò)程中第一電容C兩端的瞬態(tài)電壓值，Utl為第一電容C上電壓的初態(tài)。Td為放電電路13的時(shí)間常數(shù)，SP = RQNC，Rqn為放電電路13的導(dǎo)通電阻，C為第一電容C的電容值。本實(shí)施例中可以設(shè)放電過(guò)程中第一電容C兩端的電壓下降到初始值
的1/10000所需的時(shí)間為電容的放電時(shí)間td，即~=(-&)也(^^) = 9.21義=9.2^^/。為了保證振蕩器的精準(zhǔn)度，要求第一電容C的放電時(shí)間小于或等于失調(diào)比較器U 的傳輸延遲時(shí)間％，即td < tp。將放電時(shí)間τ d和傳輸延遲時(shí)間τ ρ帶入上式可得9.21. RonC
即凡 《0.054^^。本實(shí)施例中放電電路13對(duì)第一電容C的放電時(shí)間非常短，其相對(duì)于電流源電路11 對(duì)第一電容C的充電時(shí)間可以忽略不計(jì)，因此本實(shí)施例中第一電容C進(jìn)行一次充電的時(shí)間作為振蕩器的時(shí)間周期，即當(dāng)?shù)谝浑娙軨的正極+的電壓等于失調(diào)比較器U的失調(diào)電壓時(shí)所經(jīng)歷的充電時(shí)間就是振蕩器的時(shí)間周期，從而本實(shí)施例中振蕩器的時(shí)間周期T為
In kT = ^-RC,
\nm其中m為電流源電路11中第三NMOS晶體管和第二NMOS晶體管的寬長(zhǎng)比的比值， k為失調(diào)比較器U中第六PMOS晶體管的寬長(zhǎng)比和第七PMOS晶體管的寬長(zhǎng)比的比值，m大于 1，k大于1，R為電流源電路11中電阻R的電阻值，C為第一電容C的電容值。分析上述公式可知本實(shí)施例中振蕩器的時(shí)間周期T與η (即與工藝相關(guān)的常數(shù)) 和VT(即熱電壓)均沒(méi)有關(guān)系，即振蕩器不易受集成電路工藝的影響，從而進(jìn)一步保證了振蕩器的精準(zhǔn)度。m、k、R和C都是器件的物理參數(shù)，與失調(diào)比較器U的偏置電壓無(wú)關(guān)。本實(shí)施例中振蕩器的時(shí)鐘周期不僅可以通過(guò)調(diào)整電阻R的電阻值和第一電容C的電容值來(lái)實(shí)現(xiàn)，還可以通過(guò)調(diào)整電流源電路11中第三NMOS晶體管麗3和第二匪OS晶體管麗2的寬長(zhǎng)比的比值或/和失調(diào)比較器U中第六PMOS晶體管MP6的寬長(zhǎng)比和第七PMOS晶體管MP7的寬長(zhǎng)比的比值來(lái)實(shí)現(xiàn)。在低頻的應(yīng)用場(chǎng)合中，可以減小電阻R和第一電容C在芯片上所占的面積。所述電阻R的溫度系數(shù)可以小于或等于400ppm/°C。具體地，可以采用正溫度系數(shù)和負(fù)溫度系數(shù)組合的方法，其對(duì)于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。當(dāng)電阻R的溫度系數(shù)比較小時(shí)，電阻R的電阻值就不易受溫度的影響，從而振蕩器的時(shí)間周期T受溫度的影響就很小，最終振蕩器的精準(zhǔn)度會(huì)更高。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種振蕩器，其特征在于，包括 第一電容，所述第一電容的負(fù)極接地；電流源電路，用于提供基準(zhǔn)電流，所述基準(zhǔn)電流為I = ηΜ·ντ，其中1為基準(zhǔn)電流，η為與工藝相關(guān)的常數(shù)，Vt為熱電壓，M為與電流源電路中器件尺寸相關(guān)的參數(shù)，所述電流源電路的輸出端連接所述第一電容的正極，用于對(duì)所述第一電容進(jìn)行充電；放電電路，其輸出端連接所述第一電容的正極，用于對(duì)所述第一電容進(jìn)行放電； 失調(diào)比較器，其正輸入端連接所述第一電容的正極，其輸出端連接所述放電電路的輸入端，當(dāng)所述第一電容正極的電壓大于失調(diào)電壓時(shí)，所述失調(diào)比較器的輸出端狀態(tài)進(jìn)行翻轉(zhuǎn)，驅(qū)動(dòng)所述放電電路開(kāi)始對(duì)所述第一電容進(jìn)行放電；當(dāng)所述第一電容正極的電壓小于失調(diào)電壓時(shí)，所述失調(diào)比較器的輸出端狀態(tài)再次發(fā)生翻轉(zhuǎn)，驅(qū)動(dòng)所述放電電路停止對(duì)所述第一電容進(jìn)行放電，所述電流源電路重新對(duì)所述第一電容進(jìn)行充電；所述失調(diào)電壓為Vth = η · Ink · Vt，其中VTH為失調(diào)電壓，η為與工藝相關(guān)的常數(shù)，Vt為熱電壓，k為與失調(diào)比較器的器件尺寸相關(guān)的參數(shù)。
2.如權(quán)利要求1所述的振蕩器，其特征在于，還包括啟動(dòng)電路，其輸出端連接所述電流源電路，用于啟動(dòng)電流源電路工作。
3.如權(quán)利要求2所述的振蕩器，其特征在于，所述啟動(dòng)電路包括第一PMOS晶體管、第一NMOS晶體管、第二 PMOS晶體管和第二電容，其中第一 PMOS晶體管的源極接電源電壓， 第一 PMOS晶體管的柵極、第一 NMOS晶體管的柵極、第二 PMOS晶體管的源極和第二電容的正極相連接且作為啟動(dòng)電路的輸出端；第一 PMOS晶體管的漏極、第一 NMOS晶體管的漏極、 第二 PMOS晶體管的柵極和第二 PMOS晶體管的漏極相連接，第一 NMOS晶體管的源極接地； 第二電容的負(fù)極接地。
4.如權(quán)利要求2所述的振蕩器，其特征在于，所述電流源電路包括第三PMOS晶體管、 第四PMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第五PMOS晶體管和電阻，其中第三PMOS晶體管的源極連接電源電壓，第三PMOS晶體管的漏極、第二 NMOS晶體管的柵極、第二NMOS晶體管的漏極和第三NMOS晶體管的柵極相連接；第二 NMOS晶體管的源極接地；第四PMOS晶體管的源極連接電源電壓；第五PMOS晶體管的源極連接電源電壓；所述啟動(dòng)電路的輸出端、第三PMOS晶體管的柵極、第四PMOS晶體管的柵極、第四PMOS晶體管的漏極和第三NMOS晶體管的漏極和第五PMOS晶體管的柵極相連接；第五PMOS晶體管的漏極作為所述電流源電路的輸出端，其連接所述第一電容的正極；第三NMOS晶體管的源極連接電阻的一端，電阻的另一端接地。
5.如權(quán)利要求4所述的振蕩器，其特征在于，所述第三NMOS晶體管和第二NMOS晶體管In τη均工作在亞閾值區(qū)，且所述M其中m為第三NMOS晶體管和第二 NMOS晶體管的寬K長(zhǎng)比的比值，R為所述電阻的電阻值。
6.如權(quán)利要求4所述的振蕩器，其特征在于，所述電阻的溫度系數(shù)小于或等于 400ppm/°C。
7.如權(quán)利要求1所述的振蕩器，其特征在于，所述放電電路包括第四NMOS晶體管，其中第四NMOS晶體管的源極連接電容的正極，第四NMOS晶體管的漏極接地，第四NMOS晶體管的柵極連接所述失調(diào)比較器的輸出端。
8.如權(quán)利要求4所述的振蕩器，其特征在于，所述失調(diào)比較器還包括偏置端，其偏置端連接所述第五PMOS晶體管的柵極。
9.如權(quán)利要求8所述的振蕩器，其特征在于，所述失調(diào)比較器包括第六PMOS晶體管、 第七PMOS晶體管、第八PMOS晶體管、第九PMOS晶體管、第五NMOS晶體管、第六NMOS晶體管和第七NMOS晶體管，其中第八PMOS晶體管的柵極和第九PMOS晶體管的柵極相連作為所述失調(diào)比較器的偏置端，第八PMOS晶體管的源極連接電源電壓，第九PMOS晶體管的源極連接電源電壓；第六PMOS晶體管的柵極連接第一電容的正極，第七PMOS晶體管的柵極接地； 第八PMOS晶體管的漏極、第六PMOS晶體管的源極和第七PMOS晶體管的源極相連接；第六 PMOS晶體管的漏極、第五NMOS晶體管的漏極、第五NMOS晶體管的柵極、第六NMOS晶體管的柵極和第七NMOS晶體管的柵極相連接；第五NMOS晶體管的源極接地，第六NMOS晶體管的源極接地；第七NMOS晶體管的源極接地；第九PMOS晶體管的漏極和第七NMOS晶體管的漏極相連且連接所述放電電路的輸入端。
10.如權(quán)利要求9所述的振蕩器，其特征在于，所述第六PMOS晶體管和第七PMOS晶體管均工作在亞閾值區(qū)，所述k為第六PMOS晶體管的寬長(zhǎng)比和第七PMOS晶體管的寬長(zhǎng)比的比值。
11.如權(quán)利要求1所述的振蕩器，其特征在于，所述失調(diào)比較器的增益大于或等于 60dB。
全文摘要
一種振蕩器，包括第一電容，其負(fù)極接地；電流源電路，用于提供基準(zhǔn)電流，電流源電路的輸出端連接第一電容的正極，用于對(duì)第一電容進(jìn)行充電；放電電路，其輸出端連接第一電容的正極，用于對(duì)第一電容進(jìn)行放電；失調(diào)比較器，其正輸入端連接第一電容的正極，其輸出端連接放電電路的輸入端，當(dāng)?shù)谝浑娙菡龢O的電壓大于失調(diào)電壓時(shí)，失調(diào)比較器的輸出端狀態(tài)進(jìn)行翻轉(zhuǎn)，驅(qū)動(dòng)放電電路開(kāi)始對(duì)所述第一電容進(jìn)行放電；當(dāng)?shù)谝浑娙菡龢O的電壓小于失調(diào)電壓時(shí)，失調(diào)比較器的輸出端狀態(tài)再次發(fā)生翻轉(zhuǎn)，驅(qū)動(dòng)放電電路停止對(duì)第一電容進(jìn)行放電，電流源電路重新對(duì)第一電容進(jìn)行充電。本發(fā)明提供的振蕩器功耗低，且精準(zhǔn)度高。
文檔編號(hào)G05F3/24GK102420591SQ20111036977
公開(kāi)日2012年4月18日 申請(qǐng)日期2011年11月18日 優(yōu)先權(quán)日2011年11月18日
發(fā)明者劉陽(yáng), 李清, 王磊, 郝樹(shù)森 申請(qǐng)人:上海復(fù)旦微電子集團(tuán)股份有限公司