專利名稱：擴(kuò)展eplc輸出點(diǎn)數(shù)模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可編程控制器，尤其是可編程控制器中的輸出擴(kuò)展模塊，具體地說(shuō)是擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊。
背景技術(shù)：
目前，可編程控制器PLC由于結(jié)構(gòu)簡(jiǎn)單、編程方便、性能優(yōu)異和應(yīng)用方便等特點(diǎn)， 尤其近年來(lái)通用可編程邏輯控制器和微型智能可編程器的開(kāi)發(fā)應(yīng)用，使得PLC成為當(dāng)今用途最為廣泛的工業(yè)控制器。但是隨著應(yīng)用復(fù)雜度的提高，PLC的應(yīng)用瓶頸也顯示出來(lái)，嵌入式智能可編程邏輯控制器，主模塊輸出點(diǎn)數(shù)范圍一般從16點(diǎn)到60點(diǎn)，但是一部分輸出口復(fù)用于控制和通訊接口之后，留作輸出的只有30根左右。對(duì)于大于30點(diǎn)的模塊必須考慮輸出的擴(kuò)展。目前，通常采用多級(jí)PLC控制的方式，將使整個(gè)控制系統(tǒng)的復(fù)雜程度大大提高， 而且系統(tǒng)的運(yùn)行不穩(wěn)定。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)嵌入式可編程控制器可用輸出接口較少、采用多級(jí)PLC又存在復(fù)雜程度高、系統(tǒng)不穩(wěn)定的問(wèn)題，提出擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊。本發(fā)明的技術(shù)方案是
擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊，它為一 SPI輸出擴(kuò)展電路，所述的SPI輸出擴(kuò)展電路的信號(hào)輸入端口與PLC控制器中SPI模塊的主出從入口相連，SPI輸出擴(kuò)展電路的時(shí)鐘信號(hào)端與 PLC控制器中SPI模塊的時(shí)鐘信號(hào)端相連。本發(fā)明的SPI輸出擴(kuò)展電路包括多個(gè)依次串接的移位寄存器，首個(gè)移位寄存器的串行信號(hào)輸入端與PLC控制器中SPI模塊的主出從入口相連，首個(gè)移位寄存器的串行信號(hào)輸出端與下一移位寄存器的串行信號(hào)輸入端相連；各移位寄存器的信號(hào)輸出端作為輸出模塊的輸出口。本發(fā)明的SPI輸出擴(kuò)展電路的移位寄存器為兩個(gè)。本發(fā)明的SPI輸出擴(kuò)展電路的移位寄存器均是串行輸入、并行輸出移位寄存器。本發(fā)明的有益效果
本發(fā)明的同步串行輸出接口，為一串行數(shù)據(jù)流在同步時(shí)鐘的作用下移入的設(shè)備。利用 SPI總線時(shí)鐘速度、數(shù)據(jù)位長(zhǎng)度、時(shí)鐘模式可以編程靈活控制的特點(diǎn)，具有不需要進(jìn)行尋址操作優(yōu)勢(shì)。本發(fā)明是將SPI總線與移位寄存器相結(jié)合，擴(kuò)展嵌入式智能可編程邏輯控制器主模塊輸出的設(shè)計(jì)方案。該電路設(shè)計(jì)簡(jiǎn)單，成本較低，而且輸出擴(kuò)展是個(gè)相對(duì)獨(dú)立的模塊， 應(yīng)用起來(lái)方便、可靠，將使得這種擴(kuò)展設(shè)計(jì)廣泛的應(yīng)用到嵌入式智能可編程邏輯控制器上， 有效解決了輸出接口不足的問(wèn)題。本發(fā)明提出了一種通過(guò)SPI總線與移位寄存器相結(jié)合16路輸出的設(shè)計(jì)方法。SPI 總線模塊三線工作在Master方式下，向HC595提供同步時(shí)鐘輸入。主模塊中，TMS470R1A288 的SPIl用于主模塊與擴(kuò)展模塊輸出之間的通訊，SPI2用來(lái)擴(kuò)展主模塊的輸出點(diǎn)數(shù)。SPI的信號(hào)線SPI2主出從入(SIMO)用于擴(kuò)展輸出點(diǎn)數(shù)，連接HC595的串行輸入端。


圖1是基于TMS470R1A288微處理器的嵌入式PLC系統(tǒng)框圖。圖2是本發(fā)明的SPI輸出擴(kuò)展電路的電路圖。圖3是本發(fā)明的移位寄存器HC595的功能模塊示意圖。圖4是本發(fā)明的SPI輸出控制流程圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。如圖1所示，擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊，它為一 SPI輸出擴(kuò)展電路，所述的SPI輸出擴(kuò)展電路的信號(hào)輸入端口與PLC控制器中SPI模塊的主出從入口相連，SPI輸出擴(kuò)展電路的時(shí)鐘信號(hào)端與PLC控制器中SPI模塊的時(shí)鐘信號(hào)端相連。本發(fā)明的SPI輸出擴(kuò)展電路包括多個(gè)依次串接的移位寄存器(型號(hào)可為HC595)， 首個(gè)移位寄存器的串行信號(hào)輸入端與PLC控制器中SPI模塊的主出從入口相連，首個(gè)移位寄存器的串行信號(hào)輸出端與下一移位寄存器的串行信號(hào)輸入端相連；各移位寄存器的信號(hào)輸出端作為輸出模塊的輸出口。本發(fā)明的SPI輸出擴(kuò)展電路的移位寄存器為兩個(gè)。本發(fā)明的SPI輸出擴(kuò)展電路的移位寄存器均是串行輸入、并行輸出移位寄存器輸出擴(kuò)展電路如圖2所示，兩片HC595是級(jí)聯(lián)的關(guān)系，TMS470R1A288的SPI總線數(shù)據(jù)
輸出信號(hào)端SPI2SIM0連接到Ul的串行數(shù)據(jù)輸入端DS，Ul的串行數(shù)據(jù)輸入端Q7，連接到 U2的串行數(shù)據(jù)輸入端DS。SPI的時(shí)鐘信號(hào)SPI2CLK經(jīng)過(guò)反相器U3后同時(shí)接到兩片HC595 的時(shí)鐘輸入端SH_CP。信號(hào)UDTY控制HC595數(shù)據(jù)的裝入，同時(shí)連接到Ul和U2的數(shù)據(jù)裝入端。TMS470R1A288的另外一個(gè)控制信號(hào)0UT_EN，同時(shí)連接到兩片HC595的OE端，控制并行數(shù)據(jù)的輸出。圖3是HC595內(nèi)部功能模塊示意圖，結(jié)合圖2和圖3，數(shù)據(jù)從SPI2SIM0輸出到并行數(shù)據(jù)輸出端可以分為三個(gè)階段首先，HC595的串行輸入數(shù)據(jù)SPI2SIM0在移位時(shí)鐘SPI2CLK 的作用下移入移位寄存器，寄存器清除端MR為低電平時(shí)只能清除移位寄存器中的內(nèi)容，并不能控制輸出端的狀態(tài)，設(shè)計(jì)中將該管腳通過(guò)R3電阻拉到高電平。其次，當(dāng)8位數(shù)據(jù)完整的移入移位寄存器后，在UDTY信號(hào)的作用下，移位寄存器中的數(shù)據(jù)存儲(chǔ)到8位存儲(chǔ)寄存器中，串行數(shù)據(jù)輸出端Q7’輸出的是最高位Q7的狀態(tài)；最后，當(dāng)OE信號(hào)有效時(shí)，數(shù)據(jù)輸出到8 位并行數(shù)據(jù)輸出端。本發(fā)明未涉及部分均與現(xiàn)有技術(shù)相同或可采用現(xiàn)有技術(shù)加以實(shí)現(xiàn)。
權(quán)利要求
1.一種擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊，其特征是它為一 SPI輸出擴(kuò)展電路，所述的SPI輸出擴(kuò)展電路的信號(hào)輸入端口與PLC控制器中SPI模塊的主出從入口相連，SPI輸出擴(kuò)展電路的時(shí)鐘信號(hào)端與PLC控制器中SPI模塊的時(shí)鐘信號(hào)端相連。
2.根據(jù)權(quán)利要求1所述的擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊，其特征是所述的SPI輸出擴(kuò)展電路包括多個(gè)依次串接的移位寄存器，首個(gè)移位寄存器的串行信號(hào)輸入端與PLC控制器中SPI 模塊的主出從入口相連，首個(gè)移位寄存器的串行信號(hào)輸出端與下一移位寄存器的串行信號(hào)輸入端相連；各移位寄存器的信號(hào)輸出端作為輸出模塊的輸出口。
3.根據(jù)權(quán)利要求2所述的擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊，其特征是所述的SPI輸出擴(kuò)展電路的移位寄存器為兩個(gè)。
4.根據(jù)權(quán)利要求2所述的擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊，其特征是所述的SPI輸出擴(kuò)展電路的移位寄存器均是串行輸入、并行輸出移位寄存器。
全文摘要
本發(fā)明公開(kāi)了擴(kuò)展EPLC輸出點(diǎn)數(shù)模塊，它為一SPI輸出擴(kuò)展電路，所述的SPI輸出擴(kuò)展電路的信號(hào)輸入端口與PLC控制器中SPI模塊的主出從入口相連，SPI輸出擴(kuò)展電路的時(shí)鐘信號(hào)端與PLC控制器中SPI模塊的時(shí)鐘信號(hào)端相連。本發(fā)明是將SPI總線與移位寄存器相結(jié)合，擴(kuò)展嵌入式智能可編程邏輯控制器主模塊輸出的設(shè)計(jì)方案。該電路設(shè)計(jì)簡(jiǎn)單，成本較低，而且輸出擴(kuò)展是個(gè)相對(duì)獨(dú)立的模塊，應(yīng)用起來(lái)方便、可靠，將使得這種擴(kuò)展設(shè)計(jì)廣泛的應(yīng)用到嵌入式智能可編程邏輯控制器上，有效解決了輸出接口不足的問(wèn)題。
文檔編號(hào)G05B19/05GK102495581SQ201110388579
公開(kāi)日2012年6月13日 申請(qǐng)日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者俞阿龍, 曹鳳蓮, 李正, 李磊 申請(qǐng)人:淮陰師范學(xué)院