專利名稱：輸出電路的制作方法
輸出電路相關申請的交叉引用2010年12月22日提交的日本專利申請No. 2010-286091的包括說明書、附圖和摘要的公開內(nèi)容的全部內(nèi)容通過引用并入這里。
背景技術：
本發(fā)明涉及一種輸出電路。利用半導體集成電路的輸出電路，在其上安裝過電流保護電路，以便于在耦合到輸出電路的互連或負載發(fā)生問題，并且導致過電流流動時，該輸出電路的輸出晶體管被截止，以從而保護負載或集成電路。在日本未審查專利公開No. 2006-24997中，已經(jīng)公開了ー 種用于并入過電流保護電路的技木。在日本未審查專利公開No. 2006-24997中公開的技術涉及ー種半導體控制裝置，該半導體控制裝置能夠在負載11發(fā)生接地短路時通過禁用負載電路10來抑制MOSFET的功率消耗。在圖7中，示出了在日本未審查專利公開No. 2006-24997中描述的半導體控制裝置中設置的用于驅動負載11的負載電路10的構造。如圖7中所示，負載電路10包括MOSFET T1、T3 ；反電動勢檢測電路12 ；VDS檢測電路13 ；與門電路AND1、AND2 ；鎖存電路DFl以及驅動器電路14。在初始化狀態(tài)下，鎖存電路DFl的輸出端子+Q、-Q的各自的信號電平使得當開關 Sffl斷開時在復位狀態(tài)下+Q的信號電平=L (低電平)，并且-Q的信號電平=H (高電平)。 當由負載電路10驅動負載11吋，接通開關SW1。在該狀態(tài)下，與門電路ANDl的輸入中的一個轉為H(高電平)，并且鎖存電路DF 1的輸出端子-Q處于H(高電平)，使得與門電路 ANDl的輸出轉為H(高電平)。因此，驅動器電路14被驅動，于是MOSFET Tl被導通，以從而驅動負載11。此處，在MOSFET Tl和負載11之間已經(jīng)發(fā)生接地短路的情況下，過電流流動到 MOSFET Tl，從而導致MOSFET Tl的漏扱-源極電壓VDS增加，于是VDS檢測電路13的輸出進行L(低電平)到H(高電平)的轉變。此夕卜，作為VDS檢測電路13的輸出的轉變的結果，與門電路AND2的輸出進行從低電平到高電平的轉變。然后，鎖存電路DFl的-Q的輸出進行從高電平到低電平的轉變，從而使驅動器電路14的輸出從高電平轉為低電平。同時，鎖存電路DFl的+Q的輸出進行從低電平到高電平的轉變，導致MOSFET T3轉為導通狀態(tài)。因此，MOSFET Tl的柵極電平變得更低，并且MOSFET Tl轉為截止狀態(tài)，從而使負載電路10的輸出避免了短路狀態(tài)。VDS檢測電路13的操作意在進行控制以便于調整流過電阻器R8、R9的電流II，使得MOSFET Tl的漏極-源極電壓VDS變得與跨電阻器R8的相對端的電壓相等。例如，如果跨電阻器R8的相對端的電壓在數(shù)值上小于M0SFETT1的電壓VDS，則放大器AMPl的輸出增加，從而使電流Il増加。通過這種方式，導致跨電阻器R8的相對端的電壓增加。相反，如果跨電阻器R8的相對端的電壓在數(shù)值上大于MOSFET Tl的電壓VDS，則放大器AMPl的輸出減小，從而使電流Il減小。通過這種方式，導致跨電阻器R8的相對端的電壓減小。因此，VDS檢測電路13執(zhí)行控制，使得公式VDS = I1XR8成立。反電動勢檢測電路12的操作如下所述。在接地短路已經(jīng)發(fā)生的情況下，生成短路電流1D，并且出現(xiàn)反電動勢El，反電動勢El從電源互連21的節(jié)點Pl朝著其節(jié)點PO進行作用，于是節(jié)點Pl處的電壓Vl經(jīng)歷突然減小。相反，基準電源電壓V3根據(jù)由電容器Cl和電阻器R1、R2所設定的時間常數(shù)而下降。為此，基準電源電壓V3不能跟隨電壓Vl的突然減小，使得在電壓Vl和基準電壓V3之間產(chǎn)生電位差。如果該電位差經(jīng)歷量的増加，并且跨電阻器Rl的相對端的電壓超過預定水平，則MOSFET T2被導通。如果MOSFET T2被導通，則這將導致耦合在電阻R3、R4之間的節(jié)點處的電壓V4上升，從而接通定時器15。定時器15在預定時間中輸出高電平信號。該高電平信號被傳遞到與門電路AND2的輸入中的ー個。此處，電阻器R1、R2的各個電阻值被設定為使得當接地短路發(fā)生時，由于產(chǎn)生反電動勢El而使MOSFET T2導通，而當MOSFET Tl處于導通狀態(tài)時，由于產(chǎn)生過電流而導致不會由于反電動勢而導通MOSFET T2。此外，如果負載電路10在短路路徑中發(fā)生接地短路，則負載電路10基于MOSFET Tl的電壓VDS以及反電動勢El通過使用比較器CMPl來檢測短路，并且此外，負載電路10 通過使用鎖存電路DFl來鎖存關于短路的信息，使得與門電路ANDl的輸出以及驅動器電路 14的輸出反轉，從而通過截止MOSFET Tl而截斷過電流。本發(fā)明人已經(jīng)意識到如下問題。然而，在根據(jù)背景技術的半導體控制裝置的負載電路10的情況下，如果負載電路10在短路路徑中發(fā)生接地短路，則如上文所述，負載電路 10經(jīng)過開始驅動負載11、檢測短路狀態(tài)以及隨后中斷流過MOSFET Tl的負載驅動電流的一系列步驟，使得在負載驅動電流被中斷之前，流過負載11的電流增加，如圖8中所示。為此， 基于在增加時的電流值的最低值來設計驅動電路(輸出晶體管)中的電源線的線路寬度以及到達端子的互連的寬度，使得互連寬度不可避免地増加，這將造成導致電路尺寸擴大的問題。此外，電路尺寸的擴大將產(chǎn)生半導體芯片的成本増加的問題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的ー個方面，提供了ー種輸出電路，該輸出電路用于響應于輸入信號向耦合到輸出端子的負載供應輸出電流。該輸出電路包括輸出晶體管、輸出驅動電路、恒定電流限制電路以及控制電路，該輸出晶體管用于向輸出端子供應輸出電流，該輸出驅動電路用于驅動輸出晶體管，該恒定電流限制電路用于生成用于將輸出電流限制為預定電流值的電流控制信號，該控制電路用于執(zhí)行控制使得在供應輸入信號之后，當輸出端子處的電壓處于預定電壓值或者更小時，基于電流控制信號來控制該輸出電流，而當輸出端子處的電壓超過預定電壓值吋，由輸出驅動電路來驅動該輸出晶體管。通過本發(fā)明，操作開始于恒定電流驅動狀態(tài)，在該狀態(tài)中，輸出晶體管所輸出的電流被限制為預定值，并且除非發(fā)生接地短路，該操作可以切換為正常驅動狀態(tài)。為此，能夠防止當發(fā)生接地短路時從輸出端子生成電流，該電流的值很大。


從下述結合附圖的特定優(yōu)選實施例的描述中，本發(fā)明的上述和其他目的、優(yōu)點和特征將變得更加明顯，在附圖中
圖1是示出根據(jù)本發(fā)明的第一實施例的輸出電路的構造的框圖；圖2是根據(jù)第一實施例的在輸出電路處不存在接地短路(接地)情況下的操作時序圖；圖3是根據(jù)第一實施例的在輸出電路處存在接地短路(接地)情況下的操作時序圖；圖4是根據(jù)第一實施例的輸出電路的操作流程圖；圖5是示出根據(jù)本發(fā)明的第二實施例的輸出電路的構造的框圖；圖6是根據(jù)第二實施例的輸出電路的操作時序圖；圖7是示出根據(jù)現(xiàn)有技術的輸出電路的構造的框圖；以及圖8是根據(jù)現(xiàn)有技術的輸出電路的操作時序圖。
具體實施例方式第一實施例參考附圖，在下文中詳細描述本發(fā)明的特定實施例，即本發(fā)明的第一實施例。圖1 示出了根據(jù)本發(fā)明的第一實施例的輸出電路100的構造。第一實施例表示將本發(fā)明應用于用于驅動LED電路的輸出電路的情況。如圖1中所示，輸出電路100包括輸出單元110、輸出驅動電路120、恒定電流限制電路130、輸出電壓比較電路140、驅動控制電路150、開關電路SW160、輸入端子IN以及輸出端子OUT。負載101被耦合到輸出端子OUT。負載101包括LED電路LED 1、電流限制電阻器 Rl等。負載101由從輸出端子OUT輸出的輸出電流Iout來驅動。在第一實施例的情況下， 假設LED電路作為負載101，然而應當理解，負載101并沒有被具體地視作LED電路，并且諸如電機、顯示器、電池充電電路等的各種負載也可以視作為負載101。此外，在輸出端子OUT處出現(xiàn)的電壓指輸出電壓Vout。輸出電壓Vout響應于負載 101的狀態(tài)而經(jīng)歷改變。在負載101處于正常動作的情況下，根據(jù)負載101的阻抗以及輸出電流Iout的電壓將出現(xiàn)作為輸出電壓VQUT。然而，如果負載101或者在輸出端子OUT和負載101之間的互連處于對接地電壓GND的短路狀態(tài)(接地)吋，這將造成輸出電壓Vout下降到接近接地電壓GND的電壓。輸出單元110包括用作輸出晶體管的PMOS晶體管TP111。PMOS晶體管TPlll具有耦合到電源端子Vcc的源極、耦合到輸出端子OUT的漏極以及耦合到節(jié)點moi的柵極。 PMOS晶體管TPlll根據(jù)施加到節(jié)點101的電壓而使得輸出電流Iout流動。經(jīng)由輸出端子 OUT將輸出電流Iout供應到負載101。輸出驅動電路120響應于輸入到輸入端子IN的輸入信號SIN和控制信號SB來使得PMOS晶體管TPlll導通。輸出驅動電路120包括PMOS晶體管TP121以及NMOS晶體管 TN121。PMOS晶體管TP121具有耦合到電源端子Vcc的源極、耦合到節(jié)點m01的漏極以及耦合到輸入端子IN的柵極。NMOS晶體管TW21具有耦合到節(jié)點WOl的漏極、耦合到接地端GND的源扱。此外，將控制信號SB輸入到匪OS晶體管TN121的柵極。開關電路SW 160響應于控制信號SA將節(jié)點W02電耦合到節(jié)點N101，或者使節(jié)點N102與節(jié)點NlOl截斷。恒定電流限制電路130包括PMOS晶體管TP 131以及恒定電流源CI 131。PMOS 晶體管TP 131具有耦合到電源端子Vcc的源極以及都耦合到節(jié)點m02的漏極和柵扱。恒定電流源CI 131被耦合在節(jié)點m02和接地端子GND之間，并且使得恒定電流1131從節(jié)點 N102朝著接地端子GND流動。當開關SW160處于接通狀態(tài)時，PMOS晶體管TP131以及PMOS晶體管TP 111構成電流鏡，其中PMOS晶體管TP131用作電流鏡的輸入。因此，當開關電路SW160處于接通狀態(tài)吋，流過PMOS晶體管TPlll的輸出電流Iout是具有根據(jù)PMOS晶體管TP131與PMOS晶體管TPlll的鏡比率的值的電流。例如，TP131 TPlll的比率=1 10的比率可以用作鏡比率。然而，只有該鏡比率是根據(jù)該比率使得PMOS晶體管TP131的電流在數(shù)值上小于PMOS 晶體管TPlll的電流的比率，這是充分的，并且該鏡比率不需要被規(guī)定為1 10的比率。此外，因為根據(jù)節(jié)點附02處的電壓來控制流過PMOS晶體管TPlll的輸出電流 Iout的值，施加到節(jié)點m02的電壓V131可以被視作電流控制信號。輸出電壓比較電路140包括比較器CMP 141以及基準電壓源E141。基準電壓源E141向比較器CMP 141的反向輸入端子供應基準電壓E 141(例如， 2V)?？梢允沟没鶞孰妷篍 141為可變的，而不是固定的。此外，基準電壓源E 141可以用基準電壓端子來替代，基準電壓E 141從外部供應到該基準電壓端子。比較器CMP 141具有耦合到輸出端子OUT的非反向輸入端子，并且將輸出電壓 Vout輸入到非反向輸入端子。如上所述，將基準電壓E 141輸入到反向輸入端子。比較器 CMP141將輸出電壓Vout與基準電壓E 141作比較，以輸出作為控制信號SC的比較結果。假設基準電壓E 141為例如2V，如果輸出電壓Vout小于2V，則比較器CMP 141輸出處于低電平的控制信號SC，而如果輸出電壓Vout處于2V或更高，則比較器CMP輸出處于高電平的控制信號SC。驅動控制電路150包括與門電路AND 151, AND 152。將輸入信號SIN輸入到與門電路AND 151的輸入端子中的一個，并且將控制信號 SC的反向信號輸入到輸入端子中的另ー個。然后，與門電路AND 151輸出作為控制信號SA 的運算結果。將輸入信號SIN輸入到與門電路AND 152的輸入端子中的一個，并且將控制信號 SC輸入到輸入端子中的另ー個。然后，與門電路AND152輸出作為控制信號SB的運算結果。此外，驅動控制電路150、輸出電壓比較電路140以及開關電路SW160可以被視為構成ー個控制電路?，F(xiàn)在，分別參考圖2和圖3在下文中描述根據(jù)第一實施例的輸出電路100的操作。 在圖2中，示出了在負載101處不存在接地短路(接地)并且輸出電路100執(zhí)行正常操作的情況下的工作時序圖。在圖3中，示出了在輸出晶體管TPlll和負載101之間存在接地短路(接地)情況下的操作時序圖。如圖2中所示，在時間tl處，輸入信號SIN首先進行低電平到高電平的轉變。在該時間點處在輸出端子OUT處出現(xiàn)的輸出電壓Vout處于低電平(接地電壓GND)。因此，輸出電壓Vout在數(shù)值上小于基準電壓E 141 (例如，2V)，使得輸出電壓比較電路140的比較器CMP141輸出低電平的控制信號SC。
7
因為控制信號SC處于低電平，并且輸入信號SIN處于高電平，所以使得由驅動控制電路150的與門電路AND 151輸出的控制信號SA進行低電平到高電平的轉變。此外，與門電路AND 152使控制信號SB保持處于低電平。由于使得控制信號SA進行到高電平的轉變，所以接通開關電路SW160。此外，當控制信號SB保持處于低電平吋，NMOS晶體管TW21處于截止狀態(tài)，而當輸入信號SIN處于高電平吋，PMOS晶體管TP121處于截止狀態(tài)。即，輸出驅動電路120處于對輸出単元110的動作沒有影響的禁用狀態(tài)。當接通開關電路SW160吋，使得節(jié)點附02呈現(xiàn)為與節(jié)點moi在電氣上連續(xù)。因此，作為恒定電流限制電路130的PMOS晶體管TP131的漏極電壓(柵極電壓)的電壓V131 將處于與作為輸出単元110的PMOS晶體管TPlll的柵極電壓相等的電位。如上所述，如果開關電路SW160處于接通狀態(tài)，則PMOS晶體管TP131和PMOS晶體管TPlll構成電流鏡。因此，根據(jù)PMOS晶體管TP131與PMOS晶體管TPlll的鏡比率來確定流過PMOS晶體管TPlll 的電流(輸出電流lout)。在鏡比率被設定為例如TP131 TPlll = I 10的比率的情況下，流過PMOS晶體管TPlll的電流(IOmA)將達到流過PMOS晶體管TP131的電流的10倍大(假設例如為1mA)。此外，其中由恒定電流限制電路130所限制的電流與用作輸出晶體管的PMOS晶體管TPlll的輸出電流相對應的情況在必要時在下文中被稱為受限驅動狀態(tài)。接下來，如上所述，輸出電流Iout流向負載101，并且輸出電壓Vout逐步上升。當在時間t2處輸出電壓Vout超過基準電壓E141 (例如，2V)吋，比較器CMP 141輸出處于高電平的控制信號SC。因為控制信號SC處于高電平，并且輸入信號SIN處于高電平，所以與門電路AND 151使得控制信號SA進行高電平到低電平的轉變，而與門電路AND 152使得控制信號SB進行低電平到高電平的轉變。當控制信號SA進行到低電平的轉變時，開關電路SW160被斷開，于是使得節(jié)點102 與節(jié)點101在電氣上截斷。因此，電壓V131沒有被傳送到節(jié)點moi。此外，當控制信號SB 同時進行了到高電平的轉變吋，NMOS晶體管TW21被導通，從而使得節(jié)點moi處于低電平 (接地電壓GND)。因此，作為輸出晶體管的PMOS晶體管TPlll沒有處于由恒定電流限制電路130所限制的受限驅動狀態(tài)(輸出電流lout = 10mA)，但是將處于正常驅動狀態(tài)(輸出電流lout = 30mA)，其中開關電路SW 160處于正常接通狀態(tài)，從而驅動負載101。接下來，參考圖3，下文中描述了在輸出晶體管TPlll和負載101之間已經(jīng)發(fā)生接地短路(接地)的情況。如圖3中所示，在時間tl處，輸入信號SIN首先進行低電平到高電平的轉變。在該時間點處，在輸出端子OUT處出現(xiàn)的輸出電壓Vout處于低電平(接地電壓GND)。因此，輸出電壓Vout在數(shù)值上小于基準電壓E 141(例如，2V)，使得輸出電壓比較電路140的比較器CMP141輸出低電平的控制信號SC。由于輸入信號SIN處于高電平，而控制信號SC處于低電平，所以使得由驅動控制電路150的與門電路AND 151輸出的控制信號SA進行低電平到高電平的轉變。此外，與門電路AND 152使控制信號SB保持處于低電平。當使得控制信號SA進行到高電平的轉變吋， 接通開關電路SW 160。此外，當信號SB保持處于低電平吋，NMOS晶體管TW21處于截止狀態(tài)，并且當輸入信號SIN處于高電平吋，PMOS晶體管TP121處于截止狀態(tài)。即，輸出驅動電路120處于對輸出電源110的動作沒有影響的禁用狀態(tài)。當接通開關電路SW 160吋，使得節(jié)點附02被呈現(xiàn)為與節(jié)點moi在電氣上連續(xù)。 因此，作為恒定電流限制電路130的PMOS晶體管TP131的漏極電壓(柵極電壓)的電壓 V131處于與輸出單元110的PMOS晶體管TPlll的柵極電壓相等的電位。當開關電路SW160 處于接通狀態(tài)時，PMOS晶體管TP131和PMOS晶體管TPlll構成電流鏡。根據(jù)PMOS晶體管TP131與PMOS晶體管TPlll的鏡比率來確定流過PMOS晶體管TPlll的電流(輸出電流 lout)。如果鏡比率在受限驅動狀態(tài)下被設定為例如1 10的比率，則流過PMOS晶體管 TPlll的輸出電流(IOmA)將達到流過PMOS晶體管TP131的電流的10倍大(假設，例如為 ImA) ο接下來，如上所述，輸出電流Iout流到負載101，然而與圖2所示的情況不同，由于已經(jīng)發(fā)生了接地短路(接地)，所以輸出端子OUT處的輸出電壓Vout不會變得比基準電壓 E141更高。因此，比較器CMP141使控制信號SC保持處于低電平。然后，開關電路SW 160保持處于接通狀態(tài)直至時間t2，在時間t2處輸入信號SIN 進行到低電平的轉變，并且PMOS晶體管TPlll僅在受限驅動狀態(tài)中使得電流(IOmA)流動， 而不允許在數(shù)值上大于該電流的電流。在圖4中，示出了根據(jù)本發(fā)明的第一實施例的輸出電路100的操作流程圖。如圖 4中所示，首先輸入高電平的輸入信號SIN(步驟S101)。在輸出電壓Vout在數(shù)值上小于基準電壓E 141(例如，2V)的情況下，控制信號SC 處于低電平，并且當輸入信號SIN進行到高電平的轉變時，控制信號SA進行到高電平的轉變，從而使得開關電路SW 160轉為接通狀態(tài)(步驟S102)。開關電路SW 160被接通，并且通過PMOS晶體管TP131和PMOS晶體管TPlll來建立電流鏡耦合構造。根據(jù)電流鏡比率的恒定電流流到PMOS晶體管TP111，并且作為輸出晶體管的PMOS晶體管TPlll處于恒定電流驅動狀態(tài)(受限驅動狀態(tài))(步驟S103)。當在輸出端子OUT處出現(xiàn)的輸出電壓Vout上升到基準電壓E 141或更高(步驟 S104中的是)時，控制信號SC轉為高電平，響應于此，控制信號SA轉為低電平，而控制信號SB轉為高電平。為此，如參考圖2所描述的，開關電路SW160被斷開，并且輸出驅動電路 120的NMOS晶體管TW21導通，于是作為輸出晶體管的PMOS晶體管TPlll轉為正常驅動狀態(tài)(步驟S105)。另ー方面，當輸出端子OUT處出現(xiàn)的輸出電壓Vout低于基準電壓E 141時(步驟S104中的否)，控制信號SC保持處于低電平，于是通過作為輸出晶體管的PMOS晶體管 TPlll來延續(xù)恒定電流驅動狀態(tài)(受限驅動狀態(tài))(步驟S106)。如上所述，在根據(jù)本發(fā)明的第一實施例的輸出電路100的情況下，在輸入信號SIN 被啟用的初始化狀態(tài)(在圖2、圖3中分別處于所示的時間tl)中，輸出端子OUT處的輸出電壓Vout處于低電平(接地電壓GND)，使得響應于輸出電壓比較電路140的比較結果(控制信號SC)，開關電路SW 160被接通，并且輸出驅動電路120被禁用。因此，作為輸出晶體管的PMOS晶體管TPlll處于恒定電流驅動狀態(tài)(受限驅動狀態(tài))。此后，在沒有發(fā)生接地短路的情況下，輸出電壓Vout逐步上升達到基準電壓E141 或更高，于是響應于輸出電壓比較電路140的比較結果(控制信號SC)，斷開開關電路SW， 并且啟用輸出驅動電路120。因此，作為輸出晶體管的PMOS晶體管TPlll處于正常驅動狀態(tài)。另ー方面，在發(fā)生了接地短路的情況下，輸出電壓Vout不超過基準電壓E 141，使得作為輸出晶體管的PMOS晶體管TPlll保持處于恒定電流驅動狀態(tài)?，F(xiàn)在，由于足夠的電遷移而導致用于在輸出電路中使用的互連線路的線路寬度被設計為滿足互連線路的使用壽命。由于電遷移而導致滿足互連線路的使用壽命(中值壽命)的互連線路的線路寬度與電流密度相關。以下給出的表達式(1)示出了在中值壽命 MTF和電流密度J之間的常見關系表達式

權利要求
1.一種輸出電路，用于響應于輸入信號來向耦合到輸出端子的負載供應輸出電流，所述輸出電路包括輸出晶體管，所述輸出晶體管向所述輸出端子供應所述輸出電流； 輸出驅動電路，所述輸出驅動電路驅動所述輸出晶體管；電流限制電路，所述電流限制電路生成電流控制信號，所述電流控制信號用于將所述輸出電流限制為預定電流值；以及控制電路，所述控制電路執(zhí)行控制，使得在供應所述輸入信號之后，如果所述輸出端子處的電壓處于預定電壓值或者更低，則基于所述電流控制信號來控制所述輸出電流，而如果所述輸出端子處的電壓超過所述預定電壓值，則由所述輸出驅動電路來驅動所述輸出晶體管。
2.如權利要求1所述的輸出電路，其中，所述預定電流值小于由所述輸出驅動電路驅動的所述輸出晶體管的輸出電流。
3.如權利要求1所述的輸出電路，其中，所述控制電路包括開關電路，所述開關電路被耦合在所述輸出晶體管的控制端子和所述電流限制電路之間，并且其中，響應于所述輸入信號，所述開關電路被接通，而響應于所述輸出端子處的電壓與第一基準電壓的比較結果，所述開關電路被斷開。
4.如權利要求3所述的輸出電路，其中，響應于第一控制信號來控制所述開關電路， 其中，所述控制電路進一歩包括第一輸出電壓比較電路和驅動控制電路， 其中，所述第一輸出電壓比較電路將所述輸出端子處的電壓與所述第一基準電壓進行比較，輸出比較結果作為第二控制信號，并且其中，響應于所述輸入信號和所述第二控制信號，所述驅動控制電路輸出所述第一控制信號。
5.如權利要求4所述的輸出電路，其中，所述控制電路進一歩包括輸出監(jiān)視電路以及第ニ輸出電壓比較電路， 其中，所述輸出監(jiān)視電路生成與所述第一基準電壓不同的第二基準電壓， 其中，所述第二輸出電壓比較電路將所述輸出端子處的電壓與所述第二基準電壓進行比較，輸出比較結果作為第三控制信號，并且其中，響應于所述輸入信號以及所述第二控制信號和所述第三控制信號，所述驅動控制電路輸出所述第一控制信號。
6.如權利要求3所述的輸出電路，其中，所述電流限制電路包括第一晶體管以及耦合到所述第一晶體管的恒定電流源，并且其中，當所述開關電路處于接通狀態(tài)時，由所述第一晶體管和所述輸出晶體管構成電流鏡。
7.如權利要求4所述的輸出電路，其中，所述電流限制電路包括第一晶體管以及第一恒定電流源， 其中，所述第一晶體管被耦合在第一電源端子和第一節(jié)點之間，其中，所述第一晶體管的控制端子被耦合到所述第一節(jié)點，并且其中，所述第一恒定電流源被耦合在所述第一節(jié)點和第二電源端子之間，所述第一節(jié)點的電位用作所述電流控制信號。
8.如權利要求7所述的輸出電路，其中，當所述開關電路處于接通狀態(tài)時，所述第一晶體管的輸出電流在數(shù)值上小于所述輸出晶體管的輸出電流。
9.如權利要求4所述的輸出電路，其中，所述輸出驅動電路包括第二晶體管和第三晶體管，其中，所述第二晶體管被耦合在第一電源端子和第二節(jié)點之間，響應于所述輸入信號來控制所述第二晶體管的導通/截止，其中，所述第三晶體管被耦合在第二電源端子和所述第二節(jié)點之間，響應于所述第二控制信號來控制所述第三晶體管的導通/截止，并且其中，所述第二節(jié)點被耦合到所述輸出晶體管的控制端子。
10.如權利要求5所述的輸出電路，其中，所述輸出監(jiān)視電路包括第四晶體管和第二恒定電流源， 其中，所述第二晶體管被耦合在所述第一電源端子和第三節(jié)點之間， 其中，所述第四晶體管的控制端子被耦合到所述第二節(jié)點， 其中，所述第二恒定電流源被耦合在所述第三節(jié)點和所述第二電源端子之間，并且其中，所述第三節(jié)點的電位用作所述第二基準電壓。
全文摘要
本發(fā)明公開了一種輸出電路。提供了一種用于響應于輸入信號來向耦合到輸出端子的負載供應輸出電流的輸出電路。該輸出電路包括輸出晶體管、輸出驅動電路、恒定電流限制電路以及控制電路，該輸出晶體管用于向輸出端子供應輸出電流，該輸出驅動電路用于驅動輸出晶體管，該恒定電流限制電路用于生成用于將輸出電流限制為預定電流值的電流控制信號，該控制電路用于執(zhí)行控制，使得在供應輸入信號之后，當輸出端子處的電壓處于預定電壓或比更小時，基于電流控制信號來控制輸出電流，而當輸出端子處的電壓超過預定電壓時，由輸出驅動電路來驅動輸出晶體管。
文檔編號G05B19/04GK102540924SQ201110432200
公開日2012年7月4日 申請日期2011年12月21日 優(yōu)先權日2010年12月22日
發(fā)明者山內(nèi)孝之 申請人:瑞薩電子株式會社