專利名稱：一種基于arm的現(xiàn)場總線鏈路實時監(jiān)控裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于數(shù)控技術(shù)領(lǐng)域，具體涉及一種現(xiàn)場總線鏈路實時監(jiān)控裝置，用于數(shù)控設(shè)備的實時監(jiān)控。
背景技術(shù)：
為滿足數(shù)控系統(tǒng)對多通道、高速、高精度的要求，現(xiàn)場總線已成為數(shù)控系統(tǒng)發(fā)展必不可少的通信方式，因此對現(xiàn)場總線鏈路及鏈接設(shè)備進(jìn)行實時監(jiān)控成為數(shù)控系統(tǒng)可靠通信的保證。專利文獻(xiàn)201020107777. 5公開了一種現(xiàn)場總線的監(jiān)控裝置，用于對計算機(jī)機(jī)房進(jìn)行監(jiān)控，可以實現(xiàn)將不同通信協(xié)議的機(jī)房設(shè)備集中控制，該設(shè)備具有開關(guān)量數(shù)據(jù)輸入/ 輸出單元和模擬量數(shù)據(jù)輸入/輸出單元，這些輸入/輸出信息都是針對計算機(jī)機(jī)房設(shè)置的， 不能用于數(shù)控系統(tǒng)及設(shè)備的監(jiān)控。專利文獻(xiàn)2008100485 . 2公開了一種監(jiān)控系統(tǒng)，該監(jiān)控系統(tǒng)基于管理服務(wù)器及集線器，通過工業(yè)以太網(wǎng)連接多臺機(jī)床，同時監(jiān)控多臺機(jī)床的狀態(tài)信息。在現(xiàn)有數(shù)控技術(shù)領(lǐng)域，大部分?jǐn)?shù)控系統(tǒng)可以對數(shù)控機(jī)床進(jìn)行監(jiān)控，但是這樣的監(jiān)控形式存在以下缺點1、監(jiān)控的信息偏重于機(jī)床加工過程，忽略了數(shù)控系統(tǒng)現(xiàn)場總線鏈路的監(jiān)控。2、數(shù)控系統(tǒng)完成實時監(jiān)控時，增加了數(shù)控系統(tǒng)數(shù)據(jù)處理的負(fù)擔(dān)。3、數(shù)控系統(tǒng)的監(jiān)控的形式和信息不易更改，會導(dǎo)致實時監(jiān)控不全面。4、不能遠(yuǎn)程實時監(jiān)控。

實用新型內(nèi)容本實用新型提出一種基于ARM的現(xiàn)場總線鏈路實時監(jiān)控裝置，設(shè)置在現(xiàn)場總線鏈路上，通過實時獲取現(xiàn)場總線鏈路上的數(shù)據(jù)信息，對鏈路層數(shù)據(jù)及鏈路上的鏈接的設(shè)備進(jìn)行實時監(jiān)控，解決目前現(xiàn)場總線鏈路實時監(jiān)控問題，具有低成本、高可靠性、功能強、易于實現(xiàn)的特點。本實用新型的技術(shù)方案為一種基于ARM的現(xiàn)場總線鏈路實時監(jiān)控裝置，設(shè)置在現(xiàn)場總線鏈路上，對鏈路層數(shù)據(jù)及鏈路上的鏈接的設(shè)備進(jìn)行實時監(jiān)控。該裝置包括ARM處理器、FPGA模塊、現(xiàn)場總線通信接口和人機(jī)交互界面?，F(xiàn)場總線鏈路上的數(shù)據(jù)經(jīng)現(xiàn)場總線通信接口實時下載到FPGA模塊中，在FPGA中實現(xiàn)數(shù)據(jù)幀的采集功能，F(xiàn)PGA與ARM處理器通過數(shù)據(jù)總線、地址線及控制信號線相互連接， ARM處理器通過中斷方式對FPGA中的數(shù)據(jù)實時讀取，經(jīng)該ARM處理器進(jìn)行數(shù)據(jù)分析處理，將現(xiàn)場總線鏈路上的狀態(tài)、報警信息及鏈接在現(xiàn)場總線鏈路上的設(shè)備狀態(tài)、報警信息通過人機(jī)交互界面顯示出來，同時將報警信息輸入到FPGA模塊，上傳到現(xiàn)場總線鏈路中。人機(jī)交互界面提供信息輸入功能，輸入的信息經(jīng)ARM處理器分析處理后，ARM處理器通過中斷方式對FPGA實時寫入數(shù)據(jù)，在FPGA中實現(xiàn)數(shù)據(jù)幀的發(fā)送功能，經(jīng)現(xiàn)場總線通信接口上傳到現(xiàn)場總線鏈路中。ARM處理器是該裝置的處理核心，該ARM處理器包括數(shù)據(jù)存儲單元、數(shù)據(jù)分析單元、人機(jī)交互單元。通過人機(jī)交互界面輸入的信息輸入到人機(jī)交互單元，存儲于數(shù)據(jù)存儲單元中，該數(shù)據(jù)存儲單元還用于存儲FPGA中輸入的數(shù)據(jù)。該數(shù)據(jù)存儲單元通過ARM處理器中的內(nèi)存管理實現(xiàn)。數(shù)據(jù)分析單元對數(shù)據(jù)存儲單元存儲的數(shù)據(jù)進(jìn)行分析處理，該單元包括總線鏈路監(jiān)控子單元和設(shè)備狀態(tài)監(jiān)控子單元，所述總線鏈路監(jiān)控子單元對現(xiàn)場總線鏈路的網(wǎng)絡(luò)結(jié)構(gòu)和運行狀態(tài)進(jìn)行分析處理，所述設(shè)備狀態(tài)監(jiān)控子單元對鏈接在現(xiàn)場總線鏈路上的設(shè)備狀態(tài)進(jìn)行分析處理。分析處理的結(jié)果通過人機(jī)交互單元輸出到人機(jī)交互界面進(jìn)行顯示， 同時將產(chǎn)生的報警信息輸入到FPGA模塊，上傳到現(xiàn)場總線鏈路，由數(shù)控系統(tǒng)處理。FPGA模塊通過現(xiàn)場總線通信接口接入到現(xiàn)場總線鏈路中，實現(xiàn)數(shù)據(jù)幀的采集和發(fā)送功能，并將采集和待發(fā)送的數(shù)據(jù)存儲在FPGA中。該模塊包括數(shù)據(jù)存儲單元，數(shù)據(jù)采集單元，數(shù)據(jù)發(fā)送單元。數(shù)據(jù)存儲單元是存儲采集的數(shù)據(jù)和存儲需上傳到現(xiàn)場總線鏈路中的數(shù)據(jù)。數(shù)據(jù)采集單元通過現(xiàn)場總線通信接口下載復(fù)制所有鏈接在總線上的鏈路層數(shù)據(jù)，保存到數(shù)據(jù)存儲單元。數(shù)據(jù)發(fā)送單元把數(shù)據(jù)存儲單元中需上傳的數(shù)據(jù)上傳到現(xiàn)場總線鏈路中， 向數(shù)控系統(tǒng)及鏈接的設(shè)備發(fā)送處理后的數(shù)據(jù)。人機(jī)交互界面通過IXD實現(xiàn)顯示功能。該人機(jī)交互界面在ARM處理器人機(jī)交互單元WinCE操作系統(tǒng)環(huán)境下，把ARM處理器數(shù)據(jù)分析單元處理后的狀態(tài)和報警信息以友好的界面方式顯示出來。人機(jī)交互界面還提供信息輸入的功能，輸入到ARM處理器?，F(xiàn)場總線通信接口包括光電轉(zhuǎn)換模塊和PHY芯片?，F(xiàn)場總線鏈路中的鏈路層數(shù)據(jù)以物理層光信號的形式經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為電信號，提供給PHY芯片，PHY芯片把接收到的差分信號轉(zhuǎn)換為鏈路層數(shù)據(jù)輸入到FPGA模塊。FPGA模塊輸出的鏈路層數(shù)據(jù)，經(jīng)PHY芯片轉(zhuǎn)換為差分信號，經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為物理層光信號輸入到現(xiàn)場總線鏈路中。該裝置還包括網(wǎng)絡(luò)通信接口、下載接口模塊、參數(shù)配置/顯示模塊。網(wǎng)絡(luò)通信接口與ARM處理器連接，實現(xiàn)以太網(wǎng)數(shù)據(jù)共享，包括RJ-45接口、隔離變壓器、網(wǎng)絡(luò)PHY芯片。互聯(lián)網(wǎng)的數(shù)據(jù)經(jīng)RJ-45接口輸入到隔離變壓器，隔離變壓器實現(xiàn)信號隔離后，輸入到網(wǎng)絡(luò)PHY芯片，經(jīng)網(wǎng)絡(luò)PHY芯片信號轉(zhuǎn)換后輸入到ARM處理器。ARM處理器中的數(shù)據(jù)經(jīng)網(wǎng)絡(luò)PHY芯片信號轉(zhuǎn)換后輸入到隔離變壓器，隔離變壓器實現(xiàn)信號隔離后，經(jīng) RJ-45接口傳輸?shù)交ヂ?lián)網(wǎng)。 下載接口模塊與ARM處理器連接，為ARM處理器提供便捷的數(shù)據(jù)下載和仿真接口， 包括USB通信模塊、串口模塊、JTAG接口、FLASH接口。參數(shù)配置/顯示模塊與FPGA連接，實現(xiàn)監(jiān)控參數(shù)的可配置及實時顯示功能，該模塊包括按鍵輸入和8段數(shù)碼管顯示。本實用新型的有益效果是1、本實用新型采用現(xiàn)場總線通信，可以靈活的應(yīng)用到車間級或設(shè)備級進(jìn)行實時監(jiān)控，可以配置成多級實時監(jiān)控裝置，解決了車間級或設(shè)備級實時監(jiān)控的問題。2、本裝置可以實時獲取現(xiàn)場總線鏈路上的數(shù)據(jù)信息，對現(xiàn)場總線鏈路層數(shù)據(jù)及鏈路上的鏈接的設(shè)備進(jìn)行實時監(jiān)控。3、本實用新型采用FPGA和ARM處理器實現(xiàn)控制，可以連接不同類型的數(shù)控系統(tǒng)，用于數(shù)控系統(tǒng)的實時監(jiān)控。4、本實用新型可靠性高，連接方便，可實現(xiàn)遠(yuǎn)程實時監(jiān)控。5、本實用新型采用IXD屏實現(xiàn)人機(jī)交互界面，實現(xiàn)了監(jiān)控界面的可操作性和完整性。6、本實用新型采用按鍵輸入和8段數(shù)碼管顯示，實現(xiàn)監(jiān)控參數(shù)的可配置，增加了本實用新型的靈活性和可配置性。

圖1是本裝置的總體結(jié)構(gòu)示意圖。 圖2是ARM處理器具體實現(xiàn)示意圖。圖3是設(shè)備狀態(tài)監(jiān)控功能示意圖。圖4是FPGA模塊具體實現(xiàn)示意圖。
具體實施方式
本實用新型提出一種基于ARM的現(xiàn)場總線鏈路實時監(jiān)控裝置，設(shè)置在現(xiàn)場總線鏈路上，通過實時獲取現(xiàn)場總線鏈路上的數(shù)據(jù)信息，對鏈路層數(shù)據(jù)及鏈路上的鏈接的設(shè)備進(jìn)行實時監(jiān)控，解決目前現(xiàn)場總線鏈路實時監(jiān)控問題，具有低成本、高可靠性、功能強、易于實現(xiàn)的特點。圖1是該裝置的總體結(jié)構(gòu)示意圖，該裝置包括ARM處理器、FPGA模塊、現(xiàn)場總線通信接口和人機(jī)交互界面。現(xiàn)場總線鏈路上的數(shù)據(jù)經(jīng)現(xiàn)場總線通信接口實時下載到FPGA模塊中，在FPGA中實現(xiàn)數(shù)據(jù)幀的采集功能，F(xiàn)PGA與ARM處理器通過數(shù)據(jù)總線、地址線及控制信號線相互連接， ARM處理器通過中斷方式對FPGA中的數(shù)據(jù)實時讀取，經(jīng)該ARM處理器進(jìn)行數(shù)據(jù)分析處理，將現(xiàn)場總線鏈路上的狀態(tài)、報警信息及鏈接在現(xiàn)場總線鏈路上的設(shè)備狀態(tài)、報警信息通過人機(jī)交互接口顯示出來，同時將報警信息輸入到FPGA，上傳到現(xiàn)場總線鏈路中，由數(shù)控系統(tǒng)處理。人機(jī)交互接口提供信息輸入功能，輸入的信息經(jīng)ARM處理器分析處理后，ARM處理器通過中斷方式對FPGA實時寫入數(shù)據(jù)，在FPGA中實現(xiàn)數(shù)據(jù)幀的發(fā)送功能，經(jīng)現(xiàn)場總線通信接口上傳到現(xiàn)場總線鏈路中。該裝置還包括網(wǎng)絡(luò)通信接口、下載接口模塊、參數(shù)配置/顯示模塊。下面詳細(xì)介紹各個模塊具體功能實現(xiàn)(I)ARM 處理器ARM處理器是該裝置的處理核心，圖2是ARM處理器具體實現(xiàn)示意圖，該ARM處理器包括數(shù)據(jù)存儲單元、數(shù)據(jù)分析單元、人機(jī)交互單元。通過人機(jī)交互界面輸入的信息輸入到人機(jī)交互單元，存儲于數(shù)據(jù)存儲單元中，該數(shù)據(jù)存儲單元還用于存儲FPGA中輸入的數(shù)據(jù)。 該數(shù)據(jù)存儲單元通過ARM處理器中的內(nèi)存管理實現(xiàn)。數(shù)據(jù)分析單元對數(shù)據(jù)存儲單元存儲的數(shù)據(jù)進(jìn)行分析處理，該單元包括總線鏈路監(jiān)控子單元和設(shè)備狀態(tài)監(jiān)控子單元，所述總線鏈路監(jiān)控子單元對現(xiàn)場總線鏈路上的網(wǎng)絡(luò)結(jié)構(gòu)和運行狀態(tài)進(jìn)行分析處理，所述設(shè)備狀態(tài)監(jiān)控子單元對鏈接在現(xiàn)場總線鏈路上的設(shè)備狀態(tài)信息進(jìn)行分析處理。分析處理的結(jié)果通過人機(jī)交互單元輸出到人機(jī)交互界面進(jìn)行顯示，同時將產(chǎn)生的報警信息輸入到FPGA模塊，上傳到現(xiàn)場總線鏈路，由數(shù)控系統(tǒng)處理。A、總線鏈路監(jiān)控子單元該總線鏈路監(jiān)控子單元監(jiān)控現(xiàn)場總線的網(wǎng)絡(luò)結(jié)構(gòu)及運行狀態(tài)，通過總線鏈路層數(shù)據(jù)中的網(wǎng)絡(luò)狀態(tài)標(biāo)志位判斷總線網(wǎng)絡(luò)結(jié)構(gòu)是否發(fā)生故障，并將是否故障的狀態(tài)信息輸入到人機(jī)交互單元，同時若發(fā)生故障，將報警信息上傳到現(xiàn)場總線鏈路，由數(shù)控系統(tǒng)處理；該總線鏈路監(jiān)控子單元通過總線鏈路層數(shù)據(jù)可以判斷在單位通信周期內(nèi)是否接收到總線數(shù)據(jù)及在多個單位通信周期內(nèi)是否接收到總線數(shù)據(jù)，并將狀態(tài)信息輸入到人機(jī)交互單元，同時若發(fā)生故障，將報警信息上傳到現(xiàn)場總線鏈路，由數(shù)控系統(tǒng)處理。B、設(shè)備狀態(tài)監(jiān)控子單元該設(shè)備狀態(tài)監(jiān)控子單元通過判斷總線中各個設(shè)備的錯誤標(biāo)志位判斷設(shè)備狀態(tài)，并將是否故障的狀態(tài)信息輸入到人機(jī)交互單元，同時若發(fā)生故障，將報警信息上傳到現(xiàn)場總線鏈路，由數(shù)控系統(tǒng)處理；該設(shè)備狀態(tài)監(jiān)控子單元通過讀取總線中數(shù)據(jù)鏈路層數(shù)據(jù)幀，對應(yīng)數(shù)據(jù)鏈路層協(xié)議及應(yīng)用層協(xié)議，判斷設(shè)備狀態(tài)，并將狀態(tài)信息輸入到人機(jī)交互單元，同時若發(fā)生故障，將報警信息上傳到現(xiàn)場總線鏈路，由數(shù)控系統(tǒng)處理。圖3是設(shè)備狀態(tài)監(jiān)控功能示意圖其中初始態(tài)系統(tǒng)上電后，系統(tǒng)進(jìn)入初始態(tài)； 對系統(tǒng)進(jìn)行默認(rèn)配置后，進(jìn)入等待態(tài)；等待態(tài)在等待態(tài)中，系統(tǒng)等待FPGA的中斷信號；數(shù)據(jù)交互態(tài)在此狀態(tài)中，處理器與FPGA進(jìn)行數(shù)據(jù)交互，讀取監(jiān)控數(shù)據(jù)，并發(fā)出監(jiān)控指令；監(jiān)控處理態(tài)在此狀態(tài)中，處理器處理讀取的監(jiān)控數(shù)據(jù)并做出判斷；人機(jī)交互更新態(tài)在此狀態(tài)中，更新人機(jī)交互數(shù)據(jù)；結(jié)束態(tài)在此狀態(tài)中，停止監(jiān)控。各狀態(tài)轉(zhuǎn)換條件EO 進(jìn)行系統(tǒng)配置，包括從站個數(shù)與從站類型；El 接收到中斷信號；E2 數(shù)據(jù)讀寫完成標(biāo)志；E3:數(shù)據(jù)處理完成標(biāo)志；E4 ；接收到停止監(jiān)控指令；E5 人機(jī)交互數(shù)據(jù)更新完成標(biāo)志；(2) FPGA 模塊FPGA模塊通過現(xiàn)場總線通信接口接入到現(xiàn)場總線鏈路中，實現(xiàn)數(shù)據(jù)幀的采集和發(fā)送功能，并將采集和待發(fā)送的數(shù)據(jù)存儲在FPGA中。圖4是FPGA模塊具體實現(xiàn)示意圖，該模塊包括數(shù)據(jù)存儲單元，數(shù)據(jù)采集單元，數(shù)據(jù)發(fā)送單元。數(shù)據(jù)存儲單元是存儲采集的數(shù)據(jù)和存儲需上傳到現(xiàn)場總線鏈路中的數(shù)據(jù)，包括采集數(shù)據(jù)存儲子單元和上傳數(shù)據(jù)緩沖區(qū)。數(shù)據(jù)采集單元根據(jù)PHY芯片產(chǎn)生的接收數(shù)據(jù)使能位，下載復(fù)制所有鏈接在總線上的設(shè)備鏈路層數(shù)據(jù)，保存到所述數(shù)據(jù)存儲單元，并根據(jù)該PHY芯片產(chǎn)生的接收數(shù)據(jù)使能位， 發(fā)出接收數(shù)據(jù)完成標(biāo)志位。數(shù)據(jù)發(fā)送單元把上傳數(shù)據(jù)緩沖區(qū)的數(shù)據(jù)上傳到現(xiàn)場總線鏈路中，向數(shù)控系統(tǒng)及鏈接的設(shè)備發(fā)送處理后的數(shù)據(jù)。數(shù)據(jù)上傳根據(jù)上傳標(biāo)識將數(shù)據(jù)緩沖區(qū)中的數(shù)據(jù)上傳到總線鏈路。上傳標(biāo)識位由ARM寫入到FPGA中，ARM中需要上傳數(shù)據(jù)時把上傳標(biāo)識位置為1，AMR中不需要上傳數(shù)據(jù)時，把上傳標(biāo)志位置為0;FPGA循環(huán)檢查上傳標(biāo)識位，當(dāng)上傳標(biāo)識位為1時， 把上傳數(shù)據(jù)緩沖區(qū)中數(shù)據(jù)上傳到現(xiàn)場總線鏈路中；當(dāng)上傳標(biāo)識位為0時，對接收到的數(shù)據(jù)不做處理直接轉(zhuǎn)發(fā)到現(xiàn)場總線鏈路中。(3)人機(jī)交互接口人機(jī)交互接口通過IXD實現(xiàn)顯示功能。該人機(jī)交互接口在ARM處理器人機(jī)交互單元WinCE操作系統(tǒng)環(huán)境下，把ARM處理器數(shù)據(jù)分析單元處理后的狀態(tài)和報警信息以友好的界面方式顯示出來。人機(jī)交互接口提供信息輸入的功能，輸入到ARM處理器。人機(jī)交互接口包括現(xiàn)場總線鏈路狀態(tài)信息顯示、現(xiàn)場總線鏈路報警信息顯示、設(shè)備狀態(tài)信息顯示、設(shè)備報警信息顯示、配置信息輸入、緊急信息輸入。(4)現(xiàn)場總線通信接口現(xiàn)場總線通信接口包括光電轉(zhuǎn)換模塊和PHY芯片?，F(xiàn)場總線鏈路中的物理層光信號經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為電信號，提供給PHY芯片，PHY芯片把接收到的差分信號轉(zhuǎn)換為鏈路層數(shù)據(jù)輸入到FPGA模塊。FPGA模塊輸出的鏈路層數(shù)據(jù)，經(jīng)PHY芯片轉(zhuǎn)換為差分信號，經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為物理層光信號輸入到現(xiàn)場總線鏈路中。(5)網(wǎng)絡(luò)通信接口網(wǎng)絡(luò)通信接口與ARM處理器連接，實現(xiàn)以太網(wǎng)數(shù)據(jù)共享，包括RJ-45接口、隔離變壓器、網(wǎng)絡(luò)PHY芯片。互聯(lián)網(wǎng)的數(shù)據(jù)經(jīng)RJ-45接口輸入到隔離變壓器，隔離變壓器實現(xiàn)信號隔離后，輸入到網(wǎng)絡(luò)PHY芯片，經(jīng)網(wǎng)絡(luò)PHY芯片信號轉(zhuǎn)換后輸入到ARM處理器。ARM處理器中的數(shù)據(jù)經(jīng)網(wǎng)絡(luò)PHY芯片信號轉(zhuǎn)換后輸入到隔離變壓器，隔離變壓器實現(xiàn)信號隔離后，經(jīng) RJ-45接口傳輸?shù)交ヂ?lián)網(wǎng)。(6)下載接口模塊下載接口模塊與ARM處理器連接，為ARM處理器提供便捷的數(shù)據(jù)下載和仿真接口， 包括USB通信模塊、串口模塊、JTAG接口、FLASH接口。(7)參數(shù)配置/顯示模塊參數(shù)配置/顯示模塊與FPGA連接，實現(xiàn)監(jiān)控參數(shù)的可配置及實時顯示功能，該模塊包括按鍵輸入和8段數(shù)碼管顯示。
權(quán)利要求1.一種基于ARM的現(xiàn)場總線鏈路實時監(jiān)控裝置，用于對鏈路層數(shù)據(jù)及鏈路上鏈接的設(shè)備進(jìn)行實時監(jiān)控，該裝置包括ARM處理器、FPGA模塊、現(xiàn)場總線通信接口和人機(jī)交互界面， 所述FPGA模塊與所述ARM處理器通過數(shù)據(jù)總線、地址線及控制信號線連接，現(xiàn)場總線通信接口與FPGA模塊連接，人機(jī)交互界面與ARM處理器連接；現(xiàn)場總線鏈路上的數(shù)據(jù)經(jīng)所述現(xiàn)場總線通信接口下載到所述FPGA模塊中，在該FPGA 模塊中實現(xiàn)數(shù)據(jù)幀的采集，所述ARM處理器實時讀取FPGA模塊中的數(shù)據(jù)，經(jīng)分析處理后獲得現(xiàn)場總線鏈路上的狀態(tài)、報警信息及鏈接在現(xiàn)場總線鏈路上的設(shè)備狀態(tài)和報警信息，并通過所述人機(jī)交互界面顯示，同時將產(chǎn)生的報警信息輸入到FPGA模塊，上傳到現(xiàn)場總線鏈路中；另外，輸入信息通過所述人機(jī)交互界面輸入所述ARM處理器，經(jīng)分析處理后，寫入所述FPGA模塊中，在該FPGA模塊中實現(xiàn)數(shù)據(jù)的發(fā)送，并經(jīng)現(xiàn)場總線通信接口上傳到現(xiàn)場總線鏈路中。
2.根據(jù)權(quán)利要求1所述的監(jiān)控裝置，其特征在于，所述的ARM處理器包括依次電連接的數(shù)據(jù)存儲單元、數(shù)據(jù)分析單元和人機(jī)交互單元，所述數(shù)據(jù)存儲單元用于存儲數(shù)據(jù)，其通過 ARM處理器中的內(nèi)存管理實現(xiàn)，所述數(shù)據(jù)分析單元對讀取和存儲的數(shù)據(jù)進(jìn)行分析處理，所述人機(jī)交互單元與所述人機(jī)交互界面通訊連接，用于將所述數(shù)據(jù)分析單元處理結(jié)果輸出到所述人機(jī)交互界面，并接收從所述人機(jī)交互界面輸入的數(shù)據(jù)以存儲到所述數(shù)據(jù)存儲單元。
3.根據(jù)權(quán)利要求1或2所述的監(jiān)控裝置，其特征在于，所述的數(shù)據(jù)分析單元包括總線鏈路監(jiān)控子單元和設(shè)備狀態(tài)監(jiān)控子單元，其中，所述總線鏈路監(jiān)控子單元用于對現(xiàn)場總線鏈路上的網(wǎng)絡(luò)結(jié)構(gòu)和運行狀態(tài)進(jìn)行分析處理，通過總線鏈路層數(shù)據(jù)中的網(wǎng)絡(luò)狀態(tài)標(biāo)志位判斷總線網(wǎng)絡(luò)結(jié)構(gòu)是否發(fā)生故障，并將是否故障的狀態(tài)信息輸入到人機(jī)交互單元，同時若發(fā)生故障，將報警信息上傳到現(xiàn)場總線鏈路；所述設(shè)備狀態(tài)監(jiān)控子單元用于對鏈接在現(xiàn)場總線鏈路上的設(shè)備狀態(tài)信息進(jìn)行分析處理，其通過讀取總線中數(shù)據(jù)鏈路層數(shù)據(jù)幀，對應(yīng)數(shù)據(jù)鏈路層協(xié)議及應(yīng)用層協(xié)議，來判斷設(shè)備狀態(tài)，并將狀態(tài)信息輸入到人機(jī)交互單元，同時若發(fā)生故障，將設(shè)備報警信息上傳到現(xiàn)場總線鏈路。
4.根據(jù)權(quán)利要求1或2所述的監(jiān)控裝置，其特征在于，所述的FPGA模塊包括依次點連接的數(shù)據(jù)采集單元，數(shù)據(jù)存儲單元和數(shù)據(jù)發(fā)送單元；其中，所述數(shù)據(jù)存儲單元用于存儲采集的數(shù)據(jù)和需上傳到現(xiàn)場總線鏈路中的數(shù)據(jù)；所述數(shù)據(jù)采集單元根據(jù)PHY芯片產(chǎn)生的接收數(shù)據(jù)使能位，下載復(fù)制所有鏈接在總線上的設(shè)備鏈路層數(shù)據(jù)，保存到所述數(shù)據(jù)存儲單元，并根據(jù)該PHY芯片產(chǎn)生的接收數(shù)據(jù)使能位，發(fā)出接收數(shù)據(jù)完成標(biāo)志位；所述數(shù)據(jù)發(fā)送單元把處理后的數(shù)據(jù)上傳到現(xiàn)場總線鏈路中，發(fā)送給數(shù)控系統(tǒng)及鏈接的設(shè)備。
5.根據(jù)權(quán)利要求1或2所述的監(jiān)控裝置，其特征在于，所述現(xiàn)場總線通信接口包括光電轉(zhuǎn)換模塊和PHY芯片，現(xiàn)場總線鏈路中的物理層光信號經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為電信號，提供給PHY芯片，PHY芯片把接收到的差分信號轉(zhuǎn)換為鏈路層數(shù)據(jù)輸入到FPGA模塊；FPGA模塊輸出的鏈路層數(shù)據(jù)，經(jīng)PHY芯片轉(zhuǎn)換為差分信號，再經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為物理層光信號輸入到現(xiàn)場總線鏈路中。
6.根據(jù)權(quán)利要求1或2所述的監(jiān)控裝置，其特征在于，所述監(jiān)控裝置還包括網(wǎng)絡(luò)通信接口，其與ARM處理器連接，實現(xiàn)以太網(wǎng)數(shù)據(jù)共享，該網(wǎng)絡(luò)通信接口包括RJ-45接口、隔離變壓器和網(wǎng)絡(luò)PHY芯片。
7.根據(jù)權(quán)利要求1或2所述的監(jiān)控裝置，其特征在于，所述監(jiān)控裝置還包括下載接口模塊，該下載接口模塊與ARM處理器連接，為ARM處理器提供數(shù)據(jù)下載和仿真接口，該下載接口模塊包括USB通信模塊、串口模塊、JTAG接口和FLASH接口。
8.根據(jù)權(quán)利要求1或2所述的監(jiān)控裝置，其特征在于，所述監(jiān)控裝置還包括參數(shù)配置/ 顯示模塊，該參數(shù)配置/顯示模塊與FPGA連接，用于實現(xiàn)監(jiān)控參數(shù)的可配置及實時顯示功能。
專利摘要本實用新型公開了一種基于ARM的現(xiàn)場總線鏈路實時監(jiān)控裝置，包括ARM處理器、FPGA模塊、現(xiàn)場總線通信接口和人機(jī)交互界面；現(xiàn)場總線鏈路上的數(shù)據(jù)經(jīng)現(xiàn)場總線通信接口下載到FPGA模塊中，ARM處理器讀取FPGA模塊中的數(shù)據(jù)，獲得現(xiàn)場總線鏈路上的狀態(tài)、報警信息及鏈接在現(xiàn)場總線鏈路上的設(shè)備狀態(tài)和報警信息，通過所述人機(jī)交互界面顯示，同時將產(chǎn)生的報警信息輸入到FPGA模塊，上傳到現(xiàn)場總線鏈路中；輸入信息通過人機(jī)交互界面輸入所述ARM處理器，實時寫入FPGA模塊中，通過現(xiàn)場總線通信接口發(fā)送到現(xiàn)場總線鏈路中。本實用新型可以靈活的應(yīng)用到車間級或設(shè)備級進(jìn)行實時監(jiān)控，解決車間級或設(shè)備級實時監(jiān)控的問題。
文檔編號G05B19/418GK202058020SQ20112007356
公開日2011年11月30日 申請日期2011年3月18日 優(yōu)先權(quán)日2011年3月18日
發(fā)明者周彬, 周芳芳, 唐小琦, 唐玉枝, 夏亮, 宋寶, 尹玲, 王翰, 陳天航 申請人:華中科技大學(xué), 武漢華中數(shù)控股份有限公司