專利名稱：一種帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電源技術(shù)領(lǐng)域，具體涉及一種帶隙基準(zhǔn)電壓源的設(shè)計。
背景技術(shù)：
基準(zhǔn)作為集成電路必不可少的部分，為整個芯片提供偏置電流以及提供基準(zhǔn)電壓。偏置電流的大小決定了整個芯片的功耗，同時芯片中誤差放大器與比較器通常會以基準(zhǔn)電壓作為參考電壓，基準(zhǔn)的穩(wěn)定性在很大程度上決定了芯片功能的實現(xiàn)與性能的優(yōu)劣。集成電路中最常用的基準(zhǔn)為基于三極管的帶隙基準(zhǔn)。如圖1所示，由誤差放大器鉗位，然后通過Q1、Q2與Rl產(chǎn)生正比于絕對溫度(Proportional to Absolute Temperature,PTAT)電流。PTAT電流作用于R2上，由Q2與R2共同產(chǎn)生帶隙基準(zhǔn)電壓。由
于誤差放大器的鉗位作用，使得Vx與Vy兩點的電壓基本相等，即Vx = Vy = Vbe2，同時，同于
, ,Vrf7-Vrf, VAnN Tr kT
兩路中的電流也相等，則有八=4= BE\ ■ =^^，由于G= —，則電流為正比于絕
對溫度電流，此電流通過電流鏡鏡像為整個芯片提供偏置電流。根據(jù)PTAT電流的表達式，可以得出帶隙電壓的表達式為 Vbg =IrR2=與Vt In N+ Vbe2，由于Vt為正溫度系數(shù)，同時Vbe2為負溫度系數(shù)，合理的調(diào)節(jié)系數(shù)的大小，便
可以在一定溫度下實現(xiàn)基準(zhǔn)隨溫度的變化為零，從而為整個芯片提供一個隨溫度變化很小的基準(zhǔn)參考電壓。帶隙基準(zhǔn)有兩個穩(wěn)定狀態(tài)，當(dāng)沒有電流時，基準(zhǔn)便一直處于零狀態(tài)，因此需要一個額外的啟動電路，來給帶隙基準(zhǔn)提供一個啟動電流。然而，啟動電路往往會占據(jù)比較大的芯片面積。同時，在電源電壓比較大的范圍內(nèi)變化時，特別是電源電壓很高時，會在啟動瞬間在基準(zhǔn)輸出端產(chǎn)生一個很大的過沖，這個過沖嚴(yán)重影響了系統(tǒng)的性能與穩(wěn)定性。

實用新型內(nèi)容本實用新型的目的是為了解決現(xiàn)有帶隙基準(zhǔn)電壓源啟動電路存在的上述問題，提出了一種帶隙基準(zhǔn)電壓源。本實用新型的技術(shù)方案是一種帶隙基準(zhǔn)電壓源，包括啟動電路，PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路，其中，所述啟動電路分別與PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路連接，PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路連接，基準(zhǔn)電壓產(chǎn)生電路的輸出作為所述帶隙基準(zhǔn)電壓源的輸出，其特征在于，所述啟動電路包括脈沖產(chǎn)生單元、PMOS管MPl和MP6、NMOS管MNl和MN2、電阻R3、 電容Cl，脈沖產(chǎn)生單元根據(jù)外部的使能信號產(chǎn)生一個上升沿的單脈沖信號，具體連接關(guān)系是脈沖產(chǎn)生單元的輸出與麗1的柵極連接，麗1的源極和襯底均接地，MPl的源極和襯底
3均接外部電源，MPl的漏極接麗1的漏極，MP6的柵極接MPl的漏極，MP6的源極接R3的一端，R3的另一端接MPl的柵極，MP6的襯底接電源，麗2的柵極接外部的使能信號，麗2的漏極接MP6的漏極，麗2的源極和襯底均接地，電容Cl的一端接麗1的漏極，Cl的另一端接地。進一步的，所述的脈沖產(chǎn)生單元包括反相器INV1、INV2、INV3，異或門M)R，與非門 NAND，電容C0，具體連接關(guān)系是反相器INVl的輸入端接外部的使能信號，反相器INV2的輸入接反相器INVl的輸出端，XOR的第一輸入端接外部的使能信號，第二輸入端接反相器 INV2的輸出端，與非門NAND的第一輸入端外部的使能信號，第二輸入端接異或門XOR的輸出端，反相器INV3的輸入端接與非門NAND的輸出端，反相器INV3的輸出作為脈沖產(chǎn)生單元的輸出，電容CO的一端接反相器INVl的輸出，另一端接地。進一步的，所述的PTAT電流產(chǎn)生電路包括PMOS管MP2、MP3、MP4，匪OS管MN3、MN4、 麗5，三極管01、02、04，電阻1 1和電容C2，具體連接關(guān)系是PM0S管MP2和MP3的源極和襯底均接外部電源，MP2的柵極接MP3的柵極，MP3的柵極接所述啟動電路中MPl的柵極，麗3 的柵極和漏極短接，麗3的漏極接MP2的漏極，MN4的柵極接MP3的柵極，MN4的漏極接MP3 的漏極，MN3和MN4的襯底均接地，Q1、Q2、Q4的基極和集電極均接地，Ql的發(fā)射極接電阻Rl 的一端，Rl的另一端接麗3的源極，Q2的發(fā)射極接MN4的源極，電容C2的一端接MN4的漏極，C2的另一端接地，MP4的柵極接MP2的柵極，MP4的源極和襯底接外部電源，MN5的漏極接MP4的漏極，麗5的柵極接MN4的漏極，麗5的襯底接地，Q4的發(fā)射極接麗5的源極，MP2 的柵極作為PTAT電流產(chǎn)生電路的輸出。進一步的，所述基準(zhǔn)電壓產(chǎn)生電路包括PMOS管MP5，電阻R2，三極管Q3和電容C3， 具體連接關(guān)系是MP5的柵極接所述PTAT電流產(chǎn)生電路的輸出，MP5的源極和襯底均接外部電源，Q3的基極和集電極均接地，電阻R2的一端接Q3的發(fā)射極，另一端接MP5的漏極，電容C3的一端接MP5的漏極，C3的另一端接地，MP5的漏極作為基準(zhǔn)電壓產(chǎn)生電路的輸出，同時作為所述帶隙基準(zhǔn)電壓源的輸出。進一步的，所述帶隙基準(zhǔn)電壓源還包括過沖泄流電路，其中，過沖泄流電路包括反相器INV4和NMOS管MN6，具體連接關(guān)系是反相器INV4的輸入接所述啟動電路中麗1的漏極，MN6的柵極接反相器INV4的輸出，MN6的源極和襯底均接地，MN6的漏極接所述基準(zhǔn)電壓產(chǎn)生電路的輸出。本實用新型的有益效果是本實用新型帶隙基準(zhǔn)電壓源的啟動電路使用數(shù)字電路與開關(guān)電容啟動，可以減小啟動電路的面積，從而節(jié)省版圖的面積，降低了成本。在PTAT電流產(chǎn)生電路中，沒有使用運算放大器，從而節(jié)省了版圖面積，也降低了功耗；同時為了提高晶體管鉗位的精確度，又引入了一條負反饋支路來鉗位MN4的漏極電壓，使兩個鉗位晶體管麗3、MN4的源極電位一致，避免了因厄利效應(yīng)造成的兩路電流不一致而引入的失調(diào)；弓丨入了過沖泄流電路，保證了輸入電壓可以在一個很寬的范圍內(nèi)變化，從而在一個較寬的電源范圍內(nèi)保證基準(zhǔn)電壓源輸出的穩(wěn)定，進而維持了個芯片系統(tǒng)的穩(wěn)定，此外泄流電路十分簡單，基本不會增加版圖面積與功耗。

圖1為傳統(tǒng)的帶隙基準(zhǔn)電壓源結(jié)構(gòu)框圖。[0016]圖2本實用新型的帶隙基準(zhǔn)電壓源結(jié)構(gòu)框圖。圖3本實用新型的帶隙基準(zhǔn)電壓源的實際電路結(jié)構(gòu)原理圖。圖4本實用新型的帶隙基準(zhǔn)電壓源脈沖產(chǎn)生單元電路原理圖。圖5本實用新型的帶隙基準(zhǔn)電壓源啟動電路的波形示意圖。
具體實施方式
以下結(jié)合附圖和具體的實施例對本實用新型作進一步的闡述。本實用新型的帶隙基準(zhǔn)電壓源結(jié)構(gòu)框圖如圖2所示，包括啟動電路，PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路，其中，所述啟動電路分別與PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路連接，PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路連接，基準(zhǔn)電壓產(chǎn)生電路的輸出作為所述帶隙基準(zhǔn)電壓源的輸出VREF。啟動電路的實際電路結(jié)構(gòu)原理圖如圖3所示，包括脈沖產(chǎn)生單元、PMOS管MPl和 MP6、NMOS管麗1和麗2、電阻R3、電容Cl，脈沖產(chǎn)生單元根據(jù)外部的使能信號EN產(chǎn)生一個上升沿的單脈沖信號，具體連接關(guān)系是脈沖產(chǎn)生單元的輸出與MNl的柵極連接，MNl的源極和襯底均接地，MPl的源極和襯底均接外部電源VIN，MPl的漏極接MNl的漏極，MP6的柵極接MPl的漏極，MP6的源極接R3的一端，R3的另一端接MPl的柵極，MP6的襯底接電源， 麗2的柵極接外部的使能信號EN，MN2的漏極接MP6的漏極，麗2的源極和襯底均接地，電容 Cl的一端接麗1的漏極，Cl的另一端接地。這里采用開關(guān)電容啟動，最大限度地節(jié)省版圖面積。在基準(zhǔn)輸出處添加了過沖泄流電路，防止在啟動瞬間基準(zhǔn)輸出電壓的過沖，同時，由于過沖泄流電路結(jié)構(gòu)十分簡單，并沒有明顯增加版圖面積與功耗。其中，脈沖產(chǎn)生單元電路原理圖如圖4所示，包括反相器INVl、INV2、INV3，異或門 M)R，與非門NAND，電容⑶，具體連接關(guān)系是反相器INVl的輸入端接外部的使能信號EN， 反相器INV2的輸入接反相器INVl的輸出端，XOR的第一輸入端接外部的使能信號EN，第二輸入端接反相器INV2的輸出端，與非門NAND的第一輸入端外部的使能信號EN，第二輸入端接異或門XOR的輸出端，反相器INV3的輸入端接與非門NAND的輸出端，反相器INV3的輸出作為脈沖產(chǎn)生單元的輸出，電容CO的一端接反相器INVl的輸出，另一端接地。啟動電路的控制信號由簡單的數(shù)字產(chǎn)生，如圖5所示。當(dāng)電路開始工作時，EN信號由低電平變?yōu)楦唠娖?，?dāng)電路再次停止工作時，EN信號又再次變?yōu)榈碗娖?，整個過程可以用圖中的只有一個周期的方波來表示。信號經(jīng)過INVl后，會反向，同時，由于反相器寄生電容以及電容CO的作用，整個波形的變化會有一個時間滯后。再次經(jīng)過反相器INV2的反向后， 波形會重新變得與EN —樣，但是在時間上產(chǎn)生了一個滯后，使兩個信號變得不同步。然后， 此輸出信號與EN信號送至異或門M)R。由于INV2輸出信號與EN信號有一個時間的滯后效果，經(jīng)過XOR便會在EN高低變換后的短暫時間段內(nèi)產(chǎn)生一個高電平信號，在電路開啟與判斷的時段內(nèi)各產(chǎn)生一個高電平信號。但由于在電路判斷時產(chǎn)生的高電平?jīng)]有什么意義，所以再次讓INV2信號與EN信號同時送至與非門NAND，便會產(chǎn)生一個整體為高電平，在EN由低變?yōu)楦叩囊粋€時間段內(nèi)為低電平的脈沖信號，與非門NAND的輸出信號流過反相器INV3 以后，便會產(chǎn)生一個在電路啟動瞬間的高電平脈沖信號。INV3的輸出與麗1的柵相連。在啟動瞬間，產(chǎn)生的一個瞬間的高電平脈沖作用于麗1的柵極，使麗1導(dǎo)通。麗1的漏極與Cl相連，便釋放Cl上面的電荷，使1處電位為低， 從而開通MP6，2點電位也降低，這樣就產(chǎn)生了一個電流回路，使MP2首先產(chǎn)生一個電流，經(jīng)過麗3，Rl, Ql到地，有了電流以后，帶隙基準(zhǔn)克服零狀態(tài)。其中電阻R3的作用為限流，防止啟動瞬間電流過大，但在高電源電壓時效果不明顯，需要外加泄流電路。電路啟動以后， INV3的輸出信號再次變?yōu)榈托盘?，關(guān)斷麗1，從MPl上面流下來的電流便開始對電容Cl充電，拉高1點的電位，關(guān)閉MP6，停止MP6支路的電流；同時，在電容完成充電以后，MP1上的電流也變?yōu)榱?。這里的電容Cl為開關(guān)電容，即受麗1的控制，啟動電路在每次重新啟動時， 都會刷新開關(guān)電容上的電壓，不會因為上次的動作而對下次的動作產(chǎn)生影響。整個啟動電路關(guān)閉，不再對后面的基準(zhǔn)產(chǎn)生影響，整個基準(zhǔn)啟動過程完成。在完成了啟動以后，基準(zhǔn)開始進入穩(wěn)定工作模式，首先要讓基準(zhǔn)產(chǎn)生PTAT電流， 使整個系統(tǒng)中的靜態(tài)工作電流得以確定，從來確定整個芯片的靜態(tài)功耗。如圖3所示，PTAT電流產(chǎn)生電路包括PMOS管MP2、MP3、MP4，匪OS管MN3、MN4、MN5， 三極管Ql、Q2、Q4，電阻Rl，電容C2，具體連接關(guān)系是PM0S管MP2和MP3的源極和襯底均接外部電源VIN，MP2的柵極接MP3的柵極，MP3的柵極接所述啟動電路中MPl的柵極，麗3 的柵極和漏極短接，麗3的漏極接MP2的漏極，MN4的柵極接MP3的柵極，MN4的漏極接MP3 的漏極，麗3和MN4的襯底均接地，QU Q2、Q4的基極和集電極均接地，Ql的發(fā)射極接電阻 Rl的一端，Rl的另一端接麗3的源極，Q2的發(fā)射極接MN4的源極，電容C2的一端接MN4的漏極，C2的另一端接地，MP4的柵極接MP2的柵極，MP4的源極和襯底接外部電源VIN，麗5 的漏極接MP4的漏極，麗5的柵極接MN4的漏極，麗5的襯底接地，Q4的發(fā)射極接麗5的源極，MP2的柵極作為PTAT電流產(chǎn)生電路的輸出。由模擬電路可知
權(quán)利要求1.一種帶隙基準(zhǔn)電壓源，包括啟動電路，PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路，其中，所述啟動電路分別與PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路連接，PTAT電流產(chǎn)生電路和基準(zhǔn)電壓產(chǎn)生電路連接，基準(zhǔn)電壓產(chǎn)生電路的輸出作為所述帶隙基準(zhǔn)電壓源的輸出，其特征在于，所述啟動電路包括脈沖產(chǎn)生單元、PMOS管MPl和MP6、匪OS管麗1和麗2、電阻R3、電容Cl，脈沖產(chǎn)生單元根據(jù)外部的使能信號產(chǎn)生一個上升沿的單脈沖信號，具體連接關(guān)系是 脈沖產(chǎn)生單元的輸出與MNl的柵極連接，MNl的源極和襯底均接地，MPl的源極和襯底均接外部電源，MPl的漏極接麗1的漏極，MP6的柵極接MPl的漏極，MP6的源極接R3的一端， R3的另一端接MPl的柵極，MP6的襯底接電源，麗2的柵極接外部的使能信號，麗2的漏極接MP6的漏極，麗2的源極和襯底均接地，電容Cl的一端接麗1的漏極，Cl的另一端接地。
2.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓源，其特征在于，所述的脈沖產(chǎn)生單元包括反相器INVl、INV2、INV3，異或門M)R，與非門NAND，電容⑶，具體連接關(guān)系是反相器INVl的輸入端接外部的使能信號，反相器INV2的輸入接反相器INVl的輸出端，XOR的第一輸入端接外部的使能信號，第二輸入端接反相器INV2的輸出端，與非門NAND的第一輸入端外部的使能信號，第二輸入端接異或門XOR的輸出端，反相器INV3的輸入端接與非門NAND的輸出端，反相器INV3的輸出作為脈沖產(chǎn)生單元的輸出，電容CO的一端接反相器INVl的輸出，另一端接地。
3.根據(jù)權(quán)利要求2所述的帶隙基準(zhǔn)電壓源，其特征在于，所述的PTAT電流產(chǎn)生電路包括 PMOS 管 MP2、MP3、MP4, NMOS 管 MN3、MN4、MN5，三極管 Ql、Q2、Q4，電阻 Rl 和電容 C2,具體連接關(guān)系是PM0S管MP2和MP3的源極和襯底均接外部電源，MP2的柵極接MP3的柵極， MP3的柵極接所述啟動電路中MPl的柵極，麗3的柵極和漏極短接，麗3的漏極接MP2的漏極，MN4的柵極接MP3的柵極，MN4的漏極接MP3的漏極，麗3和MN4的襯底均接地，Ql、Q2、 Q4的基極和集電極均接地，Ql的發(fā)射極接電阻Rl的一端，Rl的另一端接MN3的源極，Q2的發(fā)射極接MN4的源極，電容C2的一端接MN4的漏極，C2的另一端接地，MP4的柵極接MP2的柵極，MP4的源極和襯底接外部電源，麗5的漏極接MP4的漏極，麗5的柵極接MN4的漏極， 麗5的襯底接地，Q4的發(fā)射極接麗5的源極，MP2的柵極作為PTAT電流產(chǎn)生電路的輸出。
4.根據(jù)權(quán)利要求2或3所述的帶隙基準(zhǔn)電壓源，其特征在于，所述基準(zhǔn)電壓產(chǎn)生電路包括PMOS管MP5，電阻R2，三極管Q3和電容C3，具體連接關(guān)系是MP5的柵極接所述PTAT 電流產(chǎn)生電路的輸出，MP5的源極和襯底均接外部電源，Q3的基極和集電極均接地，電阻R2 的一端接Q3的發(fā)射極，另一端接MP5的漏極，電容C3的一端接MP5的漏極，C3的另一端接地，MP5的漏極作為基準(zhǔn)電壓產(chǎn)生電路的輸出，同時作為所述帶隙基準(zhǔn)電壓源的輸出。
5.根據(jù)權(quán)利要求4所述的帶隙基準(zhǔn)電壓源，其特征在于，所述帶隙基準(zhǔn)電壓源還包括過沖泄流電路，其中，過沖泄流電路包括反相器INV4和NMOS管MN6，具體連接關(guān)系是反相器INV4的輸入接所述啟動電路中麗1的漏極，MN6的柵極接反相器INV4的輸出，MN6的源極和襯底均接地，MN6的漏極接所述基準(zhǔn)電壓產(chǎn)生電路的輸出。
專利摘要本實用新型公開了一種帶隙基準(zhǔn)電壓源，包括啟動電路，PTAT電流產(chǎn)生電路，基準(zhǔn)電壓產(chǎn)生電路，其中，啟動電路包括脈沖產(chǎn)生單元、PMOS管MP1和MP6、NMOS管MN1和MN2、電阻R3和電容C1，啟動電路使用數(shù)字電路與開關(guān)電容啟動，可以減小啟動電路的面積，從而節(jié)省版圖的面積，降低了成本。在PTAT電流產(chǎn)生電路中，沒有使用運算放大器，從而節(jié)省了版圖面積，也降低了功耗；同時引入了過沖泄流電路，保證了輸入電壓可以在一個很寬的范圍內(nèi)變化，從而在一個較寬的電源范圍內(nèi)保證基準(zhǔn)輸出的穩(wěn)定，進而維持了個芯片系統(tǒng)的穩(wěn)定，此外泄流電路十分簡單，不會增加版圖面積與功耗。
文檔編號G05F1/567GK202257344SQ20112035489
公開日2012年5月30日 申請日期2011年9月21日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者周澤坤, 張波, 徐祥柱, 明鑫, 李強, 陳程 申請人:電子科技大學(xué)