專利名稱：一種參考電壓緩沖電路的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于集成電路領(lǐng)域，尤其涉及一種參考電壓緩沖電路。
背景技術(shù)：
參考電壓緩沖電路廣泛地應用于各種模數(shù)轉(zhuǎn)換器(ADC，Analog-to-DigitalConverter)或其他需要參考電壓的電路中，其功能是隔離后級電路對前級參考電壓的影響，并提供一種能夠驅(qū)動后級電路的跟隨前級參考電壓的參考電壓信號。如圖I所示，為現(xiàn)有技術(shù)提供的差分參考電壓緩沖電路。第一運算放大器Al與第五NMOS管M5連成負反饋的形式，第二運算放大器A2與第七PMOS管M7連成負反饋的形式。當?shù)谝贿\算放大器Al正輸入端輸入第一輸入?yún)⒖茧妷篤REFP_IN，第二運算放大器A2正輸入端輸入第二輸入?yún)⒖茧妷篤REFN_IN時,第一運算放大器Al的輸出端會產(chǎn)生第一 電壓信號VI,第二運算放大器A2的輸出端會產(chǎn)生第二電壓信號V2,第一電壓信號Vl驅(qū)動第五NMOS管M5和第六NMOS管M6，第二電壓信號V2驅(qū)動第七PMOS管M7和第八PMOS管M8。當?shù)诹鵑MOS管M6的寬長比(W/L)6為第五NMOS管M5的寬長比(W/L)J^N倍，且第八PMOS管M8的寬長比(W/L)8為第七PMOS管M7的寬長比(W/L)7的N倍，第二電阻R2阻值的大小是第一電阻Rl阻值的大小的1/N時，第六NMOS管M6和第五NMOS管M5的工作點相同，第八PMOS管M8和第七PMOS管M7的工作點相同，即有第一輸出參考電壓VREFP等于第五NMOS管源極電壓VP，第二輸出參考電壓VREFN等于第七PMOS管源極電壓VN。當?shù)谝贿\算放大器Al和第二運算放大器A2均為理想運放時，VP=VREFP_IN, VN=VREFN_IN，因此，VREFP=VREFP_IN, VREFN=VREFN_IN,即 VREFP 跟隨了參考電壓 VREFP_IN，VREFN 跟隨了參考電壓 VREFN_IN。該差分參考緩沖電路具有低輸出阻抗，即第一輸出端VREFP的阻抗大約為l/gm6，第二輸出端VREFN的阻抗大約為l/gm8，所以其驅(qū)動能力較強，輸出參考電壓能快速的穩(wěn)定。但是其具有如下不足之處(I)在集成電路的制造過程中，電阻的絕對誤差高達±20%，如果第一電阻Rl阻值減小20%，則會導致第一電流Il增加20%，假設這時第五NMOS管源極電壓VP跟隨第一輸入?yún)⒖茧妷篤REFP_IN，第七PMOS管源極電壓VN跟隨第二輸入?yún)⒖茧妷篤REFN_IN，在這樣的情況下，第一電壓信號Vl會增大,第二電壓信號V2會減小,可能出現(xiàn)的情況是由于第一電壓信號Vl增大到一定程度，造成第一運算放大器Al輸出級的部分管子處于線性區(qū)，由于第二電壓信號V2減小到一定程度，造成第二運算放大器A2輸出級的部分管子處于線性區(qū)，從而使第一運算放大器Al和第二運算放大器A2的性能下降或功能失效，導致第五NMOS管源極電壓VP不能很好跟隨第一輸入?yún)⒖茧妷篤REFP_IN，第七PMOS管源極電壓VN不能很好跟隨第二輸入?yún)⒖茧妷篤REFN_IN，即使第五NMOS管M5與第六NMOS管M6、第一電阻Rl和第二電阻R2、第七PMOS管M7與第八PMOS管M8完全匹配，即第一輸出參考電壓VREFP等于第五NMOS管源極電壓VP，第二輸出參考電壓VREFN等于第七PMOS管源極電壓VN，第一輸出參考電壓VREFP也不等于第一輸入?yún)⒖茧妷篤REFP_IN，第二輸出參考電壓VREFN也不等于第二輸入?yún)⒖茧妷篤REFN_IN，即參考電壓跟緩沖電路輸出的參考電壓不能很好地跟隨輸入的參考電壓。(2)假設第一電阻Rl和第二電阻R2的絕對誤差都很小，但是由于第一電阻Rl與第二電阻R2的失配，以及第五NMOS管M5與第六NMOS管M6、第七PMOS管M7與第八PMOS管M8的閾值電壓、尺寸等的失配會使第六NMOS管M6與第五NMOS管M5、第八PMOS管M8與第七PMOS管M7的工作點不一致，導致第一輸出參考電壓VREFP不等于第五NMOS管源極電壓VP，第二輸出參考電壓VREFN不等于第七PMOS管源極電壓VN，從而第一輸出參考電壓VREFP不等于第一輸入?yún)⒖茧妷篤REFP_IN，第二輸出參考電壓VREFN不等于第二輸入?yún)⒖茧妷篤REFN_IN，即輸出的參考電壓不能很好地跟隨輸入的參考電壓。(3)由于電源電壓、工藝角、溫度等因素的變化，會造成第一電流Il和第二電流12失配較大，所以第六NMOS管M6與第五NMOS管M5、第八PMOS管M8與第七PMOS管M7的工作點變化較大，從而輸出的參考電壓不能很好地跟隨輸入的參考電壓，電路魯棒性較差。
實用新型內(nèi)容本實用新型為解決現(xiàn)有參考電壓緩沖電路出現(xiàn)的輸出的參考電壓不能很好的跟隨輸入?yún)⒖茧妷旱募夹g(shù)問題，提供一種具有精確電壓跟隨能力的參考電壓緩沖電路。一種參考電壓緩沖電路，包括第一運算放大器驅(qū)動的第一 mos管和第二 mos管，以及電流鏡電路，所述電流鏡電路與第一mos管和第二mos管連接；所述第二mos管的源極為參考電壓輸出端。進一步的，所述參考電壓緩沖電路還包括第二運算放大器及其驅(qū)動的第七mos管和第八mos管,所述第七mos管和第八mos管與所述電流鏡電路連接；所述第八mos管的源極為參考電壓輸出VREFN。本實用新型的參考電壓緩沖電路中電流鏡電路能夠提供精確匹配的電流，進而產(chǎn)生精確匹配的電路工作點，解決現(xiàn)有技術(shù)參考電壓緩沖電路中電阻誤差、或兩個電阻失配、或電源電壓、工藝角、溫度等因素變化引起的輸出電壓不能很好的跟隨輸入電壓的技術(shù)問題；從而使本實用新型參考電壓緩沖電路的輸出電壓具有精確跟隨輸入電壓的效果。

圖I是現(xiàn)有技術(shù)提供的參考電壓緩沖電路的電路圖。圖2是本實用新型實施例I提供的參考電壓緩沖電路的電路圖。圖3是本實用新型實施例2提供的參考電壓緩沖電路的電路圖。圖4是本實用新型實施例3提供的參考電壓緩沖電路的電路圖。圖5是本實用新型實施例4提供的參考電壓緩沖電路的電路圖。圖6是本實用新型實施例5提供的參考電壓緩沖電路的電路圖。
具體實施方式
為了使本實用新型所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。[0019]為了解決現(xiàn)有參考電壓緩沖電路存在的技術(shù)問題，本實用新型提供了一種參考電壓緩沖電路，包括第一運算放大器驅(qū)動的第一 mos管、第二 mos管及電流鏡電路，所述電流鏡電路與第一 mos管和第二 mos管連接；所述第二 mos管的源極為參考電壓輸出端。本實用新型的參考電壓緩沖電路中電流鏡電路能夠提供精確匹配的電流，進而產(chǎn)生精確匹配的電路工作點，解決現(xiàn)有技術(shù)參考電壓緩沖電路中電阻誤差、或兩個電阻失配、或電源電壓、工藝角、溫度等因素變化引起的輸出電壓不能很好的跟隨輸入電壓的技術(shù)問題，從而使本實用新型參考電壓緩沖電路的輸出電壓具有精確跟隨輸入電壓的效果。本實用新型實施例I的單端參考電壓緩沖電路如圖2所示，包括第一運算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第五mos管M5、第六mos管M6均為nmos管；所述第三mos管M3和第四mos管M4均為pmos管。所述第一運算放大器Al的正向輸入端連接第一輸入?yún)⒖茧妷篤REFP_IN,反向輸入端接所述第一 mos管Ml的源極,輸出端連接所述第一 mos管Ml和所述第二 mos管M2的 柵極；所述第一 mos管Ml和第二 mos管M2的漏極均接電源VDD ；所述第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6構(gòu)成電流鏡電路；所述第三mos管M3的柵極與所述第四mos管M4的柵極相連，且所述第四mos管M4的柵極與漏極相連；所述第五mos管M5的柵極與所述第六mos管M6的柵極相連，且所述第五mos管M5的柵極與漏極相連；所述第三mos管M3的漏極與所述第五mos管M5的漏極相連；所述第四mos管M4的漏極與所述第六mos管M6的漏極相連；所述第五mos管M5和第六mos管M6的源極均接地；所述第一 mos管Ml的源極連接所述第三mos管M3的源極；所述第二 mos管M2的源極連接所述第四mos管M4的源極；所述第二 mos管M2的源極為第一參考電壓輸出端VREFP0為了使第一運算放大器Al輸出支路的mos管能更好地工作在飽和區(qū)，以及為了使電路能在低電源電壓下正常工作，較佳的方法是第一 mos管Ml和第二 mos管M2米用低閾值電壓的mos管。更進一步，為了提高輸出擺幅和在低電源電壓下應用，較佳的方法是第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6米用低閾值電壓的mos管。為了減小背柵效應和提高閾值電壓的匹配精度，第三mos管M3、第四mos管M4的襯底端均連接各自的源極端。本實用新型實施例2的單端參考電壓緩沖電路如圖3所示，包括第一運算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4均為pmos管；所述第五mos管M5和第六mos管M6均為nmos管。第三mos管M3和第四mos管M4構(gòu)成第一電流鏡；及第五mos管M5和第六mos管M6構(gòu)成第二電流鏡；所述第一電流鏡中第三mos管M3的柵極與所述第四mos管M4的柵極相連，且所述第三mos管M3的柵極與漏極相連；所述第三mos管M3和第四mos管M4的源極均連接電源VDD ;所述第二電流鏡中第五mos管M5的柵極與所述第六mos管M6的柵極相連，且所述第六mos管M6的柵極與漏極相連；所述第五mos管M5和第六mos管M6的源極均接地VSS。[0028]所述第一運算放大器Al的正向輸入端連接第一輸入?yún)⒖茧妷篤REFP_IN,反向輸入端接所述第一 mos管Ml的源極,輸出端連接所述第一 mos管Ml和所述第二 mos管M2的柵極。所述第一 mos管Ml的源極連接所述第三mos管M3的漏極；所述第二 mos管M2的源極連接所述第四mos管M4的漏極；所述第一 mos管Ml的漏極連接所述第五mos管M5的漏極；所述第二 mos管M2的漏極連接所述第六mos管M6的漏極；所述第二 mos管M2的源極為第一參考電壓輸出端VREFP。實施例2中的第一電流鏡和第二電流鏡等效于實施例I中的電流鏡電路。為了提高輸出擺幅和在低電源電壓下應用，較佳的方法是第五mos管M5、第六mos管M6、第一mos管Ml、第二 mos管M2采用低閾值電壓的mos管。為了減小背柵效應和提高閾值電壓的匹配精度，第三mos管M3、第四mos管M4、第一 mos管Ml、第二 mos管M2的襯底端連接各自的源端。第三mos管M3和第四mos管M4采用低閾值電壓的mos管還是高閾值電壓的mos 管，是根據(jù)第一輸入?yún)⒖茧妷篤REFP_IN的大小以及電路的工作點決定的。一般地，當?shù)谝惠斎雲(yún)⒖茧妷篤REFP_IN較大時，第三mos管M3和第四mos管M4采用低閾值電壓的mos管為佳；當?shù)谝惠斎雲(yún)⒖茧妷篤REFP_IN較小時，第三mos管M3和第四mos管M4采用高閾值電壓的mos管為佳。此處第三mos管M3和第四mos管M4采用低閾值電壓的mos管。本實用新型實施例3的單端參考電壓緩沖電路如圖4所示，包括第一運算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4均為pmos管；所述第五mos管M5和第六mos管M6均為nmos管。所述電流鏡電路為第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6構(gòu)成的電路；所述第三mos管M3的柵極與所述第四mos管M4的柵極相連，且所述第四mos管M4的柵極與漏極相連；所述第三mos管M3和第四mos管M4的源極均接電源VDD ;所述第五mos管M5的柵極與所述第六mos管M6的柵極相連，且所述第五mos管M5的柵極與漏極相連；所述第三mos管M3的漏極與所述第五mos管M5的漏極相連；所述第四mos管M4的漏極與所述第六mos管M6的漏極相連。所述第一運算放大器Al的正向輸入端連接第二輸入?yún)⒖茧妷篤REFN_IN，反向輸入端接所述第一 mos管Ml的源極,輸出端連接所述第一 mos管Ml和所述第二 mos管M2的柵極；所述第一 mos管Ml和第二 mos管M2的漏極均接地VSS。所述第一 mos管Ml的源極連接所述第五mos管M5的源極；所述第二 mos管M2的源極連接所述第六mos管M6的源極；所述第二 mos管M2的源極為第二參考電壓輸出端VREFN0為了使第一運算放大器Al輸出支路的管子能更好地工作在飽和區(qū)，以及為了使電路能在低電源電壓下正常工作，較佳的方法是第一 mos管Ml和第二 mos管M2米用低閾值電壓的管子。更進一步，為了提高輸出擺幅和在低電源電壓下應用，較佳的方法是第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6米用低閾值電壓的管子。為了減小背柵效應和提高閾值電壓的匹配精度，第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4的襯底端連接各自的源極端。本實用新型實施例4的單端參考電壓緩沖電路如圖5所示，包括第一運算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第五mos管M5、第六mos管M6均為nmos管；所述第三mos管M3和第四mos管M4均為pmos管。第三mos管M3和第四mos管M4構(gòu)成第一電流鏡；第五mos管M5和第六mos管M6構(gòu)成第二電流鏡；所述第一電流鏡中第三mos管M3的柵極與所述第四mos管M4的柵極相連，且所述第四mos管M4的柵極與漏極相連；所述第三mos管M3和第四mos管M4的源極均連接電源VDD ;所述第二電流鏡中第五mos管M5的柵極與所述第六mos管M6的柵極相連，且所述第五mos管M5的柵極與漏極相連；所述第五mos管M5和第六mos管M6的源極均接地VSS。所述第一運算放大器Al的正向輸入端連接第二輸入?yún)⒖茧妷篤REFN_IN，反向輸入端接所述第一 mos管Ml的源極,輸出端連接所述第一 mos管Ml和所述第二 mos管M2的柵極。所述第一 mos管Ml的漏極連接所述第三mos管M3的漏極；所述第二 mos管M2的 漏極連接所述第四mos管M4的漏極；所述第一 mos管Ml的源極連接所述第五mos管M5的漏極；所述第二 mos管M2的源極連接所述第六mos管M6的漏極；所述第二 mos管M2的源極為第二參考電壓輸出端VREFN。實施例4中的第一電流鏡和第二電流鏡等效于實施例3中的電流鏡電路。為了提高輸出擺幅和在低電源電壓下應用，較佳的方法是第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4米用低閾值電壓的mos管。第三mos管M3和第四mos管M4的襯底端連接電源電壓VDD。第五mos管M5和第六mos管M6米用低閾值電壓的管子還是高閾值電壓的管子，是根據(jù)第二輸入?yún)⒖茧妷篤REFN_IN的大小以及電路的工作點決定的。一般地，當?shù)诙斎雲(yún)⒖茧妷篤REFN_IN較大時，第五mos管M5和第六mos管M6采用高閾值電壓的mos管為佳；當?shù)诙斎雲(yún)⒖茧妷篤REFN_IN較小時，第五mos管M5和第六mos管M6采用低閾值電壓的mos管為佳。此處第五mos管M5和第六mos管M6采用低閾值電壓的mos管。本實用新型還提供了一種雙端跟隨的參考電壓緩沖電路的實施例5，如圖6所示，包括包括第一運算放大器Al、第二運算放大器A2、第一mos管Ml、第二mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6、第七mos管M7、第八mos管M8 ;所述第一 mos管Ml、第二 mos管M2、第五mos管M5及第六mos管M6均為nmos管；所述第三mos管M3和第四mos管M4、第七mos管M7及第八mos管M8為pmos管。第一運算放大器Al與第一NMOS管Ml連接成負反饋的形式，所述第一運算放大器Al的正向輸入端連接第一輸入?yún)⒖茧妷篤REFP_IN，反向輸入端接所述第一 mos管Ml的源極，輸出端連接所述第一 mos管Ml和所述第二 mos管M2的柵極；所述第一 mos管Ml和第二 mos管M2的漏極均接電源VDD。第二運算放大器A2與第七PMOS管M7連接成負反饋的形式，所述第二運算放大器A2的正向輸入端連接第二輸入?yún)⒖茧妷篤REFN_IN，反向輸入端接所述第七mos管M7的源極，輸出端連接所述第七mos管M7和所述第八mos管M8的柵極；所述第七mos管M7和第八mos管M8的漏極均接地VSS。所述第三mos管M3與第五mos管M5、第四mos管M4與第六mos管M6分別構(gòu)成兩條支路，第一支路的第一電流Il與第二支路的第二電流12按一定比例互相鏡像或互相復制。所述第三mos管M3的柵極與所述第四mos管M4的柵極相連，且所述第四mos管M4的柵極與漏極相連；所述第五mos管M5的柵極與所述第六mos管M6的柵極相連，且所述第五mos管M5的柵極與漏極相連；所述第三mos管M3的漏極與所述第五mos管M5的漏極相連；所述第四mos管M4的漏極與所述第六mos管M6的漏極相連。所述第一 mos管Ml的源極連接所述第三mos管M3的源極；所述第二 mos管M2的源極連接所述第四mos管M4的源極。所述第七mos管M7的源極連接所述第五mos管M5的源極；所述第八mos管M8的源極連接所述第六mos管M6的源極；所述第二 mos管M2的源極為第一參考電壓輸出端VREFP ;所述第八mos管M8的源極為第二參考電壓輸出端VREFN。為了使第一運算放大器Al和第二運算放大器A2輸出支路的mos管能更好地工作在飽和區(qū)，以及為了使電路能在低電源電壓下正常工作，較佳的方法是第一 mos管Ml、第二mos管M2、第七mos管M7及第八mos管M8采用低閾值電壓的管子。更進一步，為了提高輸出擺幅和在低電源電壓下應用，較佳的方法是第三mos管M3、第四mos管M4、第五mos管M5 及第六mos管M6采用低閾值電壓的管子。為了減小背柵效應和提高閾值電壓的匹配精度，第三mos管M3、第四mos管M4、第七mos管M7及第八mos管M8的襯底端均連接各自的源端。第一輸入?yún)⒖茧妷篤REFP_IN經(jīng)過第一運算放大器Al產(chǎn)生驅(qū)動第一 mos管Ml與第二 mos管M2的第一電壓信號VI，第二輸入?yún)⒖茧妷篤REFN_IN經(jīng)過第二運算放大器A2產(chǎn)生驅(qū)動第七mos管M7與第八mos管M8的第二電壓信號V2。假設第四mos管M4的寬長比是第二 mos管M3的寬長比的N倍、第六mos管M6的寬長比是第五mos管M5的寬長比的N 倍，SP (ff/L)4=N* (W/L) 3，(ff/L) 6=N* (W/L) 5，忽略溝道長度調(diào)制效應，則 12= N II，即通過M3、M4、M5與M6組成的互相鏡像電路可以使Il與12以一定的比例精確的匹配。如果第二 mos管M2的寬長比是第一 mos管Ml的寬長比的N倍、第八mos管M8的寬長比是第七mos管M7的寬長比的N倍，即(ff/L) 2=N (ff/L) 1 (ff/L) 8=N (ff/L) 7，則由第一電壓信號Vl和第二電壓信號V2驅(qū)動的mos管流過的電流受鏡像電路按一定的比例精確的控制。由于第一電流Il與第二電流12按一定的比例精確的匹配，所以第四mos管M4和第三mos管M3的源端被嵌位在同一電壓，即第一 mos管Ml源極電壓VP,第六mos管M6和第五mos管M5的源端被嵌位在同一電壓，即第七mos管M7源極電壓VN。因此，第一輸出參考電壓VREFP可以很好地跟隨第一輸入?yún)⒖茧妷篤REFP_IN，第二輸出參考電壓VREFN可以很好地跟隨第二輸入?yún)⒖茧妷篤REFN_IN。通過增大mos管的寬長比，第三mos管M3與第四mos管M4、第五mos管M5與第六mos管M6可以做到很好的匹配，其絕對精度和相對精度都很高，在電源電壓、工藝角、溫度變化時，由于第一電流Il和第二電流12按一定的比例精確的匹配，第三mos管M3和第四mos管M4的源端始終被嵌位在同一電位,第五mos管M5和第六mos管M6的源端始終被嵌位在同一電位，因此該電路輸出的參考電壓能夠很好地跟隨輸入的參考電壓，受電源電壓、工藝、溫度影響很小，電路的魯棒性較高。由于該參考緩沖電路具有低輸出阻抗，即第一參考電壓輸出端VREFP的輸出阻抗大約為l/gm2，第二參考電壓輸出端VREFN的輸出阻抗大約為l/gm8，因此其驅(qū)動能力較強，并且輸出參考電壓能夠快速的穩(wěn)定。[0051]由于對第一運算放大器Al和第二運算放大器A2的帶寬要求并不高，因此該參考電壓緩沖電路功耗較低。通過引入鏡像電路，提高了整體電路的匹配精度，使該參考電壓緩沖電路輸出的參考電壓能夠很好地跟隨輸入的參考電壓，受電源電壓、工藝、溫度影響很小，電路的魯棒性增強。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種參考電壓緩沖電路，包括第一運算放大器驅(qū)動的第一 mos管和第二 mos管，其特征在于，所述參考電壓緩沖電路還包括電流鏡電路，所述電流鏡電路與第一 mos管和第二 mos管連接；所述第二 mos管的源極為參考電壓輸出端。
2.如權(quán)利要求I所述的參考電壓緩沖電路，其特征在于，所述電流鏡電路為第三mos管、第四mos管、第五mos管、第六mos管構(gòu)成的電路； 所述第三mos管的柵極與所述第四mos管的柵極相連，且所述第四mos管的柵極與漏極相連；所述第五mos管的柵極與所述第六mos管的柵極相連，且所述第五mos管的柵極與漏極相連；所述第三mos管的漏極與所述第五mos管的漏極相連；所述第四mos管的漏極與所述第六mos管的漏極相連；所述第五mos管和第六mos管的源極均接地； 所述第一運算放大器的正向輸入端連接第一輸入?yún)⒖茧妷篤REFP_IN，反向輸入端接所述第一 mos管的源極,輸出端連接所述第一 mos管和所述第二 mos管的柵極；所述第一 mos管和第二 mos管的漏極均接電源VDD ； 所述第一 mos管的源極連接所述第三mos管的源極；所述第二 mos管的源極連接所述第四mos管的源極；所述第二 mos管的源極為第一參考電壓輸出端VREFP。
3.如權(quán)利要求2所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管、第五mos管及第六mos管均為nmos管；所述第三mos管和第四mos管均為pmos管。
4.如權(quán)利要求2所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管均為低閾值電壓mos管。
5.如權(quán)利要求2所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos管、第五mos管、第六mos管均為低閾值電壓的mos管。
6.如權(quán)利要求2所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos管的襯底端均連接各自的源極端。
7.如權(quán)利要求I所述的參考電壓緩沖電路，其特征在于，所述電流鏡電路包括第三mos管和第四mos管構(gòu)成的第一電流鏡；及第五mos管和第六mos管構(gòu)成的第二電流鏡； 所述第一電流鏡中第三mos管的柵極與所述第四mos管的柵極相連，且所述第三mos管的柵極與漏極相連；所述第三mos管和第四mos管的源極均連接電源VDD ； 所述第二電流鏡中第五mos管的柵極與所述第六mos管的柵極相連，且所述第六mos管的柵極與漏極相連；所述第五mos管和第六mos管的源極均接地VSS ； 所述第一運算放大器的正向輸入端連接第一輸入?yún)⒖茧妷篤REFP_IN，反向輸入端接所述第一 mos管的源極,輸出端連接所述第一 mos管和所述第二 mos管的柵極； 所述第一 mos管的源極連接所述第三mos管的漏極；所述第二 mos管的源極連接所述第四mos管的漏極； 所述第一 mos管的漏極連接所述第五mos管的漏極；所述第二 mos管的漏極連接所述第六mos管的漏極；所述第二 mos管的源極為第一參考電壓輸出端VREFP。
8.如權(quán)利要求7所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二mos管、第三mos管及第四mos管均為pmos管；所述第五mos管和第六mos管均為nmos管。
9.如權(quán)利要求7所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二mos管、第五mos管、第六mos管均為低閾值電壓的mos管。
10.如權(quán)利要求7所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos管均為低閾值電壓的mos管。
11.如權(quán)利要求7所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管、第三mos管、第四mos管的襯底端均連接各自的源極端。
12.如權(quán)利要求I所述的參考電壓緩沖電路，其特征在于，所述電流鏡電路為第三mos管、第四mos管、第五mos管、第六mos管構(gòu)成的電路； 所述第三mos管的柵極與所述第四mos管的柵極相連，且所述第四mos管的柵極與漏極相連；所述第三mos管和第四mos管的源極均接電源VDD ;所述第五mos管的柵極與所述第六mos管的柵極相連，且所述第五mos管的柵極與漏極相連；所述第三mos管的漏極與所述第五mos管的漏極相連；所述第四mos管的漏極與所述第六mos管的漏極相連； 所述第一運算放大器的正向輸入端連接第二輸入?yún)⒖茧妷篤REFN_IN，反向輸入端接所述第一 mos管的源極,輸出端連接所述第一 mos管和所述第二 mos管的柵極；所述第一 mos管和第二 mos管的漏極均接地VSS ； 所述第一 mos管的源極連接所述第五mos管的源極；所述第二 mos管的源極連接所述第六mos管的源極；所述第二 mos管的源極為第二參考電壓輸出端VREFN。
13.如權(quán)利要求12所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管、第三mos管及第四mos管均為pmos管；所述第五mos管和第六mos管均為nmos管。
14.如權(quán)利要求12所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管均為低閾值電壓的mos管。
15.如權(quán)利要求12所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos管、第五mos管、第六mos管均為低閾值電壓的mos管。
16.如權(quán)利要求12所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管、第三mos管、第四mos管的襯底端均連接各自的源極端。
17.如權(quán)利要求I所述的參考電壓緩沖電路，其特征在于，所述電流鏡電路包括第三mos管和第四mos管構(gòu)成的第一電流鏡；第五mos管和第六mos管構(gòu)成的第二電流鏡； 所述第一電流鏡中第三mos管的柵極與所述第四mos管的柵極相連，且所述第四mos管的柵極與漏極相連；所述第三mos管和第四mos管的源極均連接電源VDD ； 所述第二電流鏡中第五mos管的柵極與所述第六mos管的柵極相連，且所述第五mos管的柵極與漏極相連；所述第五mos管和第六mos管的源極均接地VSS ； 所述第一運算放大器的正向輸入端連接第二輸入?yún)⒖茧妷篤REFN_IN，反向輸入端接所述第一 mos管的源極,輸出端連接所述第一 mos管和所述第二 mos管的柵極； 所述第一 mos管的漏極連接所述第三mos管的漏極；所述第二 mos管的漏極連接所述第四mos管的漏極； 所述第一 mos管的源極連接所述第五mos管的漏極；所述第二 mos管的源極連接所述第六mos管的漏極；所述第二 mos管的源極為第二參考電壓輸出端VREFN。
18.如權(quán)利要求17所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管、第五mos管及第六mos管均為nmos管；所述第三mos管和第四mos管均為pmos管。
19.如權(quán)利要求17所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管、第三mos管、第四mos管均為低閾值電壓的mos管。
20.如權(quán)利要求17所述的參考電壓緩沖電路，其特征在于，所述第五mos管、第六mos管均為低閾值電壓的mos管。
21.如權(quán)利要求17所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos管的襯底端均連接各自的源極端。
22.如權(quán)利要求I所述的參考電壓緩沖電路，其特征在于，所述參考電壓緩沖電路還包括第二運算放大器及其驅(qū)動的第七mos管和第八mos管，所述第七mos管和第八mos管與所述電流鏡電路連接；所述第八mos管的源極為第二參考電壓輸出VREFN。
23.如權(quán)利要求22所述的參考電壓緩沖電路，其特征在于，所述電流鏡電路為第三mos 管、第四mos管、第五mos管、第六mos管構(gòu)成的電路； 所述第三mos管的柵極與所述第四mos管的柵極相連，且所述第四mos管的柵極與漏 極相連；所述第五mos管的柵極與所述第六mos管的柵極相連，且所述第五mos管的柵極與 漏極相連；所述第三mos管的漏極與所述第五mos管的漏極相連；所述第四mos管的漏極與 所述第六mos管的漏極相連； 所述第一運算放大器的正向輸入端連接第一輸入?yún)⒖茧妷篤REFP_IN，反向輸入端接所述第一 mos管的源極,輸出端連接所述第一 mos管和所述第二 mos管的柵極；所述第一 mos管和第二 mos管的漏極均接電源VDD ； 所述第二運算放大器的正向輸入端連接第二輸入?yún)⒖茧妷篤REFN_IN，反向輸入端接所述第七mos管的源極,輸出端連接所述第七mos管和所述第八mos管的柵極；所述第七mos管和第八mos管的漏極均接地VSS ； 所述第一 mos管的源極連接所述第三mos管的源極；所述第二 mos管的源極連接所述第四mos管的源極； 所述第七mos管的源極連接所述第五mos管的源極；所述第八mos管的源極連接所述第六mos管的源極； 所述第二 mos管的源極為第一參考電壓輸出端VREFP ;所述第八mos管的源極為第二參考電壓輸出端VREFN。
24.如權(quán)利要求23所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos管、第七mos管、第八mos管均為pmos管；所述第一 mos管、第二 mos管、第五mos管、第六mos管均為nmos管。
25.如權(quán)利要求23所述的參考電壓緩沖電路，其特征在于，所述第一mos管、第二 mos管、第七mos管、第八mos管均為低閾值電壓的mos管。
26.如權(quán)利要求23所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos管、第五mos管、第六mos管均為低閾值電壓的mos管。
27.如權(quán)利要求23所述的參考電壓緩沖電路，其特征在于，所述第三mos管、第四mos 第七mos管、第八mos管的襯底端均連接各自的源極端。
專利摘要本實用新型提供了一種參考電壓緩沖電路，屬于集成電路領(lǐng)域。該參考電壓緩沖電路包括第一運算放大器驅(qū)動的第一mos管和第二mos管，以及電流鏡電路，所述電流鏡電路與第一mos管和第二mos管連接；所述第二mos管的源極為參考電壓輸出端。本實用新型的參考電壓緩沖電路中電流鏡電路能夠提供精確匹配的電流，進而產(chǎn)生精確匹配的電路工作點，解決現(xiàn)有技術(shù)參考電壓緩沖電路中電阻誤差、或兩個電阻失配、或電源電壓、工藝角、溫度等因素變化引起的輸出電壓不能很好的跟隨輸入電壓的技術(shù)問題，本實用新型參考電壓緩沖電路的輸出電壓具有精確跟隨輸入電壓的效果。
文檔編號G05F1/56GK202548685SQ201120538629
公開日2012年11月21日 申請日期2011年12月21日 優(yōu)先權(quán)日2011年12月21日
發(fā)明者傅璟軍, 楊旭剛, 胡文閣, 郭先清 申請人:比亞迪股份有限公司