專利名稱：用于dcs系統(tǒng)的三重冗余開關量輸出模塊的制作方法
技術領域：
本實用新型涉及ー種開關量輸出模塊，特別地，涉及ー種用于DCS系統(tǒng)的三重冗余開關量輸出模塊。
技術背景 目前，DCS系統(tǒng)已被廣泛應用于電力、石油、化工、鋼鐵、造紙、水泥、脫硫、除塵、水處理等自動化控制領域中，它是ー個由過程控制級和過程監(jiān)控級組成的以通信網絡為紐帶的多級計算機系統(tǒng)，綜合了計算機(Computer)、通訊(Communication)、顯示(CRT)和控制(Control)等4C技術，其基本思想是分散控制、集中操作、分級管理、配置靈活、組態(tài)方便。在エ業(yè)現(xiàn)場，常見的DCS系統(tǒng)普遍采用雙重冗余的方式進行數(shù)據(jù)的冗余。雙重冗余的缺點在干當ー個模塊發(fā)生故障時，很可能出現(xiàn)ー個模塊發(fā)出“ I”指令，另ー個模塊發(fā)出“ 0”指令的情況，這使得仲裁電路難以判斷，往往只能采用高選或者低選方式進行數(shù)據(jù)輸出。這就意味著雙重冗余中只要有ー個模塊發(fā)生故障，數(shù)據(jù)輸出就很可能是不正常的。因此，隨著DCS系統(tǒng)應用的不斷深入，雙重冗余的缺點日益突出，難以適應對數(shù)據(jù)輸出的可靠性要求。另外，對于DCS系統(tǒng)中的輸出結果，一般都采用ー級的回校系統(tǒng)，即簡單的單卡輸出回校，具體結構如圖4所示。然而，這樣的回校通常難以判斷系統(tǒng)故障是繼電器損壞、電纜老化或者掉落、還是模塊本身錯誤，導致操作人員無法根據(jù)系統(tǒng)運行狀態(tài)及時的糾錯，還需中斷過程進行專門糾錯。

實用新型內容有鑒于現(xiàn)有技術的上述缺陷，本實用新型所要解決的技術問題是提供一種用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其通過三重冗余的結構設計，有效的提高了開關量輸出模塊的數(shù)據(jù)準確度，保證了生產過程安全穩(wěn)定的運行。為實現(xiàn)上述目的，本實用新型提供了一種用于DCS系統(tǒng)的三重冗余開關量輸出模塊，包括三個相同的輸出模塊，其中，所述輸出模塊包括微處理器，用于與所述FPGA相連；FPGA，用干與三個獨立的控制器分別相連；以及若干開關量輸出接ロ，用干與所述FPGA相連，并輸出至端子模塊；其中，所述FPGA與每個開關量輸出接ロ之間均連接有光耦。上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，所述微處理器為32位ARM7 的 LPC2212。上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，所述FPGA為XC3S250E。上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，所述開關量輸出接ロ的個數(shù)為16個。上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，所述微處理器采用磁介質隔離芯片。上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，所述FPGA上設置有5個串ロ。上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，所述光耦與所述開關量輸出接ロ之間還設置有放大器。進ー步地，上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，對于每個開關量輸出接ロ，所述FPGA通過所述光耦連接到所述放大器的輸 出端，并通過所述光耦與所述端子模塊相連。上述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其中，所述三重冗余開關量輸出模塊還包括看門狗電路，其與所述微處理器相連。因此，本實用新型的一種用于DCS系統(tǒng)的三重冗余開關量輸出模塊通過三重冗余的結構設計，有效的提高了 DCS系統(tǒng)的容錯能力，使之可以自動識別并排除故障元件，并且在繼續(xù)完成指定任務的同時，對故障元件進行在線修復而不中斷系統(tǒng)操作，從而滿足エ業(yè)現(xiàn)場的各種高級的復雜控制的需求，保證了生產過程的安全穩(wěn)定運行。

圖I是本實用新型的用于DCS系統(tǒng)的三重冗余開關量輸出模塊的框架示意圖；圖2是本實用新型的用于DCS系統(tǒng)的三重冗余開關量輸出模塊中模塊冗余的示意圖；圖3是本實用新型的用于DCS系統(tǒng)的三重冗余開關量輸出模塊中通訊冗余的流程圖；圖4是現(xiàn)有技術中開關量輸出的一級的回校系統(tǒng)的框架不意圖；圖5是本實用新型中開關量輸出的兩級回校系統(tǒng)的框架示意圖。
具體實施方式
以下將結合附圖對本實用新型的構思、具體結構及產生的技術效果作進ー步說明，以充分地了解本實用新型的目的、特征和效果。本實用新型的用于DCS系統(tǒng)的三重冗余開關量輸出模塊是T3000 DCS系統(tǒng)的系統(tǒng)模塊之一，其通過三重冗余化的結構與系統(tǒng)配合連接，實現(xiàn)與系統(tǒng)的三個獨立的控制器通訊，并將三個控制器的數(shù)據(jù)進行輸出表決，得出表決結果后再進行開關量的輸出，從而極大的提高了整個DCS系統(tǒng)的容錯能力。具體地，如圖2所示，本實用新型的用于DCS系統(tǒng)的三重冗余開關量輸出模塊采用了模塊冗余的結構，其包括三個獨立的輸出模塊，其均與系統(tǒng)的三個獨立的控制器相連，接收控制器傳送的指令和數(shù)據(jù)，井根據(jù)指令和數(shù)據(jù)進行開關量的輸出。特別地，三個獨立的輸出模塊采用并行工作模式，每個輸出模塊分別執(zhí)行各自的控制程序，互不干擾。即任意ー個輸出模塊內出現(xiàn)的任何ー個故障都不會影響其他兩個輸出模塊的正常運行，并且每個輸出模塊都會檢測最終輸出是否和自身輸出一致。三個輸出模塊的輸出最終輸入到端子模塊中，由端子模塊進行三選ニ的選擇，從而由驅動電路驅動繼電器工作。輸出模塊的具體結構如圖I所不。由圖可知，該輸出模塊包括有微處理器，F(xiàn)PGA,以及若干開關量輸出接ロ。其中，微處理器與FPGA相連，F(xiàn)PGA再分別與DCS系統(tǒng)的三個獨立的控制器相連，若干開關量輸出接ロ再通過光耦連接到FPGA上。最后，開關量輸入接ロ再通過電纜連接到DCS系統(tǒng)的端子模塊上，進行三選ニ的驅動選擇。具體的，本實用新型中的微處理器采用的是32位的ARM7LPC2212芯片，其采用C語言編程，從而與DCS系統(tǒng)中的控制器進行通訊，并執(zhí)行處理、表決等操作。另外，本實用新型的微處理器采用的是高速磁介質隔離芯片，其可隔離現(xiàn)場設備對其的干擾，保證其正常工作。微處理器芯片通過雙ロ RAM,采用modbus通訊協(xié)議,實現(xiàn)與FPGA的通訊。由于本實用新型中的DCS系統(tǒng)的結構特點，有多組數(shù)據(jù)需通訊。因此，在微處理器中虛擬了五個串ロ，用于實現(xiàn)和上位機的數(shù)據(jù)交換。當有上位機與控制器有數(shù)據(jù)交換吋，F(xiàn)PGA就產生ー個 中斷信號，以產生微處理器的外部中斷。微處理器再根據(jù)中斷信號響應相應的中斷處理函數(shù)，完成相應的功能。另外，微處理器通過對FPGA通訊，得到三組開關量輸出數(shù)據(jù)，并進行運算提取，然后對三組數(shù)據(jù)進行三選ニ的選擇，最終輸出表決結果。其中，三選ニ的過程大致為首先判斷每個數(shù)據(jù)的品質，若存在通訊錯誤則丟棄這個數(shù)據(jù)；若品質好則參與比較，采用少數(shù)服從多數(shù)的原則，只有在極端境況下，輸出保持不變。最后，微處理器將表決結果發(fā)送給FPGA，并讀取回校數(shù)據(jù)結果，如回校數(shù)據(jù)與輸出數(shù)據(jù)不同，則再次發(fā)送并報警。本實用新型中的FPGA采用的是Spartan_3E系列中的XC3S250E芯片，并使用Verilog語言編程。另外，在FPGA內部搭建了ー個2K的雙ロ RAM，其可讀可寫，可通過該雙ロ RAM與ARM7進行通訊。具體地，F(xiàn)PGA負責將ARM7發(fā)送過來的最終輸出結果寫出，以及將回校系統(tǒng)數(shù)據(jù)讀取，并傳送到ARM7中。同樣地，由于DCS系統(tǒng)的結構特點，有多組數(shù)據(jù)需通訊，故在FPGA中設置了五個串ロ，來實現(xiàn)和上位機的數(shù)據(jù)交換，以及實現(xiàn)ARM7和系統(tǒng)總線之間的接ロ。另外，F(xiàn)PGA還需要進行一定的譯碼工作。本實用新型中的開關量輸出接ロ的個數(shù)為16個，其輸出端連接至端子模塊，以傳送最終的輸出數(shù)據(jù)。在FPGA與開關量輸出接ロ之間連接的光耦可對輸出電路進行隔離，能有效地抑制系統(tǒng)噪聲，消除接地回路的干擾，具有響應速度較快、壽命長、體積小、耐沖擊等優(yōu)點。相應于本實用新型的用于DCS系統(tǒng)的三重冗余開關量輸出模塊中的模塊冗余，本實用新型還采用了通訊冗余機制。在模塊冗余中，每個輸出模塊都設有三個專用于通訊的串ロ，分別和三塊不同的DCS系統(tǒng)的控制器通訊，讀取指令和數(shù)據(jù)，并反饋運行狀態(tài)和回校數(shù)據(jù)。因此，在通訊冗余中，當微處理器分別接收控制器傳送下來的數(shù)據(jù)，進行轉換處理后，采用冗余的方式進行仲裁。參照圖3，下面詳細介紹ー下微處理器的仲裁機制首先，對每個控制器的通訊品質進行判斷，如果數(shù)據(jù)循環(huán)冗余校驗(CRC校驗)不通過，或者根本沒有通訊，則該控制器的品質為壞，直接丟棄該數(shù)據(jù)；如果控制器的通訊品質好，則參與比較；接著，微處理器對開關量輸出采用以下仲裁機制a.若三個數(shù)據(jù)品質全好，則在三者中按設定模式輸出，通常為三選ニ模式，也可以采用高選或者低選模式；b.若其中某ー個品質壞，則在另外兩個中按設定模式輸出，通常情況為若二者相同，則輸出；若二者不同；則保持原狀，并且同時向上報警；c.若其中某ニ或三個品質壞，則輸出可根據(jù)設定按唯一好的輸出，或者保持原狀，并向上報警，同時系統(tǒng)降級。因此，通過上述模塊冗余和通訊冗余的方式，極大的提高了 DCS系統(tǒng)的容錯能力，使之能夠適應高要求的エ業(yè)生產現(xiàn)場。對于開關量輸出結果，相對于傳統(tǒng)的ー級回校系統(tǒng)，本實用新型采用了 ニ級回校系統(tǒng)。如圖5所示，為了便于開關量輸出結果的輸出，在每個開關量輸出接ロ與光耦之間設置有放大器。在傳統(tǒng)的一級回校中，放大器輸出端的信號通過光耦再寫入到FPGA中進行回校。本實用新型中除了將輸出模塊自身的輸出結果進行回校，還將端子模塊上三個輸出模 塊的最終表決結果通過光耦再寫入到FPGA中，從而實現(xiàn)ニ級回校。通過上述方式，進ー步提高了操作人員對DCS系統(tǒng)運行狀態(tài)的了解，使其可在第一時間就能夠判斷故障原因，并及時糾錯。另外，為了保證每個輸出模塊的正常運行，每個微處理器均連接有看門狗電路，用于計時判斷。以上詳細描述了本實用新型的較佳具體實施例。應當理解，本領域的普通技術無需創(chuàng)造性勞動就可以根據(jù)本實用新型的構思作出諸多修改和變化。因此，凡本技術領域中技術人員依本實用新型的構思在現(xiàn)有技術的基礎上通過邏輯分析、推理或者有限的實驗可以得到的技術方案，皆應在由權利要求書所確定的保護范圍內。
權利要求1.一種用于DCS系統(tǒng)的三重冗余開關量輸出模塊,其特征在于,包括三個相同的輸出模塊，其中，所述輸出模塊包括 微處理器，用干與所述FPGA相連； FPGA，用干與三個獨立的控制器分別相連； 以及若干開關量輸出接ロ，用干與所述FPGA相連，并輸出至端子模塊； 其中，所述FPGA與每個開關量輸出接ロ之間均連接有光耦。
2.如權利要求I所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在于，所述微處理器為32位ARM7的LPC2212。
3.如權利要求I所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在于，所述FPGA 為 XC3S250E。
4.如權利要求I所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在于，所述開關量輸出接ロ的個數(shù)為16個。
5.如權利要求I所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在于，所述微處理器采用磁介質隔離芯片。
6.如權利要求I所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在于，所述FPGA上設置有5個串ロ。
7.如權利要求I所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在于，所述光耦與所述開關量輸出接ロ之間還設置有放大器。
8.如權利要求7所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在干，對于每個開關量輸出接ロ，所述FPGA通過所述光耦連接到所述放大器的輸出端，并通過所述光耦與所述端子模塊相連。
9.如權利要求I所述的用于DCS系統(tǒng)的三重冗余開關量輸出模塊，其特征在于，所述三重冗余開關量輸出模塊還包括看門狗電路，其與所述微處理器相連。
專利摘要本實用新型公開了一種用于DCS系統(tǒng)的三重冗余開關量輸出模塊，包括三個相同的輸出模塊，其中，所述輸出模塊包括微處理器，用于與所述FPGA相連；FPGA，用于與三個獨立的控制器分別相連；以及若干開關量輸出接口，用于與所述FPGA相連，并輸出至端子模塊；其中，所述FPGA與每個開關量輸出接口之間均連接有光耦。本實用新型的一種用于DCS系統(tǒng)的三重冗余開關量輸出模塊通過三重冗余的結構設計，有效的提高了DCS系統(tǒng)的容錯能力，使之可以自動識別并排除故障元件，并且在繼續(xù)完成指定任務的同時，對故障元件進行在線修復而不中斷系統(tǒng)操作，從而滿足工業(yè)現(xiàn)場的各種高級的復雜控制的需求，保證了生產過程的安全穩(wěn)定運行。
文檔編號G05B19/418GK202421854SQ201120545770
公開日2012年9月5日 申請日期2011年12月22日 優(yōu)先權日2011年12月22日
發(fā)明者傅晨曄, 李培植 申請人:上海新華控制技術(集團)有限公司