專利名稱：帶隙基準(zhǔn)裝置和方法
技術(shù)領(lǐng)域：
本領(lǐng)域涉及電子電路領(lǐng)域，更具體地，涉及帶隙基準(zhǔn)裝置和方法。
背景技術(shù)：
用于高級(jí)電子電路和尤其用于在半導(dǎo)體制造過程中作為集成電路(“1C”)所制作的電路的共同要求是帶隙基準(zhǔn)電路的使用。帶隙基準(zhǔn)電路提供理想溫度和獨(dú)立過程變化的電流基準(zhǔn)、或者電壓基準(zhǔn)。將帶隙基準(zhǔn)設(shè)計(jì)為具有零溫度系數(shù)(“TC”)。在需要固定的電壓基準(zhǔn)和電流基準(zhǔn)的情況下，帶隙基準(zhǔn)電路為在多個(gè)模擬和混合信號(hào)電路中的主要組件。為了在半導(dǎo)體制造過程中所制作的集成電路裝置中通過帶隙基準(zhǔn)電路確保高精度基準(zhǔn)，通常執(zhí)行測(cè)試測(cè)量和裝置調(diào)整(trimming)程序。通常進(jìn)行調(diào)整步驟，然而該裝置仍為諸如芯片探測(cè)(“CP”)或者最終測(cè)試(“FT”)階段的半導(dǎo)體晶片上的芯片形式。執(zhí)行調(diào)整以減少由于過程變化和第一階溫度漂移影響所產(chǎn)生的電壓還是電流的基準(zhǔn)輸出的絕對(duì)值誤差。這些調(diào)整步驟增加了制作成本、并且增加了附加測(cè)試成本和裝置生產(chǎn)時(shí)間。通常，為了制作溫度獨(dú)立電路，將可預(yù)測(cè)地與絕對(duì)溫度(“PTAT”)成正比的輸出與絕對(duì)溫度互補(bǔ)(“CATA”)的輸出結(jié)合。以這種方式，電路輸出補(bǔ)償溫度漂移并且理想地，該電路的輸出提供基準(zhǔn)電流，通常該基準(zhǔn)電流與溫度無關(guān)。然后，可以將輸出電流容易地用于形成同樣與溫度無關(guān)的基準(zhǔn)電壓輸出。然而，實(shí)際裝置仍然受制于溫度漂移誤差和過程變化，并且因此，可以將調(diào)整用于去除任何剩余誤差。調(diào)整通常包括激光調(diào)整?？梢詫⒃撜{(diào)整用于調(diào)節(jié)在電路中的阻抗值以補(bǔ)償取決于溫度且取決于工藝的在帶隙電路輸出中所測(cè)量的誤差。然而，調(diào)整技術(shù)的使用需要額外焊盤(additional pad)，這還減少了可用硅區(qū)域， 并且如上所述，增加了制作過程的步驟并且增加了制作工藝的成本。因此，對(duì)于帶隙基準(zhǔn)電路存在持續(xù)需求，該帶隙基準(zhǔn)電路具有對(duì)于大范圍期望條件來說不依賴于溫度和工藝而不需要調(diào)整的輸出。帶隙基準(zhǔn)應(yīng)與現(xiàn)有半導(dǎo)體制造過程和電路兼容。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供了一種裝置，包括第一集成電路芯片，具有帶有非零溫度系數(shù)的第一帶隙基準(zhǔn)電路，并且具有第一輸出基準(zhǔn)信號(hào)；第二集成電路芯片，具有帶有與第一帶隙基準(zhǔn)電路的非零溫度系數(shù)呈相反極性的非零溫度系數(shù)的第二帶隙基準(zhǔn)電路， 并且具有第二輸出基準(zhǔn)信號(hào)；加法器電路，設(shè)置在第一集成電路芯片和第二集成電路芯片中的至少一個(gè)上，用于對(duì)第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)進(jìn)行結(jié)合，并且輸出結(jié)合的基準(zhǔn)信號(hào)；以及連接器，用于將第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)連接至加法器電路。其中，加法器電路設(shè)置在第一集成電路芯片上。其中，第一集成電路芯片和第二集成電路芯片為堆疊芯片。其中，連接器中的至少一個(gè)包含硅通孔(“TSV”)。
其中，第一帶隙基準(zhǔn)電路具有正非零溫度系數(shù)。其中，第一帶隙基準(zhǔn)電路具有負(fù)非零溫度系數(shù)。其中，第一帶隙基準(zhǔn)電路和第二帶隙基準(zhǔn)電路輸出基準(zhǔn)電流。其中，第一帶隙基準(zhǔn)電路和第二帶隙基準(zhǔn)電路輸出基準(zhǔn)電壓。其中，加法器電路包括電壓加法器。其中，加法器電路包括電流加法器。此外，還提供了一種裝置，包括第一半導(dǎo)體芯片，具有帶有非零溫度系數(shù)的第一帶隙基準(zhǔn)電路，并且具有第一輸出基準(zhǔn)信號(hào)；加法器電路，設(shè)置在第一半導(dǎo)體芯片上，用于對(duì)第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)進(jìn)行結(jié)合，并且輸出作為補(bǔ)償溫度的加入的基準(zhǔn)信號(hào)；至少一個(gè)焊接凸塊，設(shè)置在第一半導(dǎo)體芯片的表面上并且電連接至加法器電路，用于接收第二輸出基準(zhǔn)信號(hào)；第二半導(dǎo)體芯片，具有帶有與第一帶隙基準(zhǔn)電路的非零溫度系數(shù)呈相反極性的非零溫度系數(shù)的第二帶隙基準(zhǔn)電路，并且輸出第二輸出基準(zhǔn)信號(hào)；至少一個(gè)焊接凸塊，設(shè)置在第二半導(dǎo)體芯片的表面上并且電連接至第二輸出基準(zhǔn)信號(hào)；以及中介層， 設(shè)置在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，具有與焊接凸塊對(duì)準(zhǔn)的并且與焊接凸塊接觸的至少一個(gè)通孔導(dǎo)體，至少一個(gè)通孔導(dǎo)體電連接至第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。其中，加法器電路為電壓加法器。其中，加法器電路為電流加法器。其中，第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)為電壓。其中，第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)為電流。此外，還提供了一種方法，包括提供第一多個(gè)半導(dǎo)體芯片，每個(gè)均具有第一帶隙基準(zhǔn)電路，用于輸出基準(zhǔn)信號(hào)；提供第二多個(gè)半導(dǎo)體芯片，每個(gè)均具有第二帶隙基準(zhǔn)電路， 用于輸出基準(zhǔn)信號(hào)；確定第一多個(gè)半導(dǎo)體芯片中的每個(gè)芯片和第二多個(gè)半導(dǎo)體芯片中的每個(gè)芯片的溫度系數(shù)；從第一多個(gè)半導(dǎo)體芯片中將具有相似極性的溫度系數(shù)的半導(dǎo)體芯片分類為第一組，并從第二多個(gè)半導(dǎo)體芯片中將具有相似極性的溫度系數(shù)的半導(dǎo)體芯片分類為第二組；將第一組的半導(dǎo)體芯片中的一個(gè)與第二組的半導(dǎo)體芯片中的一個(gè)進(jìn)行配對(duì)，以形成芯片對(duì)，從而使芯片對(duì)的帶隙基準(zhǔn)電路具有偏置的溫度系數(shù)；以及將在第一多個(gè)半導(dǎo)體芯片和第二多個(gè)半導(dǎo)體芯片中的成對(duì)芯片上的帶隙基準(zhǔn)電路的輸出端電連接至設(shè)置在所配對(duì)的芯片中的至少一個(gè)上的加法器電路，加法器電路輸出溫度補(bǔ)償基準(zhǔn)信號(hào)。該方法進(jìn)一步包括將在芯片對(duì)中的半導(dǎo)體芯片中的一個(gè)堆疊在芯片對(duì)中的半導(dǎo)體芯片中的另一個(gè)上；在堆疊的半導(dǎo)體芯片對(duì)中的頂部芯片中形成至少一個(gè)硅通孔；以及使用硅通孔將芯片對(duì)中的底部芯片中的帶隙基準(zhǔn)電路的輸出端電連接至加法器電路。該方法進(jìn)一步包括提供具有至少一個(gè)通孔的倒裝芯片中介層，用于通過中介層連接信號(hào)；將在芯片對(duì)中的半導(dǎo)體芯片中的一個(gè)設(shè)置在倒裝芯片中介層的一側(cè)的上方，并且將半導(dǎo)體芯片上的焊接凸塊與至少一個(gè)通孔對(duì)準(zhǔn)；將在芯片對(duì)中的半導(dǎo)體芯片中的另一個(gè)設(shè)置在倒裝芯片中介層的相對(duì)側(cè)的上方，并且將半導(dǎo)體芯片上的焊接凸塊與相同的至少一通孔對(duì)準(zhǔn)；以及使用焊接凸塊和經(jīng)由倒裝中介層的至少一個(gè)通孔將半導(dǎo)體芯片中的另一個(gè)上的帶隙基準(zhǔn)電路的輸出端電連接至加法器電路。其中，輸出基準(zhǔn)信號(hào)包括輸出電流。其中，輸出基準(zhǔn)信號(hào)包括輸出電壓。


為了更完整地理解本發(fā)明、和本發(fā)明的優(yōu)點(diǎn)，現(xiàn)在，參照結(jié)合附圖所進(jìn)行的以下描述。圖I以電路圖示出了通過實(shí)施例使用的帶隙基準(zhǔn)電路；圖2以圖表示出了用于在溫度范圍內(nèi)的圖I的帶隙基準(zhǔn)電路的三條電流曲線；圖3A以電壓圖示出了用于在來自第一晶片的多個(gè)樣本芯片或者全部樣本芯片上所實(shí)施的帶隙基準(zhǔn)電路實(shí)施例的電壓輸出測(cè)量，而圖3B示出了用于在來自第二晶片的多個(gè)芯片或者全部芯片上所實(shí)施的帶隙基準(zhǔn)電路實(shí)施例的電壓輸出測(cè)量。圖4以電路示圖示出了用于由諸如從圖3A和圖3B的樣本中所獲得的裝置的組合裝置對(duì)所形成的實(shí)施例的電壓輸出；圖5以剖面圖示出了堆疊芯片實(shí)施例；圖6以電路圖示出了電壓加法器實(shí)施例；圖7以電路圖示出了電流加法器實(shí)施例；以及圖8以剖面圖示出了倒裝芯片和中介層實(shí)施例。附圖、圖表、以及示圖為說明性的并且不是為了限制，而是本發(fā)明的實(shí)施方式的實(shí)例，為了說明簡(jiǎn)化了該附圖、圖表、以及示圖，并且沒有按比例繪制該附圖、圖表以及示圖。
具體實(shí)施例方式下文中，詳細(xì)論述了本優(yōu)選實(shí)施例的制作和使用。然而，應(yīng)該理解，本發(fā)明提供了可以在各種具體背景中實(shí)現(xiàn)的多種可應(yīng)用發(fā)明概念。所論述的具體實(shí)施例僅示出了制作和使用本發(fā)明的具體方式，并且不是限制本發(fā)明的范圍?，F(xiàn)在，詳細(xì)描述的本申請(qǐng)的實(shí)施例提供了新方法和裝置，該新方法和裝置提供了溫度和過程補(bǔ)償帶隙基準(zhǔn)電路而不用調(diào)整。在實(shí)施例中，在選擇具有相反溫度漂移作用的裝置的情況下，通過連接均具有帶隙基準(zhǔn)電路的兩個(gè)半導(dǎo)體裝置來補(bǔ)償帶隙基準(zhǔn)電路，并且因此，補(bǔ)償組合帶隙電路輸出。在實(shí)施例中，連接堆疊裝置。例如，堆疊兩個(gè)集成電路芯片并且將這兩個(gè)集成電路芯片電連接在一起?？梢詫⑦@些芯片配置為提供包括通過多個(gè)實(shí)施例使用的帶隙基準(zhǔn)電路的堆疊芯片配置。通過使用溫度漂移測(cè)量結(jié)果選擇兩個(gè)堆疊芯片的頂部芯片和底部芯片，可以選擇兩個(gè)芯片以使帶隙基準(zhǔn)電路具有相反溫度漂移?？梢栽诤?jiǎn)單電流或者電壓加法器中結(jié)合將這兩個(gè)電路輸出以形成溫度補(bǔ)償電壓或者電流輸出，其中在這兩個(gè)芯片之一上形成該簡(jiǎn)單電流或者電壓加法器。在實(shí)施例中，可以將硅通孔(“TSV”)用于連接在兩個(gè)芯片之間的電路輸出。在使用中介層、焊接凸塊、或者微凸塊的堆疊芯片配置中，例如，可以將芯片配置在倒裝芯片中介層的任何一側(cè)面上，并且通過在中介層中的通孔連接該芯片。因此，通過把來自帶隙基準(zhǔn)電路的正溫度系數(shù)輸出和來自另一帶隙基準(zhǔn)電路的負(fù)溫度系數(shù)輸出相加，并且使用適當(dāng)加權(quán)，可以獲得零溫度系數(shù)基準(zhǔn)電流(或者基準(zhǔn)電壓)而不需要調(diào)整。圖I示出了典型帶隙基準(zhǔn)電路示圖。輸出電壓vout理想地為基準(zhǔn)電壓，該基準(zhǔn)電壓在工作溫度的范圍內(nèi)是恒定的(該基準(zhǔn)電壓具有零溫度系數(shù)或者“零TC”)。通常，例
6如，規(guī)定集成電路在零下40攝氏度 125攝氏度之間運(yùn)行。在圖I中，比較放大器Al將在 “in-”端處的電壓與在“in+”端處的電壓進(jìn)行比較。輸出端形成驅(qū)動(dòng)P溝道MOS晶體管Ml、 M2、以及M3的柵極接線端的控制電壓“vcntl”。晶體管Ml和M2用作由PNP雙極晶體管Tl 和T2所形成的PTAT電路的電流源，該P(yáng)TAT電路具有連接在一起并且連接至接地端和集電極的基極端，從而該雙極晶體管Tl和T2 —直導(dǎo)通，并且電阻器Rp導(dǎo)電。然后，具有正TC 的與絕對(duì)溫度(IPTAT)成正比的電流通過阻抗Rp流動(dòng)。通過電阻器Re來拉動(dòng)與絕對(duì)溫度 (ICTAT)互補(bǔ)的補(bǔ)償電流。把這些電流在節(jié)點(diǎn)“A”處加在一起。通過P溝道MOS晶體管來反射進(jìn)入節(jié)點(diǎn)A的電流。將標(biāo)記Iref的該輸出電流施加給電阻器Ro以形成電壓vout。在理想情況下，電流Iref恒定并且與溫度無關(guān)，當(dāng)電流IPTAT增大時(shí)，電流ICTAT減小，并且反之亦然，以形成零TC基準(zhǔn)電路。圖2示出了在用于諸如圖I中所描述的電路的典型帶隙基準(zhǔn)電路的溫度范圍內(nèi)的三個(gè)電流IPTAT、ICTAT、以及IREF的圖表。正TC電流IPTAT隨著溫度增加。負(fù)TC電流 ICTAT隨著溫度增加而減小。如圖2所示，基準(zhǔn)電流IREF不是理想電流并且因此，優(yōu)選地， 基準(zhǔn)電流在該溫度范圍內(nèi)不恒定，而是保持在該溫度范圍內(nèi)的某一電流范圍內(nèi)。在傳統(tǒng)方法中，在制作以后，可以將調(diào)整用于調(diào)節(jié)帶隙電路的響應(yīng)。在調(diào)整中，可以執(zhí)行使用激光調(diào)節(jié)器機(jī)械調(diào)節(jié)阻抗，或者可以執(zhí)行使用反熔絲或者電可編程熔絲以及阻抗陣列調(diào)節(jié)電容器值。在任何情況下，調(diào)整需要額外測(cè)試焊點(diǎn)、確認(rèn)調(diào)整結(jié)果的額外測(cè)試、 以及額外時(shí)間。在把晶片切成獨(dú)立芯片以前，或者稍后在諸如最后測(cè)試(FT)階段的制作階段，可以在晶片探測(cè)或者接觸探測(cè)(CP)階段執(zhí)行調(diào)整。在任何情況下，期望消除調(diào)整并且釋放需要的對(duì)應(yīng)額外硅區(qū)域，還消除了對(duì)于制作裝置所需要的額外時(shí)間或者步驟。為了將當(dāng)前制作的多個(gè)半導(dǎo)體裝置配置在堆疊芯片中、或者甚至配置在堆疊式封裝、配置中。作為用于增加存儲(chǔ)密度的方法，眾所周知使用相同的或者幾乎相同的存儲(chǔ)芯片的堆疊芯片封裝。此外，為了提供在單個(gè)堆疊式裝置中的處理器和存儲(chǔ)器功能，已知諸如非易失性程序存儲(chǔ)器或者甚至具有微處理器芯片的快速存取DRAM存儲(chǔ)器的堆疊式存儲(chǔ)芯片。作為減少在電路板上或者在裝置中的引線數(shù)和組件數(shù)量的裝置，堆疊芯片變得日益盛行，同時(shí)還提高了裝置的集成功能和總體計(jì)算能力。當(dāng)堆疊芯片時(shí)，例如，可以使用硅通孔(“TSV”)技術(shù)來形成將芯片連接在一起的垂直路徑。該垂直連接技術(shù)提供了從芯片的底部表面延伸至有源裝置的在硅襯底中的垂直通孔，或者有時(shí)，提供了完全通過該裝置形成垂直堆疊導(dǎo)體的所有方式。在任何情況下，可以使用TSV來電連接兩個(gè)堆疊在一起的芯片。在某些可選實(shí)施例配置中，在使用熱可回流焊接凸塊或者微凸塊將通孔連接至諸如PCB板或者硅中介層的中介層的情況下，形成堆疊芯片封裝。微凸塊為形成在集成電路的信號(hào)焊點(diǎn)上的較小焊接凸塊。然后，IC可以為“倒裝的”并且焊料可以為回流以形成與中介層焊點(diǎn)的電連接。中介層可以提供與類似地安裝在相對(duì)側(cè)面上芯片的垂直連接，從而可以通過在中介層中的通孔垂直連接兩個(gè)芯片。作為選擇，可以通過將芯片安裝在中介層的相同側(cè)面上以多個(gè)芯片模塊(MCM)的形式安裝芯片。在該配置中，中介層包括水平導(dǎo)體和垂直導(dǎo)體以制作兩個(gè)芯片的電連接。當(dāng)以組合方式使用這兩個(gè)芯片時(shí)，如果這兩個(gè)芯片具有相同或者類似帶隙基準(zhǔn)電路，則本文中的實(shí)施例提供了不需要調(diào)整的補(bǔ)償方案。通過接觸探測(cè)測(cè)試裝置或者晶片級(jí)測(cè)試裝置并且識(shí)別具有正、以及負(fù)溫度漂移和過程變化的裝置，可以將裝置適當(dāng)一起配對(duì)， 并且可以結(jié)合帶隙電路輸出以形成溫度補(bǔ)償帶隙電壓或者電流基準(zhǔn)?？紤]兩個(gè)芯片配置，適用于作為在第一晶片I上的堆疊芯片配置中的頂部芯片或者上部芯片的芯片，和適用于作為在形成在第二晶片2上的堆疊式配置中的底部芯片的芯片。在圖3A中，測(cè)量樣本數(shù)量并且對(duì)于帶隙電路繪制測(cè)試。如圖3A所示，對(duì)于在晶片I上的上部芯片，樣本AI輸出小于在給定操作點(diǎn)處的期望的電壓，在點(diǎn)BI處的樣本輸出更大電壓，在點(diǎn)Cl處的樣本輸出接近中點(diǎn)電壓Vm的電壓，以及在點(diǎn)Dl和El處的樣本等。類似地， 對(duì)于第二晶片，如圖3B所示，對(duì)于點(diǎn)A2、B2、C2、D2、以及E2繪制樣本。以這種方式，在測(cè)試以后，可以將在晶片上的單獨(dú)芯片“放入”具有類似溫度漂移的多個(gè)組。在樣本通常為在受測(cè)晶片上的芯片的同時(shí)，在晶片單一元件化以后，可以將樣本放入(bin)測(cè)試的單獨(dú)芯片， 或者在另一實(shí)施例中，如果代替堆疊芯片使用堆疊封裝裝置，則可以將樣本放入集成電路。通過將來自第一組的這些放入的樣本裝置與從第二組所獲得的芯片配對(duì)，在以補(bǔ)償漂移的方式進(jìn)行配對(duì)的情況下，然后，組合電路可以形成溫度和過程補(bǔ)償輸出。圖4示出了使用從以上晶片Wl和晶片W2所選擇的成對(duì)裝置對(duì)于成對(duì)帶隙基準(zhǔn)電路獲得的輸出電壓。例如，裝置Al可以與裝置E2配對(duì)，裝置BI可以與裝置D2配對(duì)等。通過將這些裝置與呈現(xiàn)相反漂移的其他裝置配對(duì)，可以實(shí)現(xiàn)溫度補(bǔ)償和過程漂移補(bǔ)償而不需要調(diào)整。圖5描繪了示出在堆疊芯片配置51中連接在一起的兩個(gè)裝置的簡(jiǎn)化剖面圖。在圖5中，芯片55為頂部芯片，并且芯片65為底部芯片。如下文中將描述的，在這些芯片的至少一個(gè)芯片上的電路包括電壓或者電流加法器以形成結(jié)合的輸出信號(hào)。其他裝置不需要該電路。在可選實(shí)施例設(shè)計(jì)中，所有的裝置包括加法器電路并且僅對(duì)于成對(duì)裝置之一能夠使用程序碼、熔斷器、多路轉(zhuǎn)換器、或者其他選擇方法。在任何情況下，通過TSV 71和73連接需要連接耦合在芯片55和65中所實(shí)現(xiàn)的兩個(gè)帶隙電路的信號(hào)，在這種情況下，TSV 71和 73通過上芯片55的半導(dǎo)體襯底延伸。示出形成在層57中的電路54和58?？梢孕纬蛇@些電路作為在襯底59的正上方的金屬化層，同時(shí)將在這里看不到的諸如形成在半導(dǎo)體襯底中的晶體管的有源裝置也連接至金屬化電路。芯片65，底部芯片具有形成在壓在襯底69的上面的層67中的類似電路64和68，該襯底還包括這里不可見的有源裝置。將兩個(gè)堆疊芯片連接在一起以形成完整裝置。作為實(shí)例示出了 TSV 71和73;可以將多個(gè)更多通孔用于連接裝置55和65。為了結(jié)合在實(shí)施例中的兩個(gè)帶隙基準(zhǔn)電路的輸出，可以將加法器電路設(shè)置在裝置對(duì)的兩個(gè)裝置之一中。圖6示出了電壓加法器實(shí)施例電路圖。在圖6中，例如，在底部芯片上形成電壓基準(zhǔn)電路83。帶隙基準(zhǔn)部件84對(duì)應(yīng)于在圖I中的帶隙基準(zhǔn)電路。P溝道裝置 M32和阻抗Ro2對(duì)應(yīng)于在圖I中的PMOS裝置M3和輸出電阻器Ro。對(duì)于帶隙基準(zhǔn)電路，為了簡(jiǎn)單，沒有示出帶隙電路84的剩余電路。輸出緩沖電路由放大器A2、PMOS晶體管M62、 以及電阻器R62形成。該電路將在底部裝置上的帶隙基準(zhǔn)電路與加法器電路隔離，并且提供了輸出Vref2。在圖6中，示出了具有形成輸出電路82的部件M31和Rol的第二帶隙基準(zhǔn)電路 85，該輸出電路82對(duì)應(yīng)于圖I的帶隙基準(zhǔn)電路的輸出部。此外，為了簡(jiǎn)單省略了帶隙基準(zhǔn)電路的剩余部件，現(xiàn)在，在堆疊芯片對(duì)的頂部芯片上實(shí)施該帶隙電路的剩余部件。定標(biāo)電路由PMOS晶體管M63和電阻器R63形成。通過改變晶體管M63 M31的尺寸比，和電阻器 R63 ROl的值比，可能定標(biāo)需要的輸出電壓Vrefl。圖6的TSV元件將輸出電壓Vref2從底部芯片基準(zhǔn)電路83連接至輸出電壓Vout，并且然后，加法器將電壓Vrefl和Vref2加起來。通過將實(shí)施電路85和83的這兩個(gè)裝置配對(duì)以補(bǔ)償溫度漂移，即，通過選擇具有類似補(bǔ)償值的一正TC裝置和一負(fù)TC裝置，補(bǔ)償輸出Vout而沒有調(diào)整?？梢詫⒍?biāo)裝置用于進(jìn)一步調(diào)節(jié)所需要的電壓以獲得校正輸出電壓Vout。圖7示出了電流輸出加法器電路的實(shí)施例。此外，上芯片基準(zhǔn)電路82示出了部分帶隙基準(zhǔn)電路，包括晶體管M31和電阻器Rol的輸出部。為了清楚，沒有示出帶隙電路的剩余部件。下芯片基準(zhǔn)電路84示出了部分帶隙基準(zhǔn)電路，如前所述的晶體管M32和電阻器 Ro2。在上芯片上的晶體管M73提供了將電流Irefl輸出至輸出端的電流反射鏡并且晶體管M72提供了在下芯片上的輸出端處的電流Iref2。在上芯片處將這些電流加在一起以形成lout，并且圖7中的TSV把電路連接起來。虛線區(qū)域77表示晶體管M31和M73用作定標(biāo)電路；在該非限定實(shí)例中，定標(biāo)為I : I。類似地，虛線區(qū)域79表示晶體管M32和M72可以對(duì)電流Iref2定標(biāo)；在該非限制實(shí)例中，定標(biāo)為I : I。通過選擇上芯片裝置和下芯片裝置以具有相反補(bǔ)償極性溫度系數(shù)TC，可以使輸出電流Iout具有近似零TC。另外，定標(biāo)電路可能進(jìn)一步調(diào)節(jié)電流Irefl和Iref2的獨(dú)立加權(quán)因子。圖8以剖面圖示出了使用中介層和倒裝芯片方法連接芯片對(duì)的電路的可選實(shí)施例。此外，示出了由襯底59和在層57中的電路58和54所形成的上芯片55，但是現(xiàn)在，該芯片已被翻轉(zhuǎn)并且面對(duì)中介層77。示出了與中介層導(dǎo)體79對(duì)準(zhǔn)的焊接凸塊83，該焊接凸塊83小到足以被視為微凸塊。中介層77可以由PCB材料、硅、其他半導(dǎo)體材料、軟性襯底或者膜所形成，其中該中介層提供了電隔離并且通過一層或者多層導(dǎo)體，對(duì)于本領(lǐng)域的技術(shù)人員，已知從一側(cè)至另一側(cè)的導(dǎo)電通路。類似地，現(xiàn)在，示出了定位在中介層77以下的下芯片65并且該下芯片65具有與中介層導(dǎo)體79對(duì)準(zhǔn)的焊接凸塊或者微凸塊81。此外，芯片65包括如前所述配置的在層67中的電路64和68，以及襯底69。通過將在下芯片上的帶隙基準(zhǔn)電路的輸出連接至微凸塊81并且將在上芯片上的帶隙基準(zhǔn)電路的輸出連接至微凸塊83并且，使用焊接回流連接，完成與中介層77的物理連接和電連接，代替在圖5中所示的TSV，可以通過中介層來連接這兩個(gè)帶隙基準(zhǔn)電路。在實(shí)施例中，裝置包括第一集成電路芯片，該第一集成電路芯片具有帶有非零溫度系數(shù)的第一帶隙基準(zhǔn)電路，并且具有第一輸出基準(zhǔn)信號(hào)；第二集成電路芯片具有帶有與第一帶隙基準(zhǔn)電路的溫度系數(shù)呈相反極性的非零溫度系數(shù)的第二帶隙基準(zhǔn)電路，并且具有第二輸出基準(zhǔn)信號(hào)；加法器電路，設(shè)置在第一集成電路芯片和第二集成電路芯片中的至少一個(gè)上，用于對(duì)第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)進(jìn)行結(jié)合，并且輸出結(jié)合的基準(zhǔn)信號(hào)；以及連接器，用于將第一輸出信號(hào)和第二輸出信號(hào)連接至加法器電路。在實(shí)施例中，裝置包括第一半導(dǎo)體芯片，具有帶有非零溫度系數(shù)的第一帶隙基準(zhǔn)電路，并且具有第一輸出基準(zhǔn)信號(hào)；加法器電路，設(shè)置在第一半導(dǎo)體芯片上，用于對(duì)第一輸出基準(zhǔn)信號(hào)與第二輸出基準(zhǔn)信號(hào)進(jìn)行結(jié)合，并且輸出作為補(bǔ)償溫度的加入的基準(zhǔn)信號(hào)；至少一個(gè)焊接凸塊，設(shè)置在第一半導(dǎo)體芯片的表面上并且電連接至加法器電路，用于接收第二輸出基準(zhǔn)信號(hào)；第二半導(dǎo)體芯片，具有帶有與第一帶隙基準(zhǔn)電路的溫度系數(shù)呈相反極性的非零溫度系數(shù)的第二帶隙基準(zhǔn)電路，并且輸出第二輸出基準(zhǔn)信號(hào)；至少一個(gè)焊接凸塊，設(shè)置在第二半導(dǎo)體芯片的表面上并且電連接至第二輸出基準(zhǔn)信號(hào)；以及中介層，設(shè)置在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，具有與焊接凸塊對(duì)準(zhǔn)的并且與焊接凸塊接觸的至少一個(gè)通孔導(dǎo)體，至少一個(gè)通孔導(dǎo)體電連接至第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。在實(shí)施例中，方法包括提供第一多個(gè)半導(dǎo)體芯片，每個(gè)均具有用于輸出基準(zhǔn)信號(hào)的第一帶隙基準(zhǔn)電路的第一多個(gè)半導(dǎo)體芯片；提供第二多個(gè)半導(dǎo)體芯片，每個(gè)均具有用于輸出基準(zhǔn)信號(hào)的第二帶隙基準(zhǔn)電路的第二多個(gè)半導(dǎo)體芯片；經(jīng)由探針測(cè)試確定用于第一多個(gè)半導(dǎo)體芯片中和第二多個(gè)半導(dǎo)體芯片中的每個(gè)芯片的溫度系數(shù)；從第一多個(gè)半導(dǎo)體芯片中將具有相似極性的溫度系數(shù)的半導(dǎo)體芯片分類為第一組，并從第二多個(gè)半導(dǎo)體芯片中將具有相似極性的溫度系數(shù)的半導(dǎo)體芯片分類為第一組將半導(dǎo)體芯片分類為具有類似極性的溫度系數(shù)的來自第一多個(gè)半導(dǎo)體芯片的第一組，并且分類為具有類似極性的溫度系數(shù)的來自第二多個(gè)半導(dǎo)體芯片的第二組；將第一組的半導(dǎo)體芯片之一中的一個(gè)與第二組的半導(dǎo)體芯片之一中的一個(gè)配對(duì)，以形成芯片對(duì)，從而半導(dǎo)體芯片對(duì)的帶隙基準(zhǔn)電路具有補(bǔ)償偏置的溫度系數(shù)；并且將在第一多個(gè)半導(dǎo)體芯片和第二多個(gè)半導(dǎo)體芯片的成對(duì)芯片上的帶隙基準(zhǔn)電路的輸出端連接至設(shè)置在成對(duì)半導(dǎo)體芯片之一上的加法器電路，該加法器電路輸出溫度補(bǔ)償基準(zhǔn)信號(hào)。而且，本應(yīng)用的范圍不是為了限制在說明書中所述的結(jié)構(gòu)、方法、以及步驟的特定實(shí)施例。作為本領(lǐng)域的普通技術(shù)人員之一，通過本發(fā)明的公開將容易理解現(xiàn)存的或者稍后要改進(jìn)的處理或者步驟，可以根據(jù)本發(fā)明利用執(zhí)行與本文所述的對(duì)應(yīng)實(shí)施例基本相同的功能或者實(shí)現(xiàn)與本文所述的對(duì)應(yīng)實(shí)施例基本相同的結(jié)果的處理或者步驟。因此，所附權(quán)利要求是為了包括在這些處理或者步驟的范圍內(nèi)。
10
權(quán)利要求
1.一種裝置，包括第一集成電路芯片，具有帶有非零溫度系數(shù)的第一帶隙基準(zhǔn)電路，并且具有第一輸出基準(zhǔn)信號(hào)；第二集成電路芯片，具有帶有與所述第一帶隙基準(zhǔn)電路的非零溫度系數(shù)呈相反極性的非零溫度系數(shù)的第二帶隙基準(zhǔn)電路，并且具有第二輸出基準(zhǔn)信號(hào)；加法器電路，設(shè)置在所述第一集成電路芯片和所述第二集成電路芯片中的至少一個(gè)上，用于對(duì)所述第一輸出基準(zhǔn)信號(hào)和所述第二輸出基準(zhǔn)信號(hào)進(jìn)行結(jié)合，并且輸出結(jié)合的基準(zhǔn)信號(hào)；以及連接器，用于將所述第一輸出基準(zhǔn)信號(hào)和所述第二輸出基準(zhǔn)信號(hào)連接至所述加法器電路。
2.根據(jù)權(quán)利要求I所述的裝置，其中，所述加法器電路設(shè)置在所述第一集成電路芯片上。
3.根據(jù)權(quán)利要求I所述的裝置，其中，所述第一集成電路芯片和所述第二集成電路芯片為堆疊芯片。
4.根據(jù)權(quán)利要求3所述的裝置，其中，所述連接器中的至少一個(gè)包含硅通孔(“TSV”)。
5.根據(jù)權(quán)利要求I所述的裝置，其中，所述第一帶隙基準(zhǔn)電路具有正非零溫度系數(shù)。
6.根據(jù)權(quán)利要求I所述的裝置，其中，所述第一帶隙基準(zhǔn)電路具有負(fù)非零溫度系數(shù)。
7.根據(jù)權(quán)利要求I所述的裝置，其中，所述第一帶隙基準(zhǔn)電路和所述第二帶隙基準(zhǔn)電路輸出基準(zhǔn)電流。
8.根據(jù)權(quán)利要求I所述的裝置，其中，所述第一帶隙基準(zhǔn)電路和所述第二帶隙基準(zhǔn)電路輸出基準(zhǔn)電壓。
9.一種裝置，包括第一半導(dǎo)體芯片，具有帶有非零溫度系數(shù)的第一帶隙基準(zhǔn)電路，并且具有第一輸出基準(zhǔn)信號(hào)；加法器電路，設(shè)置在所述第一半導(dǎo)體芯片上，用于對(duì)所述第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)進(jìn)行結(jié)合，并且輸出作為補(bǔ)償溫度的加入的基準(zhǔn)信號(hào)；至少一個(gè)焊接凸塊，設(shè)置在所述第一半導(dǎo)體芯片的表面上并且電連接至所述加法器電路，用于接收所述第二輸出基準(zhǔn)信號(hào)；第二半導(dǎo)體芯片，具有帶有與所述第一帶隙基準(zhǔn)電路的非零溫度系數(shù)呈相反極性的非零溫度系數(shù)的第二帶隙基準(zhǔn)電路，并且輸出所述第二輸出基準(zhǔn)信號(hào)；至少一個(gè)焊接凸塊，設(shè)置在所述第二半導(dǎo)體芯片的表面上并且電連接至所述第二輸出基準(zhǔn)信號(hào)；以及中介層，設(shè)置在所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片之間，具有與焊接凸塊對(duì)準(zhǔn)的并且與焊接凸塊接觸的至少一個(gè)通孔導(dǎo)體，所述至少一個(gè)通孔導(dǎo)體電連接至所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片。
10.一種方法，包括提供第一多個(gè)半導(dǎo)體芯片，每個(gè)均具有第一帶隙基準(zhǔn)電路，用于輸出基準(zhǔn)信號(hào)；提供第二多個(gè)半導(dǎo)體芯片，每個(gè)均具有第二帶隙基準(zhǔn)電路，用于輸出基準(zhǔn)信號(hào)；確定所述第一多個(gè)半導(dǎo)體芯片中的每個(gè)芯片和所述第二多個(gè)半導(dǎo)體芯片中的每個(gè)芯片的溫度系數(shù)；從所述第一多個(gè)半導(dǎo)體芯片中將具有相似極性的溫度系數(shù)的半導(dǎo)體芯片分類為第一組，并從所述第二多個(gè)半導(dǎo)體芯片中將具有相似極性的溫度系數(shù)的半導(dǎo)體芯片分類為第二組；將所述第一組的半導(dǎo)體芯片中的一個(gè)與所述第二組的半導(dǎo)體芯片中的一個(gè)進(jìn)行配對(duì)， 以形成芯片對(duì)，從而使所述芯片對(duì)的帶隙基準(zhǔn)電路具有偏置的溫度系數(shù)；以及將在所述第一多個(gè)半導(dǎo)體芯片和所述第二多個(gè)半導(dǎo)體芯片中的成對(duì)芯片上的帶隙基準(zhǔn)電路的輸出端電連接至設(shè)置在所配對(duì)的芯片中的至少一個(gè)上的加法器電路，所述加法器電路輸出溫度補(bǔ)償基準(zhǔn)信號(hào)。
全文摘要
用于補(bǔ)償帶隙基準(zhǔn)電路的結(jié)構(gòu)和方法。提供了具有帶有非零溫度系數(shù)的第一帶隙基準(zhǔn)電路；并且具有第一輸出基準(zhǔn)信號(hào)的第一集成電路芯片，提供了具有帶有為與第一帶隙基準(zhǔn)電路的溫度系數(shù)相反極性的非零溫度系數(shù)的第二帶隙基準(zhǔn)電路，并且具有第二輸出基準(zhǔn)信號(hào)的第二集成電路芯片；至少設(shè)置在第一集成電路芯片和第二集成電路芯片之一上的加法器電路結(jié)合第一輸出基準(zhǔn)信號(hào)和第二輸出基準(zhǔn)信號(hào)，并且輸出結(jié)合的基準(zhǔn)信號(hào)；并且提供了用于將第一輸出信號(hào)和第二輸出信號(hào)連接至加法器電路的連接器。公開了用于將集成電路芯片與帶隙基準(zhǔn)電路配對(duì)并且連接芯片以形成溫度補(bǔ)償信號(hào)的方法。
文檔編號(hào)G05F1/567GK102609029SQ20121000505
公開日2012年7月25日 申請(qǐng)日期2012年1月6日 優(yōu)先權(quán)日2011年1月11日
發(fā)明者彭邁杉, 陳致嘉 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司