專利名稱：電壓識別裝置以及時鐘控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種識別電壓的大小的電壓識別裝置以及具備該電壓識別裝置的時鐘用控制裝置。
背景技術(shù)：
秒針、分針以及時針等時鐘的針(以下，稱為“指針”。)受到由電動機生成的驅(qū)動力而進行動作。指針動作的控制是使用時鐘用LSI (Large Scale Integration :大規(guī)模集成電路)來進行的。時鐘用LSI為了以最小的功率使指針轉(zhuǎn)動，從對電動機開始供給驅(qū)動用電流起，在規(guī)定時間(例如，數(shù)ms)后，暫時切斷對電動機的電流供給。此時，如果指針轉(zhuǎn)動，則從電動機產(chǎn)生反向電壓，如果指針未轉(zhuǎn)動，則不產(chǎn)生反向電壓。當(dāng)指針未轉(zhuǎn)動時，需要再次更長時間地向電動機供給電流。而且，時鐘用LSI為了繼續(xù)控制指針的動作，需要識別指針是否轉(zhuǎn)動。作為識別指針是否轉(zhuǎn)動的方法，已知識別從電動機產(chǎn)生的反向電壓的大小 的方法。如果在識別反向電壓的大小時成為比較對象的閾值比當(dāng)初預(yù)定的值低，則有時因噪聲而導(dǎo)致發(fā)生錯誤識別。即，盡管指針未轉(zhuǎn)動，時鐘用LSI卻識別為指針已轉(zhuǎn)動。因此，不會再次向電動機供給驅(qū)動用電流，其結(jié)果，產(chǎn)生指針不轉(zhuǎn)動的問題。相反地，如果閾值比當(dāng)初預(yù)定的值高，則盡管指針已轉(zhuǎn)動，時鐘用LSI卻識別為指針未轉(zhuǎn)動。因此，再次向電動機供給多余的驅(qū)動用電流，其結(jié)果，產(chǎn)生消耗電流增大的問題。因此，在識別反向電壓的大小時作為比較對象的閾值，需要設(shè)定為最佳值(當(dāng)初預(yù)定的值的容許范圍)。再有，根據(jù)所使用的電動機的不同，該最佳值也會發(fā)生變化。圖8示出了搭載于時鐘上的、為了識別反向電壓的大小而使用的NAND電路100的結(jié)構(gòu)的一個例子。如同圖所示，NAND電路100構(gòu)成為包含P溝道型MOS場效應(yīng)晶體管(以下，稱為“PM0S晶體管”。)104、106以及N溝道型MOS場效應(yīng)晶體管(以下，稱為“NM0S”晶體管。)108、110。此外，NAND電路100具備由電源施加電源電壓的電壓線VDD、被施加用于選擇性地切換PMOS晶體管106以及NMOS晶體管108各自的導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的電壓的使能線EN、被施加相當(dāng)于對反向電壓的大小和閾值進行比較而得到的比較結(jié)果的電壓的輸出端子112。在像這樣構(gòu)成的NAND電路100中，在其電源與時鐘用LSI的電源共用的情況下,通過配合所使用的電源(例如電池)以及電動機102來調(diào)整PMOS晶體管104以及NMOS晶體管108各自的柵極長度以及柵極寬度，從而調(diào)整閾值。但是，隨著時鐘小型化的推進，例如，需要配合電池個數(shù)的減少或太陽能電池板個數(shù)的減少而造成的發(fā)電電壓大小的降低、或使用可充電的小型2次電池而造成的時鐘用LSI的電源電壓的降低來使閾值對應(yīng)于較寬的電源電壓范圍。因此，像NAND電路100那樣，由于將其電源與時鐘用LSI的電源共用，故產(chǎn)生閾值依賴于電源電壓的大小的問題。在現(xiàn)有的NAND電路100中，為了將閾值設(shè)定成接近于電源電壓的大小的值，需要通過使PMOS晶體管104的柵極寬度變大，從而使PMOS晶體管104中的流過電流的能力變大，并且，通過使NMOS晶體管108的柵極長度變大，從而使NMOS晶體管108中的流過電流的能力變小，大幅度地提高在PMOS晶體管104和NMOS晶體管108之間的流過電流的能力之比，存在導(dǎo)致電路面積增大的問題。因此，為了抑制電路面積的增大，本發(fā)明者研究了作為一個例子應(yīng)用了圖9中示出的NAND電路100A以取代NAND電路100。在NAND電路100A中，利用調(diào)節(jié)器(regulator)114，將由電源向電壓線VDD施加的電源電壓恒壓化，將該被恒壓化而得到的基準(zhǔn)電壓施加于電壓線VSH。由此，能夠向VSH供給不依賴于電源電壓的基準(zhǔn)電壓，實現(xiàn)了具備不依賴于電源電壓的閾值的NAND電路。但是，在應(yīng)用了 NAND電路100A的情況下，由于近年來時鐘用LSI的進一步小型化的要求導(dǎo)致難以在調(diào)節(jié)器114內(nèi)應(yīng)用具備充分容量的電容元件，因此，當(dāng)由于在電壓線VSH(調(diào)節(jié)器114的輸出側(cè))沒有充分容量的電容器而向PMOS晶體管104及NMOS晶體管108的各柵極端子施加反向電壓時，產(chǎn)生如下問題在NAND電路100A中產(chǎn)生直通電流，調(diào)節(jié)器114的輸出瞬間降低，與此相伴地閾值也降低。再有，在本說明書中，所謂直通電流例如表示在對PMOS晶體管和NMOS晶體管進行組合而構(gòu)成的所謂CMOS電路(開關(guān)電路)中貫通的電流(例如，參照專利文獻I以及專利文獻2)。在同圖所示的例子中，當(dāng)作為反向電壓從電動機102向NAND電路100A輸入的信號的信號電平從低電平轉(zhuǎn)變?yōu)楦唠娖?、或從高電平轉(zhuǎn)變?yōu)榈碗娖綍r，在規(guī)定期間內(nèi)PMOS晶體管104以及NMOS晶體管108的每一個均變?yōu)閷?dǎo)通狀態(tài)，從電壓線VSH流向接地線GND的電流是直通電流。使用在圖10中示出的調(diào)節(jié)器的一個例子以及圖11來說明在應(yīng)用了圖9中示出的NAND電路100A的情況下所產(chǎn)生的問題的主要原因。如圖10所示那樣，調(diào)節(jié)器114構(gòu)成為包含運算放大器116、PMOS晶體管118、恒流源120以及電容器122。再有，電容器122通常在如下的用途中用于調(diào)節(jié)器114 :即使在PMOS晶體管118為截止?fàn)顟B(tài)下產(chǎn)生負(fù)載電流，也通過釋放電荷使PMOS晶體管118變?yōu)閷?dǎo)通狀態(tài)，從而抑制開關(guān)動作的延遲。在調(diào)節(jié)器114中，雖然在輸出側(cè)VSH沒有電流負(fù)載的狀態(tài)下，PMOS晶體管118處于截止?fàn)顟B(tài)，但在此，在該狀態(tài)下由于直通電流而在VSH中產(chǎn)生急劇的電流負(fù)載，在這樣的情況下，由于PMOS晶體管118處于截止?fàn)顟B(tài)，故暫時向VSH施加與積蓄在電容器122中的容量對應(yīng)的電流。但是，如上所述，因為難以充分地確保電容器122的面積，所以在從電容器122的容量耗盡起到PMOS晶體管118導(dǎo)通為止的期間，作為一個例子，如圖11所示那樣，從調(diào)節(jié)器114向VSH施加的電壓暫時降低。與此相伴地，作為一個例子，如圖11所示那樣閾值也瞬間降低。在此，作為解決在NAND電路100A中所產(chǎn)生的問題的手段，發(fā)明者研究了如下的結(jié)構(gòu)例如如圖12所示那樣，將調(diào)節(jié)器114的輸出作為時鐘用LSI的端子向外部伸出，向該端子添加充分容量的電容器124?？芍鶕?jù)該相同結(jié)構(gòu)，能夠防止如圖11所示那樣調(diào)節(jié)器114的輸出的瞬間降低，進而作為一個例子也能夠防止如圖11所示那樣閾值的瞬間降低。專利文獻I :日本特開2001-44822號公報；
專利文獻2 :日本特開2007-249712號公報。但是，在向調(diào)節(jié)器114的輸出側(cè)添加電容器124的上述對策中，因為零部件件數(shù)增力口，所以產(chǎn)生了成本以及安裝面積增大的問題。因此 ，作為不添加電容器來解決在NAND電路100A中產(chǎn)生的問題的方法，發(fā)明者還研究了如下方法在圖9所示的例子中，在調(diào)節(jié)器114的輸出側(cè)連接電流負(fù)載，使恒定電流流向接地線GND，由此防止調(diào)節(jié)器114的PMOS晶體管118從導(dǎo)通狀態(tài)暫時轉(zhuǎn)變?yōu)榻刂範(fàn)顟B(tài)。但是，在該情況下，雖然能夠避免由于添加電容器而導(dǎo)致安裝面積增大，但產(chǎn)生了消耗電流增大的問題。再有，這些問題不僅在為了控制指針的動作而識別反向電壓的大小的情況下適合，很顯然，對于使用具有流過直通電流的開關(guān)電路的電路(例如，NAND電路、AND電路、OR電路以及NOR電路等)對識別對象電壓的大小進行識別的所有裝置也是適合的。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問題而完成的，其目的在于提供一種能夠一邊抑制電路規(guī)模以及消耗電流的增大一邊對識別對象電壓的大小高精度地進行識別的電壓識別裝置以及時鐘用控制裝置。
為了實現(xiàn)上述目的，方案I所述的電壓識別裝置構(gòu)成為包含基準(zhǔn)電壓生成電路，生成規(guī)定大小的基準(zhǔn)電壓；識別電路，具備被施加識別對象電壓的被施加線和開關(guān)電路，所述開關(guān)電路以被施加了由所述基準(zhǔn)電壓生成電路生成的基準(zhǔn)電壓的第I電壓線和被施加了與該基準(zhǔn)電壓不同大小的其他基準(zhǔn)電壓的第2電壓線能夠?qū)ǖ姆绞讲迦朐谠摰贗電壓線和該第2電壓線之間，并且對應(yīng)于向所述被施加線施加的識別對象電壓的大小進行開關(guān)，所述識別電路通過對被施加到所述被施加線的識別對象電壓的大小和閾值電壓進行比較，從而對該識別對象電壓的大小進行識別；以及控制單元，通過在包含向所述被施加線施加所述識別對象電壓的時刻并且使所述識別電路對所述識別對象電壓的大小進行識別的期間，以將在所述第I電壓線和所述第2電壓線之間流過的電流大小保持為規(guī)定大小的方式控制所述開關(guān)電路和所述第2電壓線之間的電阻，從而控制流過所述第I電壓線和所述第2電壓線的電流量。此外，為了實現(xiàn)上述目的，方案12所述的時鐘控制裝置包含方案I 方案11的任一項所述的電壓識別裝置，將所述識別對象電壓作為反向電壓，該反向電壓在切斷提供給使時鐘的指針動作的電動機的驅(qū)動用電流時產(chǎn)生。根據(jù)本發(fā)明，得到能夠一邊抑制電路規(guī)模以及消耗電流的增大一邊對識別對象電壓的大小高精度地進行識別的效果。


圖I是表示實施方式的電壓識別裝置的主要部分結(jié)構(gòu)的一個例子的框圖。圖2是表示第I實施方式的時鐘控制裝置的結(jié)構(gòu)的一個例子的結(jié)構(gòu)圖。圖3是表示第I實施方式的電壓識別指示處理程序的處理流程的流程圖。圖4是表示第I實施方式的電壓識別裝置的主要部分的等效電路的一個例子的電路圖。圖5示出了表示第I實施方式的CMOS電路中的PMOS晶體管的柵極端子和源極端子間的電壓大小、與能夠在PMOS晶體管的源極端子和漏極端子間流過的電流的最大大小之間的相關(guān)的曲線。圖6是表示第2實施方式的時鐘控制裝置的結(jié)構(gòu)的一個例子的結(jié)構(gòu)圖。圖7是表示第3實施方式的時鐘控制裝置的結(jié)構(gòu)的一個例子的結(jié)構(gòu)圖。圖8是表示在現(xiàn)有的時鐘控制裝置中搭載的NAND電路的結(jié)構(gòu)的一個例子的結(jié)構(gòu)圖。圖9是表示在現(xiàn)有的時鐘控制裝置中搭載的NAND電路的結(jié)構(gòu)的另一個例子的結(jié)構(gòu)圖。 圖10是表示在現(xiàn)有的時鐘控制裝置中調(diào)節(jié)器的結(jié)構(gòu)的一個例子的電路圖。圖11是用于說明閾值發(fā)生變化的理由的時間圖。圖12是表示現(xiàn)有的時鐘控制裝置中調(diào)節(jié)器的結(jié)構(gòu)的另一個例子的電路圖。附圖標(biāo)記說明
10、10A、10BU0C電壓識別電路
11、IlAUlB時鐘控制裝置 12基準(zhǔn)電壓生成電路
13電動機
14、14A、14B識別電路
16、16A、16B、16C控制部
17、19、64PMOS 晶體管 18被施加線
20開關(guān)電路
21、23、42、60 NMOS 晶體管
22電阻
30電源
32 CMOS電路
36系統(tǒng)控制器
38、38A、38B電流反射鏡電路
40、40A、40B基準(zhǔn)電流生成電路
44A可變電阻器
54布線
62反相邏輯單元。
具體實施例方式圖I是表示本發(fā)明的電壓識別裝置10的主要部分結(jié)構(gòu)的一個例子的框圖。如同圖所示，電壓識別裝置10構(gòu)成為包含基準(zhǔn)電壓生成電路12、識別電路14以及控制部16?；鶞?zhǔn)電壓生成電路12生成規(guī)定大小的基準(zhǔn)電壓。識別電路14具備被施加線18，被施加識別對象電壓；以及開關(guān)電路20，以被施加了由基準(zhǔn)電壓生成電路12生成的基準(zhǔn)電壓的電壓線VSH和被施加了大小與基準(zhǔn)電壓不同的其他基準(zhǔn)電壓即接地電壓的接地線GND能夠?qū)ǖ姆绞讲迦朐陔妷壕€VSH和接地線GND之間，并且對應(yīng)于向被施加線18施加的識別對象電壓的大小進行開關(guān)，該識別電路14通過對被施加到被施加線18的識別對象電壓的大小和閾值進行比較，從而對識別對象電壓的大小進行識別?？刂撇?6在使識別電路14對識別對象電壓的大小進行識別的期間，以將在電壓線VSH和接地線GND之間流過的電流大小保持為規(guī)定大小的方式控制開關(guān)電路20和接地線GND之間的電阻22的大小，從而控制在電壓線VSH和接地線GND之間流過的電流的大小(電流量)以下，在本發(fā)明的各實施方式中，以如下情況為例進行說明將電壓識別裝置10作為對電動機中所產(chǎn)生的反向電壓的大小進行識別的電壓識別裝置，并應(yīng)用在控制時鐘的指針動作的時鐘控制裝置中，其中該電動機生成用于使指針轉(zhuǎn)動的動力。[第I實施方式]
圖2是表示應(yīng)用到時鐘控制裝置11的情況下的一例結(jié)構(gòu)的結(jié)構(gòu)圖，該時鐘控制裝置11包含作為圖I所示的電壓識別裝置10的具體方式例的電壓識別裝置10A。如同圖所示，時鐘控制裝置11構(gòu)成為除了電壓識別裝置IOA之外，還包含電源30以及電動機13。電動機13以由電源30施加驅(qū)動用電壓的方式與電源30連接。電動機13的驅(qū)動軸(省略圖示)經(jīng)由齒輪機構(gòu)等被連接成能夠向時鐘指針(省略圖示)的旋轉(zhuǎn)軸傳遞驅(qū)動力。因此，指針受到由電動機13產(chǎn)生的驅(qū)動力而進行動作。電壓識別裝置IOA構(gòu)成為包含調(diào)節(jié)器15、NAND電路14A以及控制部16A。再有，NAND電路14A作為在圖I中示出的識別電路14而發(fā)揮作用。此外，控制部16A通過控制電源30,從而控制電動機13的驅(qū)動，由此控制時鐘指針的動作，該控制部16A作為在圖I中不出的控制部16而發(fā)揮作用。調(diào)節(jié)器15作為在圖I中示出的基準(zhǔn)電壓生成電路12而發(fā)揮作用，經(jīng)由電壓線VDD與電源30連接。此外，調(diào)節(jié)器15經(jīng)由電壓線VSH與NAND電路14A連接。NAND電路14A經(jīng)由被施加線18連接到電動機13。此外，NAND電路14A連接到控制部16A。此外，控制部16A以由電源30施加電源電壓的方式連接到電壓線VDD。此外，控制部16A以能夠控制電源30的方式連接到電源30。進而，電動機13以從電源30施加驅(qū)動用電壓的方式連接到電源30。在調(diào)節(jié)器15中，作為一個例子如圖10所示那樣，PMOS晶體管15B的源極端子連接到電壓線VDD，PM0S晶體管15B的漏極端子連接到恒流源15C的一個端子、電容器I 的一個電極以及電壓線VSH。恒流源15C的另一端子連接到接地線GND。運算放大器15A的非反相輸入端子連接到PMOS晶體管15B的漏極端子，運算放大器15A的輸出端子連接到PMOS晶體管15B的柵極端子以及電容器MD的另一個電極。此夕卜，向運算放大器15A的反相輸入端子施加規(guī)定的電壓(大小固定的電壓)。進而，運算放大器15A連接到電壓線VDD以及接地線GND，由此，從電源30經(jīng)由電壓線VDD供給驅(qū)動用電壓。NAND電路14A作為一個例子如圖2所示那樣，構(gòu)成為包含作為在圖I中示出的開關(guān)電路20而發(fā)揮作用的CMOS電路32、作為第2切換單元的PMOS晶體管19、作為第I切換單元的NMOS晶體管23以及輸出相當(dāng)于對反向電壓的大小和閾值電壓的大小進行比較而得到的比較結(jié)果的信號的輸出端子25。CMOS電路32構(gòu)成為包含作為第I開關(guān)元件的PMOS晶體管17以及作為第2開關(guān)元件的NMOS晶體管21。在PMOS晶體管17中，源極端子連接到電壓線VSH，漏極端子連接到NMOS晶體管21的漏極端子，柵極端子以被施加電動機13的反向電壓的方式經(jīng)由被施加線18連接到電動機13。在NMOS晶體管21中，源極端子連接到NMOS晶體管23的漏極端子，柵極端子以被施加電動機13的反向電壓的方式經(jīng)由被施加線18連接到電動機13。PMOS晶體管17的漏極端子與NMOS晶體管21的漏極端子的連接點經(jīng)由作為第3電壓線的布線OUT與輸出端子25連接。
在PMOS晶體管19中，源極端子連接到電壓線VSH，漏極端子連接到布線OUT。
時鐘控制裝置11構(gòu)成為包含系統(tǒng)控制器36。系統(tǒng)控制器36是構(gòu)成為包含CPU (中央處理裝置)、作為存儲介質(zhì)的R0M(Read Only Memory，只讀存儲器)、作為存儲介質(zhì)的RAM (Random Access Memory,隨機存取存儲器)以及非易失性存儲器等的通用的計算機,其中該CPU通過執(zhí)行規(guī)定的程序處理來控制時鐘控制裝置11整體，該ROM預(yù)先存儲了對時鐘控制裝置11的基本動作進行控制的控制程序以及在后面敘述的電壓識別指示處理程序，該RAM被用作在執(zhí)行各種程序時的工作區(qū)等。系統(tǒng)控制器36連接到電源30。此外，系統(tǒng)控制器36經(jīng)由使能線EN連接到PMOS晶體管19的柵極端子以及NMOS晶體管23的柵極端子。因此，系統(tǒng)控制器36能夠分別進行電源30的控制、和NAND電路14A的PMOS晶體管19以及NMOS晶體管23的開關(guān)動作的控制?？刂撇?6A構(gòu)成為包含電流反射鏡電路38以及基準(zhǔn)電流生成電路40。電流反射鏡電路38構(gòu)成為包含基準(zhǔn)電流生成電路40以及作為第3開關(guān)元件的NMOS晶體管42?；鶞?zhǔn)電流生成電路40基于從電源30經(jīng)由電壓線VDD施加的電源電壓，生成規(guī)定大小的基準(zhǔn)電流il?；鶞?zhǔn)電流生成電路40構(gòu)成為包含電阻器44、NM0S晶體管46、48及PMOS晶體管50、52。電阻器44的一端連接到接地線GND，電阻器44的另一端連接到NMOS晶體管46的源極端子。NMOS晶體管46的漏極端子連接到PMOS晶體管50的漏極端子。PMOS晶體管50的源極端子連接到電壓線VDD，PMOS晶體管50的柵極端子連接到PMOS晶體管52的柵極端子以及自身的漏極端子。NMOS晶體管48的源極端子連接到接地線GND，NMOS晶體管48的柵極端子連接到NMOS晶體管46的柵極端子以及自身的漏極端子。PMOS晶體管52的漏極端子連接到NMOS晶體管48的漏極端子，PMOS晶體管52的源極端子連接到電壓線VDD。電流反射鏡電路38具有布線54，該布線54作為被施加了與基準(zhǔn)電流i I對應(yīng)的恒定電壓的恒定電壓線。布線54跨躍基準(zhǔn)電流生成電路40和電流反射鏡電路38配置，NMOS晶體管48的漏極端子與PMOS晶體管52的漏極端子的連接點α經(jīng)由作為恒定電壓線的布線54連接到NMOS晶體管42的柵極端子。NMOS晶體管42的源極端子連接到接地線GND，NMOS晶體管42的漏極端子連接到NMOS晶體管23的源極端子。像這樣，電流反射鏡電路16Α以插入在NMOS晶體管23和接地線GND之間的NMOS晶體管42的柵極端子與基準(zhǔn)電流生成電路40的連接點α被電流鏡連接的方式構(gòu)成，故在NMOS晶體管42的源極端子以及漏極端子間流過對應(yīng)于基準(zhǔn)電流il的反射鏡電流。再有，在同圖中，作為反射鏡電流而圖示了流過大小和基準(zhǔn)電流il的大小相同的電流的例子，但不僅限于此，也可以通過改變電流反射鏡比，從而使反射鏡電流成為大小和基準(zhǔn)電流il的大小不同的電流。在像這樣構(gòu)成的電壓識別裝置10A中，通過控制圖I中示出的在開關(guān)電路20和接地線GND之間的電阻22，即在圖2中示出的NMOS晶體管42的導(dǎo)通電阻，從而能夠控制在電壓線VSH和接地線GND之間流過的電流的大小(電流量)，其結(jié)果，在電壓線VSH和接地線GND之間流過對應(yīng)于基準(zhǔn)電流il的反射鏡電流。接著，說明時鐘控制裝置11的作用。為了使時鐘的指針動作，當(dāng)按照系統(tǒng)控制器36的指示，從電源30向電動機13供給電流時，電動機13開始驅(qū)動。在指針的動作開始時，開始從電源30向電動機13供給電流，在規(guī)定時間(例如數(shù)ms)后，當(dāng)按照系統(tǒng)控制器36的指示，停止電流的供給時，電動機13的驅(qū)動停止，由此指針的動作停止。像這樣當(dāng)指針動作時，從電動機13產(chǎn)生反向電壓。該反向電壓的大小由NAND電路14A識別(例如，識別反向電壓的大小是否超過了閾值)，并從輸出端子25輸出基于表示識別結(jié)果的電壓的信號。由此，能夠掌握指針是否動作。但是，在對反向電壓的大小進行識別的期間(也包含向被施加線18施加反向電壓的時刻的期間)，存在當(dāng)直通電流流過CMOS電路32時，閾值發(fā)生變動的情況，在該情況下，不能高精度地識別反向電壓的大小。因此，在本第I實施方式的電壓識別裝置IOA中，在對反向電壓的大小進行識別時，執(zhí)行電壓識別指示處理，指示NAND電路14A對反向電壓的大小進行識別。
參照圖3，對在執(zhí)行了電壓識別指示處理時的電壓識別裝置IOA的作用進行說明。再有，圖3是表示在向電壓線VDD施加了電源電壓時由系統(tǒng)控制器36執(zhí)行的電壓識別指示處理程序的處理流程的流程圖。此外，在此，為了避免錯綜復(fù)雜，針對如下情況進行說明，即作為初始狀態(tài)的、在向使能線EN施加低電平的電壓(能夠轉(zhuǎn)變?yōu)楦唠娖降碾妷?的狀態(tài)下開始進行電壓識別指示處理的情況。在同圖的步驟200中，一直待機到滿足作為開始進行反向電壓的大小識別的條件的識別開始條件為止。作為識別開始條件，例如可舉出如下的條件經(jīng)過了被預(yù)先確定為從進行電動機13的驅(qū)動指示起產(chǎn)生反向電壓的時間的時間、或被預(yù)先確定為產(chǎn)生反向電壓的定時的定時到來。再有，假設(shè)“預(yù)先確定的定時”是指每次經(jīng)過規(guī)定的時間(例如數(shù)ms)而到來的定時。在上述步驟200的處理中，當(dāng)滿足識別開始條件時，為肯定判定，并轉(zhuǎn)移至步驟202。在步驟202中，在將施加到使能線EN的電壓(期間信號)的電平從作為識別期間電平的低電平轉(zhuǎn)變?yōu)樽鳛榉亲R別期間電平的高電平之后，轉(zhuǎn)移至步驟204。在NAND電路14A中，對應(yīng)于步驟202的處理，PMOS晶體管19從導(dǎo)通狀態(tài)轉(zhuǎn)變成截止?fàn)顟B(tài)，另一方面，NMOS晶體管23從截止?fàn)顟B(tài)轉(zhuǎn)變成導(dǎo)通狀態(tài)。由此，對應(yīng)于向被施加線18施加的電壓的大小，向輸出端子25施加的電壓的大小，即從輸出端子25輸出的信號的信號電平發(fā)生轉(zhuǎn)變。在此，針對如下方法進行說明，即在NAND電路14A中，對閾值(施加到被施加線18的電壓的大小，NAND電路14A輸出反相邏輯信號所需的電壓的大小)進行設(shè)定，該閾值在識別反向電壓的大小時作為與反向電壓的大小進行比較的比較對象。再有，在此，作為一個例子，對如下情況進行說明，即將被施加到電壓線VSH的基準(zhǔn)電壓的大小設(shè)定為1.3V、將閾值設(shè)定為I. 0V。在該情況下，例如，以成為向柵極端子施加的電壓(柵極電壓)為O. 5V、并能夠流過10 μ A以上的電流的柵極長度以及柵極寬度的方式形成NMOS晶體管21。因此，對于閾值I. OVjNMOS晶體管21與NMOS晶體管23同樣地變?yōu)閷?dǎo)通狀態(tài)，并與NMOS晶體管23同樣地不被閾值I. OV影響。通過將NMOS晶體管21、23均設(shè)定成小至導(dǎo)通電阻相對于閾值I. OV可忽視的程度，從而作為一個例子，如圖4所示那樣，NAND電路14Α能夠由使用了恒流源iSl的等效電路來表現(xiàn)。另一方面，針對PMOS晶體管17，以在柵極端子和源極端子間的電壓PlVgs的大小為O. 3V，在源極端子和漏極端子間流過的電流Plids的大小為IOOnA的方式設(shè)定PMOS晶體管17的尺寸。如果向電壓線VSH施加的基準(zhǔn)電壓的大小為I. 3V并且向被施加線18(在圖5所示的例子中為“IN”)施加的電壓的大小為I. 0V，則PMOS晶體管17的柵極端子和源極端子間的電壓PlVgs的大小變?yōu)镮. 3V-1. OV=O. 3V。因此，根據(jù)在源極端子和漏極端子間流過的電流Plids的大小與在柵極端子和源極端子間的電壓PlVgs的大小存在相關(guān)的MOS晶體管的特性，能夠在PMOS晶體管17的源極端子和漏極端子間流過的電流Plids的最大的大小為ΙΟΟηΑ。另一方面，恒定電流iSl也設(shè)定為與被施加到NMOS晶體管21的漏極端子的電壓大小無關(guān)地最大能夠流過IOOnA的電流。圖5中示出了如下曲線，該曲線表示本第I實施方式的PMOS晶體管17的柵極端子和源極端子間的電壓PlVgS的大小、與能夠在PMOS晶體管17的源極端子和漏極端子間流過的電流Plids的最大的大小之間的相關(guān)。在被施加到電壓線VSH的基準(zhǔn)電壓的大小為 I.3V、并且向被施加線18施加的電壓的大小為I. OV的情況下，作為一個例子，如同圖所示，在PMOS晶體管17的源極端子和漏極端子間最大能夠流過IOOnA的電流，與能夠從NMOS晶體管21的源極端子經(jīng)由NMOS晶體管23以及NMOS晶體管42流向接地線GND的電流的最大的大小相同。因此，向電壓線VSH施加的基準(zhǔn)電壓的大小理論上由PMOS晶體管17與匪OS晶體管21、23、42各分壓1/2，向輸出端子25施加大小為被施加到電壓線VSH的基準(zhǔn)電壓大小的1/2的電壓。此外，當(dāng)向被施加線18施加的電壓的大小比I. OV大時，PMOS晶體管17的柵極端子和源極端子間的電壓的大小比O. 3V小。因此，能夠在PMOS晶體管17的源極端子和漏極端子間流過的電流Plids的最大的大小作為一個例子如同圖所示那樣比IOOnA小。與此不同，能夠從NMOS晶體管21的源極端子經(jīng)由NMOS晶體管23及NMOS晶體管42流向接地線GND的恒定電流iSl的最大的大小仍為ΙΟΟηΑ，因此，PMOS晶體管17的流過電流的能力比NMOS晶體管21、23、42的流過電流的能力低。因此，向輸出端子25施加大小比施加于電壓線VSH的基準(zhǔn)電壓大小的1/2小的電壓。相反地，當(dāng)向被施加線18施加的電壓的大小比I. OV小時，PMOS晶體管17的柵極端子和源極端子間的電壓PlVgs的大小比O. 3V大。因此，能夠在PMOS晶體管17的源極端子和漏極端子間流過的電流Plids的最大的大小作為一個例子如同圖所示那樣比IOOnA大。與此不同，能夠從NMOS晶體管21的源極端子經(jīng)由NMOS晶體管23以及NMOS晶體管42流向接地線GND的恒定電流iSl的最大的大小仍為ΙΟΟηΑ，故PMOS晶體管17的流過電流的能力比NMOS晶體管21、23、42的流過電流的能力高。因此，向輸出端子25施加大小比被施加于電壓線VSH的基準(zhǔn)電壓大小的1/2大的電壓。在步驟204中，一直待機到滿足作為結(jié)束反向電壓的大小識別的條件的識別結(jié)束條件。作為識別結(jié)束條件，例如可舉出如下的條件經(jīng)過了被預(yù)先確定為從進行電動機13的驅(qū)動指示起產(chǎn)生反向電壓、到產(chǎn)生的反向電壓的大小識別結(jié)束為止的時間的時間、或被預(yù)先確定為結(jié)束反向電壓的識別的定時的定時到來。在上述步驟204的處理中，當(dāng)滿足識別結(jié)束條件時，為肯定判定，并轉(zhuǎn)移至步驟206。在步驟206中，在將被施加到使能線EN的電壓從高電平轉(zhuǎn)變?yōu)榈碗娖街螅Y(jié)束本電壓識別指示處理程序。在NAND電路14A中，對應(yīng)于步驟206的處理，PMOS晶體管19從截止?fàn)顟B(tài)轉(zhuǎn)變成導(dǎo)通狀態(tài)，另一方面， OS晶體管23從導(dǎo)通狀態(tài)轉(zhuǎn)變成截止?fàn)顟B(tài)。如以上詳細(xì)說明的那樣，在本第I實施方式的電壓識別裝置10A中，由調(diào)節(jié)器15向識別反向電壓的NAND電路14A供給基準(zhǔn)電壓，在NAND電路14A的NMOS晶體管21和接地線GND之間插入恒流源iSl，由此，將施加反向電壓時的CMOS電路32的直通電流限制為固定的大小，故能夠抑制如下缺陷產(chǎn)生由調(diào)節(jié)器15施加于電壓線VSH的基準(zhǔn)電壓的大小暫時降低。其結(jié)果，能夠不依賴于從電源30向調(diào)節(jié)器15供給的電源電壓的大小而將在NAND電路14A中使用的閾值保持為固定。此外，通過調(diào)整恒流源isl，從而能夠容易地調(diào)整由于構(gòu)成CMOS電路32的元件(例如PMOS晶體管17、NMOS晶體管21)的制造偏差而產(chǎn)生的閾值的偏離。此外，當(dāng)將NAND電路14A中使用的閾值設(shè)定為接近于電源電壓的大小的值時，與不能應(yīng)用本發(fā)明的情況相比，不需要大幅度地提高PMOS晶體管17的流過電流的能力與NMOS晶體管21的流過電流的能力之比，故能夠有助于電路面積的縮小。此外，在現(xiàn)有的NAND電路中產(chǎn)生的數(shù)10 μ A左右的直通電流也通過將流向接地線GND的電流設(shè)為恒定電流，從而能夠降低到數(shù)IOnA IOOnA左右，并能夠減少消耗電流。進而，設(shè)置在調(diào)節(jié)器15輸出側(cè)的電容器的容量也只要數(shù)pF左右即可，現(xiàn)有技術(shù)中需要的IOOOpF左右的電容器也變得多余。因此，能夠有助于通過減少端子數(shù)以及減少外掛部件而減少成本以及減少安裝面積。此外，根據(jù)本第I實施方式的電壓識別裝置10Α，由于基準(zhǔn)電流生成電路40以及調(diào)節(jié)器15共用電源30，所以能夠有助于時鐘控制裝置11的小型化。[第2實施方式]
在本第2實施方式中，針對和上述第I實施方式的時鐘控制裝置11的不同之處進行說明。圖6是表示本第2實施方式的時鐘控制裝置IlA的一例結(jié)構(gòu)的結(jié)構(gòu)圖。如同圖所示，本第2實施方式的時鐘控制裝置IIA與上述第I實施方式的時鐘控制裝置11相比，不同之處在于應(yīng)用了電壓識別裝置IOB來代替電壓識別裝置10Α。電壓識別裝置IOB與上述第I實施方式的電壓識別裝置IOA相比，不同之處在于應(yīng)用了控制部16Β來代替控制部16Α?？刂撇?6Β與上述第I實施方式的控制部16Α相比，不同之處在于應(yīng)用了電流反射鏡電路38Α來代替電流反射鏡電路38。電流反射鏡電路38Α與上述第I實施方式的電流反射鏡電路38相比，不同之處在于應(yīng)用了基準(zhǔn)電流生成電路40Α來代替基準(zhǔn)電流生成電路40?；鶞?zhǔn)電流生成電路40Α與上述第I實施方式的基準(zhǔn)電流生成電路40相比，不同之處在于應(yīng)用了可變電阻器44Α來代替電阻器44。在像這樣構(gòu)成的時鐘控制裝置IlA的電壓識別裝置IOB中，當(dāng)使可變電阻器44Α的電阻值變小時，與此相伴地在NMOS晶體管48的源極端子和漏極端子間流過的基準(zhǔn)電流il變大，在與連接點α電流反射鏡連接的NMOS晶體管42的源極端子和漏極端子間流過的反射鏡電流也變大。因此，能夠使NAND電路14Α中所使用的閾值變小。相反地，當(dāng)使可變電阻器44Α的電阻值變大時，與此相伴地在NMOS晶體管48的源極端子和漏極端子間流過的基準(zhǔn)電流il變小，在與連接點α電流反射鏡連接的NMOS晶體管42的源極端子和漏極端子間流過的反射鏡電流也變小。因此，能夠使NAND電路14Α中所使用的閾值變大。像這樣，根據(jù)第2實施方式，通過在電流反射鏡電路38Α中設(shè)置能夠調(diào)整基準(zhǔn)電流il的可變電阻器44A，從而能夠容易地調(diào)整NAND電路14A中所使用的閾值。再有，閾值的調(diào)整例如在半導(dǎo)體裝置的晶片處理工序完成，在進行探測工序(最初的檢測工序)時進行。[第3實施方式]在本第3實施方式中，針對和上述第2實施方式的時鐘控制裝置IlA的不同之處進行說明。圖7是表示本第3實施方式的時鐘控制裝置IlB的一例結(jié)構(gòu)的結(jié)構(gòu)圖。如同圖所示那樣，本第3實施方式的時鐘控制裝置IlB與上述第2實施方式的時鐘控制裝置IlA相t匕，不同之處在于應(yīng)用了電壓識別裝置IOC來代替電壓識別裝置10B。電壓識別裝置IOC與上述第2實施方式的電壓識別裝置IOB相比，不同之處在于應(yīng)用了 NAND電路14B來代替NAND電路14A，應(yīng)用了控制部16C來代替控制部16B。NAND電路14B與上述第2實施方式的NAND電路14相比，不同之處在于除去了 NMOS晶體管23?？刂撇?6C與上述第2實施方式的控制部16B相比，不同之處在于應(yīng)用了電流反射鏡電路38B來代替電流反射鏡電路38A。電流反射鏡電路38B與上述第2實施方式的電流反射鏡電路38A相比，不同之處在于應(yīng)用了基準(zhǔn)電流生成電路40B來代替基準(zhǔn)電流生成電路40A?；鶞?zhǔn)電流生成電路40B與上述第2實施方式的基準(zhǔn)電流生成電路40A相比，不同之處在于還具備NMOS晶體管60、反相邏輯單元62以及PMOS晶體管64。再有，在本第3實施方式中，NMOS晶體管60以及PMOS 晶體管64作為第I切換單元而發(fā)揮作用。在基準(zhǔn)電流生成電路40B中，NMOS晶體管60的漏極端子連接到布線54，NMOS晶體管60的源極端子連接到接地線GND，NM0S晶體管60的柵極端子連接到反相邏輯單元62的輸出端子。反相邏輯單元62的輸入端子連接到使能線EN。PMOS晶體管64的柵極端子連接到使能線EN，PMOS晶體管64的源極端子連接到電壓線VDD，PMOS晶體管64的漏極端子連接到PMOS晶體管50、52的各柵極端子。在像這樣構(gòu)成的時鐘控制裝置IlB的電壓識別裝置IOC中，在施加于使能線EN的電壓為高電平的情況下，PMOS晶體管64變?yōu)榻刂範(fàn)顟B(tài)，反相邏輯單元62的輸出變?yōu)榈碗娖?。與此對應(yīng)地，NMOS晶體管60從導(dǎo)通狀態(tài)轉(zhuǎn)變成截止?fàn)顟B(tài)，在NMOS晶體管48的源極端子和漏極端子間流過基準(zhǔn)電流il。另一方面，PMOS晶體管19也變?yōu)榻刂範(fàn)顟B(tài)，NAND電路14B處于能夠識別反向電壓的大小的狀態(tài)。相反地，在施加于使能線EN的電壓為低電平的情況下，PMOS晶體管64變?yōu)榻刂範(fàn)顟B(tài)，反相邏輯單元62的輸出變?yōu)楦唠娖健Ｅc此對應(yīng)地，NMOS晶體管60從截止?fàn)顟B(tài)轉(zhuǎn)變成導(dǎo)通狀態(tài)，在NMOS晶體管48的源極端子和漏極端子間未流過電流。另一方面，PMOS晶體管19也變?yōu)閷?dǎo)通狀態(tài)，輸出端子25的電壓被固定為高電平。像這樣，根據(jù)第3實施方式，在基準(zhǔn)電流生成電路40B中以切斷基準(zhǔn)電流il的方式設(shè)置有NMOS晶體管60、反相邏輯單元62及PMOS晶體管64，因此，能夠減少在未識別反向電壓的大小時的基準(zhǔn)電流生成電路40B中的消耗電流。再有，在上述各實施方式中以CMOS電路32為例進行了說明，但并不僅限于此，如果是能夠與CMOS電路32進行同樣的開關(guān)的開關(guān)電路(與向被施加線18施加的反向電壓的電壓電平的轉(zhuǎn)變對應(yīng)地流過直通電流的開關(guān)電路)，則什么樣的開關(guān)電路都可以。例如，代替由PMOS晶體管17以及NMOS晶體管21的組合構(gòu)成的開關(guān)電路，對導(dǎo)電類型不同的一對雙極晶體管進行組合而構(gòu)成的開關(guān)電路。此外，在上述各實施方式中，舉出使用NAND電路14A(14B)來識別反向電壓的大小的方式例并進行了說明，但并不僅限于此，很顯然，在AND電路、OR電路及NOR電路等邏輯電路中也能夠應(yīng)用本發(fā)明。
此外，在上述各實施方式中，以時 鐘控制裝置11(11A、11B)為例進行了說明，但并不僅限于此，很顯然，對于例如由于產(chǎn)生直通電流而導(dǎo)致閾值發(fā)生變動，從而不能對識別對象電壓大小高精度地進行識別的電路也能夠應(yīng)用本發(fā)明。
權(quán)利要求
1.一種電壓識別裝置，其中，包括 基準(zhǔn)電壓生成電路，生成規(guī)定大小的基準(zhǔn)電壓； 識別電路，具備被施加識別對象電壓的被施加線、以及開關(guān)電路，所述開關(guān)電路以被施加了由所述基準(zhǔn)電壓生成電路生成的基準(zhǔn)電壓的第一電壓線和被施加了與該基準(zhǔn)電壓不同大小的其他基準(zhǔn)電壓的第二電壓線能夠?qū)ǖ姆绞讲迦朐谠摰谝浑妷壕€和該第二電壓線之間，并且對應(yīng)于向所述被施加線施加的識別對象電壓的大小進行開關(guān)，所述識別電路通過對被施加到所述被施加線的識別對象電壓的大小和閾值電壓進行比較，從而對該識別對象電壓的大小進行識別；以及 控制單元，在包含向所述被施加線施加所述識別對象電壓的時刻并且使所述識別電路對所述識別對象電壓的大小進行識別的期間，以將流過所述第一電壓線和所述第二電壓線之間的電流大小保持為規(guī)定大小的方式控制所述開關(guān)電路和所述第二電壓線之間的電阻，從而控制在所述第一電壓線和所述第二電壓線中流過的電流量。
2.根據(jù)權(quán)利要求I所述的電壓識別裝置，其中， 所述控制單元具有基準(zhǔn)電流生成電路，生成規(guī)定大小的基準(zhǔn)電流；以及電流反射鏡電路，在包含向所述被施加線施加所述識別對象電壓的時刻并且使所述識別電路對所述識別對象電壓的大小進行識別的期間，在所述第一電壓線和所述第二電壓線之間流過對應(yīng)于由該基準(zhǔn)電流生成電路生成的基準(zhǔn)電流的反射鏡電流。
3.根據(jù)權(quán)利要求2所述的電壓識別裝置，其中， 所述基準(zhǔn)電壓生成電路基于從規(guī)定的電源供給的電源電壓，生成所述基準(zhǔn)電壓， 所述基準(zhǔn)電流生成電路從所述電源供給所述電源電壓，基于被供給的電源電壓生成所述基準(zhǔn)電流。
4.根據(jù)權(quán)利要求2或權(quán)利要求3所述的電壓識別裝置，其中， 所述識別電路構(gòu)成為包含輸出表示識別結(jié)果的信號的輸出端子； 所述開關(guān)電路構(gòu)成為包含分別具有第一端子、第二端子以及控制端子的導(dǎo)電類型不同的第一開關(guān)元件以及第二開關(guān)元件； 將所述第一開關(guān)元件的第一端子連接到所述第一電壓線； 將所述第二開關(guān)元件的第一端子連接到所述第二電壓線； 連接所述第一開關(guān)元件的第二端子、所述第二開關(guān)元件的第二端子、以及所述輸出端子; 連接所述第一開關(guān)元件的控制端子、所述第二開關(guān)元件的控制端子、以及所述被施加線. 所述電流反射鏡電路構(gòu)成為包含第三開關(guān)元件，該第三開關(guān)元件為所述第二開關(guān)元件的導(dǎo)電類型，并且以在第一端子和第二端子間流過所述反射鏡電流的方式插入在所述第二開關(guān)元件和所述第二電壓線。
5.根據(jù)權(quán)利要求4所述的電壓識別裝置，其中， 將所述第一開關(guān)元件設(shè)為P溝道型場效應(yīng)晶體管； 將所述第二開關(guān)元件以及所述第三開關(guān)元件的每一個設(shè)為N溝道型場效應(yīng)晶體管。
6.根據(jù)權(quán)利要求2 權(quán)利要求5的任一項所述的電壓識別裝置，其中， 所述電流反射鏡電路還具有能夠調(diào)整所述反射鏡電流的可變電阻器。
7.根據(jù)權(quán)利要求I 權(quán)利要求6的任一項所述的電壓識別裝置，其中， 還包括供給單元，向所述識別電路供給期間信號，其中該期間信號在識別期間電平與非識別期間電平之間轉(zhuǎn)變，所述識別期間電平表示包含向所述被施加線施加所述識別對象電壓的時刻并且使所述識別電路對所述識別對象電壓的大小進行識別的識別期間，所述非識別期間電平表示該識別期間以外的非識別期間； 所述識別電路在由所述供給單元供給的期間信號為所述識別期間電平的期間，識別所述識別對象電壓的大小，在由所述供給單元供給的期間信號為所述非識別期間電平的期間，不識別所述識別對象電壓的大小。
8.根據(jù)權(quán)利要求7所述的電壓識別裝置，其中， 所述識別電路具有對導(dǎo)通狀態(tài)與非導(dǎo)通狀態(tài)進行切換的第一切換單元，其中所述導(dǎo)通狀態(tài)在由所述供給單元供給的期間信號為所述識別期間電平的期間使所述開關(guān)電路和所述第二電壓線能夠?qū)?，所述非?dǎo)通狀態(tài)在由所述供給部件供給的期間信號為所述非識別期間電平的期間使所述開關(guān)電路與所述第二電壓線非導(dǎo)通；以及對輸出許可狀態(tài)與輸出禁止?fàn)顟B(tài)進行切換的第二切換單元，所述輸出許可狀態(tài)在由所述供給單元供給的期間信號為所述識別期間電平的期間使所述識別電路輸出識別結(jié)果，所述輸出禁止?fàn)顟B(tài)在由所述供給部件供給的期間信號為所述非識別期間電平的期間使所述識別電路不輸出該識別結(jié)果。
9.根據(jù)權(quán)利要求8所述的電壓識別裝置，其中， 所述識別電路還具有第三電壓線，被施加由所述識別電路表示所述識別結(jié)果的電壓； 將所述第一切換單元作為N溝道型場效應(yīng)晶體管，其中該N溝道型場效應(yīng)晶體管具備以由所述供給單元供給所述期間信號的方式連接到該供給單元的柵極端子，并以如下方式插入在該開關(guān)電路和該第二電壓線之間，即在向該柵極端子供給所述識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)閷?dǎo)通狀態(tài)，從而能夠使所述開關(guān)電路和所述第二電壓線導(dǎo)通，在向該柵極端子供給所述非識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)榉菍?dǎo)通狀態(tài)，從而使所述開關(guān)電路和所述第二電壓線非導(dǎo)通； 將所述第二切換單元作為P溝道型場效應(yīng)晶體管，其中該P溝道型場效應(yīng)晶體管具備以由所述供給單元供給所述期間信號的方式連接到該供給單元的柵極端子，并以如下方式插入在該第一電壓線和該第三電壓線之間，即在向該柵極端子供給所述識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)榉菍?dǎo)通狀態(tài)，從而使所述第一電壓線和所述第三電壓線非導(dǎo)通，在向該柵極端子供給所述非識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)閷?dǎo)通狀態(tài)，從而使所述第一電壓線和所述第三電壓線導(dǎo)通。
10.根據(jù)權(quán)利要求3 權(quán)利要求6的任一項所述的電壓識別裝置，其中， 還包括供給單元，向所述識別電路供給期間信號，其中該期間信號在識別期間電平與非識別期間電平之間轉(zhuǎn)變，所述識別期間電平表示包含向所述被施加線施加所述識別對象電壓的時刻并且使所述識別電路對所述識別對象電壓的大小進行識別的識別期間，所述非識別期間電平表示該識別期間以外的非識別期間； 所述控制單元還具有第一切換單元，該第一切換單元對導(dǎo)通狀態(tài)與非導(dǎo)通狀態(tài)進行切換，所述導(dǎo)通狀態(tài)以在所述識別信號為所述識別期間電平的期間生成所述基準(zhǔn)電流的方式使所述電源和所述基準(zhǔn)電流生成電路之間導(dǎo)通，所述非導(dǎo)通狀態(tài)以在所述識別信號為所述非識別期間電平的期間不生成所述基準(zhǔn)電流的方式使所述電源和所述基準(zhǔn)電流生成電路之間非導(dǎo)通； 所述識別電路具有第二切換單元，該第二切換單元對輸出許可狀態(tài)和輸出禁止?fàn)顟B(tài)進行切換，其中所述輸出許可狀態(tài)在由所述供給單元供給的期間信號為所述識別期間電平的期間使所述識別電路輸出識別結(jié)果，所述輸出禁止?fàn)顟B(tài)在由所述供給單元供給的期間信號為所述非識別期間電平的期間使所述識別電路不輸出該識別結(jié)果。
11.根據(jù)權(quán)利要求10所述的電壓識別裝置，其中， 還包括恒定電壓線，為了在所述第一電壓線與所述第二電壓線之間流過所述反射鏡電流，跨躍所述基準(zhǔn)電流生成電路與所述電流反射鏡電路進行布線，并由所述基準(zhǔn)電流生成電路施加對應(yīng)于所述基準(zhǔn)電流的恒定電壓； 所述識別電路還具有第三電壓線，由所述識別電路施加表示所述識別結(jié)果的電壓； 所述第一切換部件構(gòu)成為包含P溝道型場效應(yīng)晶體管和N溝道型場效應(yīng)晶體管，其中該P溝道型場效應(yīng)晶體管具備以由所述供給單元供給所述期間信號的方式連接到該供給單元的柵極端子，并以如下方式插入在所述電源和所述基準(zhǔn)電流生成電路之間，即在向該柵極端子供給所述識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)榉菍?dǎo)通狀態(tài)，從而以能夠?qū)λ龌鶞?zhǔn)電流生成電路供給所述電源電壓的方式使所述電源和所述基準(zhǔn)電流生成電路導(dǎo)通，在向該柵極端子供給所述非識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)閷?dǎo)通狀態(tài)，從而以不能對所述基準(zhǔn)電流生成電路供給所述電源電壓的方式使所述電源和所述基準(zhǔn)電流生成電路非導(dǎo)通，該N溝道型場效應(yīng)晶體管具備以由所述供給單元供給所述期間信號的方式經(jīng)由反相邏輯單元連接到該供給單元的柵極端子，并以如下方式插入在所述恒定電壓線和所述第二電壓線之間，即在向該柵極端子供給所述識別期間電平的所述期間信號的反相信號時，使源極端子和漏極端子間變?yōu)榉菍?dǎo)通狀態(tài)，從而所述反射鏡電流在所述第一電壓線和所述第二電壓線之間流過，在向該柵極端子供給所述非識別期間電平的所述非識別期間信號的反相信號時，使源極端子和漏極端子間變?yōu)閷?dǎo)通狀態(tài)，從而所述反射鏡電流不在所述第一電壓線和所述第二電壓線之間流過； 將所述第二切換單元作為P溝道型場效應(yīng)晶體管，其中該P溝道型場效應(yīng)晶體管具備以由所述供給單元供給所述期間信號的方式連接在該供給單元的柵極端子，并以如下方式插入在該第一電壓線和該第三電壓線之間，即在向該柵極端子供給所述識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)榉菍?dǎo)通狀態(tài)，從而使所述第一電壓線和所述第三電壓線非導(dǎo)通，在向該柵極端子供給所述非識別期間電平的所述期間信號時，使源極端子和漏極端子間變?yōu)閷?dǎo)通狀態(tài)，從而使所述第一電壓線和所述第三電壓線導(dǎo)通。
12.—種時鐘控制裝置，其中， 包括權(quán)利要求I 權(quán)利要求11的任一項所述的電壓識別裝置； 將所述識別對象電壓作為反向電壓，其中該反向電壓在切斷被供給到使時鐘的指針動作的電動機的驅(qū)動用電流時產(chǎn)生。
13.根據(jù)權(quán)利要求12所述的時鐘控制裝置，其中， 所述控制單元能夠以在從所述電動機產(chǎn)生所述反向電壓時開始識別所述識別對象電壓的大小的方式控制所述識別電路。
全文摘要
提供一種能夠一邊抑制電路規(guī)模以及消耗電流的增大一邊對識別對象電壓的大小高精度地進行識別的電壓識別裝置以及時鐘用控制裝置。包括基準(zhǔn)電壓生成電路(12)；識別電路(14)，具備被施加線(18)和開關(guān)電路(20)，所述開關(guān)電路(20)以電壓線VSH和接地線GND能夠?qū)ǖ姆绞讲迦朐陔妷壕€VSH和接地線GND之間，并對應(yīng)于向被施加線(18)施加的識別對象電壓的大小進行開關(guān)，該識別電路(14)通過對被施加到被施加線(18)的識別對象電壓的大小和閾值進行比較，從而對識別對象電壓的大小進行識別；以及控制部(16)，能夠在使識別電路(14)對識別對象電壓的大小進行識別的期間，以在電壓線VSH和接地線GND之間流過的電流大小被保持為規(guī)定大小的方式控制開關(guān)電路(20)與接地線GND之間的電阻(22)。
文檔編號G05F1/56GK102622027SQ20121002026
公開日2012年8月1日 申請日期2012年1月29日 優(yōu)先權(quán)日2011年1月28日
發(fā)明者宇都野紀(jì)久生 申請人:拉碧斯半導(dǎo)體株式會社