專利名稱：傳輸電路、超聲探頭和超聲圖像顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及驅(qū)動超聲換能器的傳輸電路、配備有傳輸電路的超聲探頭以及超聲圖像顯示設(shè)備。
背景技術(shù)：
超聲圖像顯示設(shè)備從連接到設(shè)備主體的超聲 探頭向?qū)ο笾邪l(fā)送超聲波，并且通過超聲探頭來接收其回波，由此生成對象中的超聲圖像。超聲探頭配備有由諸如壓電陶瓷之類的壓電材料組成的超聲換能器。超聲換能器由傳輸電路來驅(qū)動，以便執(zhí)行超聲波的傳輸(參照例如日本專利申請公開No. 2004-358133和日本專利申請公開No. 2008-68014)。傳輸電路一般設(shè)置在設(shè)備主體中?，F(xiàn)在進(jìn)行傳輸電路在超聲探頭中的設(shè)置的研究。當(dāng)傳輸電路設(shè)置在超聲探頭中時，需要使其較小。由于超聲探頭由操作員來把握，所以設(shè)置在超聲探頭中而不是將其設(shè)置在設(shè)備主體的情況下的傳輸電路還需要抑制因功率消耗而引起的熱量的生成。但是，由于電路的尺寸和熱量的生成，難以使常規(guī)傳輸電路設(shè)置在超聲探頭中。例如，JP 2004-358133中描述的使用互補(bǔ)晶體管和地鉗位電路的傳輸電路，因為功率消耗在生成編碼脈沖時較大，呈現(xiàn)熱量生成方面的問題。還存在使用A類放大器作為傳輸電路。但是，由于A類放大器需要反饋電路，所以電路的尺寸成為問題。此外，由于高速反饋電路成為必需，所以功率消耗大并且熱量的生成也成為問題。

發(fā)明內(nèi)容
解決上述問題所進(jìn)行的ー個方面的本發(fā)明提供ー種傳輸電路，其中包括高電壓電流DAC，輸出用于執(zhí)行超聲波的發(fā)送/接收的超聲換能器的驅(qū)動電流；以及波形發(fā)生器，以預(yù)定定時將用于從高電壓電流DAC輸出具有預(yù)期幅值的驅(qū)動電流的控制信號輸出到高電壓電流DAC，其中傳輸電路設(shè)置在具有超聲換能器的超聲探頭中。另ー個方面的本發(fā)明提供ー種傳輸電路，其中包括電流鏡像電路，輸出用于執(zhí)行超聲波的發(fā)送/接收的超聲換能器的驅(qū)動電流；電流DAC，向電流鏡像電路輸出與具有預(yù)期幅值的驅(qū)動電流對應(yīng)的電流；以及波形發(fā)生器，以預(yù)定定時將用于從電流DAC輸出與具有預(yù)期幅值的驅(qū)動電流對應(yīng)的電流的控制信號輸出到電流DAC，其中傳輸電路設(shè)置在具有超聲換能器的超聲探頭中。再ー個方面的本發(fā)明提供ー種超聲探頭，其中包括按照上面提到的ー個或另ー個方面的本發(fā)明的傳輸電路。又ー個方面的本發(fā)明提供一種超聲圖像顯示設(shè)備，其中包括按照再ー個方面的本發(fā)明的超聲探頭。按照上述方面的本發(fā)明，因為能夠?qū)崿F(xiàn)比常規(guī)傳輸電路更大程度的電路小型化并且降低功率消耗以便抑制熱量生成，所以配備有高電壓電流DAC和波形發(fā)生器的傳輸電路能夠設(shè)置在超聲探頭中。
按照上面提到的另ー個方面的本發(fā)明，因為能夠?qū)崿F(xiàn)比常規(guī)傳輸電路更大程度的電路小型化并且降低功率消耗以便抑制熱量生成，所以配備有電流鏡像電路、電流DAC和波形發(fā)生器的傳輸電路能夠設(shè)置在超聲探頭中。


圖I是示出本發(fā)明的超聲圖像顯示設(shè)備的實(shí)施例的一個示例的示意圖；圖2是示出按照本發(fā)明的第一實(shí)施例的超聲圖像顯示設(shè)備中的傳輸電路的配置的框圖； 圖3是示出圖2所示傳輸電路中采用的波形發(fā)生器的配置的框圖；圖4是示出圖2所示傳輸電路中采用的高電壓電流DAC的電路圖；圖5是用于說明配置高電壓電流DAC的相應(yīng)的晶體管的漏極電流的ー個示例的簡圖；圖6是示出從波形發(fā)生器輸出的控制信號與從高電壓電流DAC輸出的驅(qū)動電流之間的關(guān)系的簡圖；圖7是示出按照第一實(shí)施例的修改的傳輸電路中采用的高電壓電流DAC的電路圖；圖8是示出按照本發(fā)明的第二實(shí)施例的超聲圖像顯示設(shè)備中采用的傳輸電路的配置的框圖；圖9是包括圖8所示傳輸電路中的電流鏡像電路的電路圖的簡圖；圖10是包括第二實(shí)施例的修改中采用的電流鏡像電路的電路圖的簡圖；圖11是示出圖10所示傳輸電路中采用的電流DAC的輸出電壓及其正和負(fù)電壓土HV的簡圖；圖12是示出按照本發(fā)明的第三實(shí)施例的超聲圖像顯示設(shè)備中采用的傳輸電路的簡圖以及包括電流鏡像電路和發(fā)射極跟隨器電路的電路圖的簡圖；以及圖13是示出按照第三實(shí)施例的超聲圖像顯示設(shè)備中采用的傳輸電路的另ー個示例的簡圖以及具有縮放控制電路(scale control circuit)的傳輸電路的簡圖。
具體實(shí)施例方式下面基于附圖詳細(xì)說明本發(fā)明的優(yōu)選實(shí)施例。第一實(shí)施例首先將基于圖I至圖6來描述第一實(shí)施例。如圖I所示，超聲圖像顯示設(shè)備100具有設(shè)備主體101以及連接到設(shè)備主體101的超聲探頭102。超聲探頭102經(jīng)由線纜103連接到設(shè)備主體101。超聲探頭102設(shè)置有多個執(zhí)行超聲波的發(fā)送/接收的超聲換能器104 (參照圖2和圖4)(但是圖2和圖4中僅示出一個超聲換能器104)。超聲探頭102還設(shè)置有驅(qū)動超聲換能器104的傳輸電路I。雖然沒有具體示出，但是超聲探頭102可設(shè)置有接收電路，接收電路輸入由其中的超聲換能器104接收的超聲波回波信號，并且對其執(zhí)行延遲附加處理(delay additionprocessing)。
將說明傳輸電路。傳輸電路I基于經(jīng)由線纜103從設(shè)備主體101的控制器105輸入的信號來輸出超聲換能器104的驅(qū)動電流。從控制器105輸入的信號包含關(guān)于超聲傳輸參數(shù)的信息。如圖2所示，傳輸電路I配備有波形發(fā)生器2以及高電壓電流數(shù)模轉(zhuǎn)換器(DAC)3。高電壓電流DAC 3連接到與超聲換能器104耦合的輸出線路0，并且向輸出線路O輸出超聲換能器104的驅(qū)動電流I。高電壓電流DAC3的數(shù)量是與傳輸中同時使用的超聲換能器104的最大數(shù)量相同的數(shù)量(多個)。但 是，本文中僅示出相對于ー個超聲換能器104的ー個高電壓電流DAC 3。高電壓電流DAC 3是高電壓電流DAC的實(shí)施例的一個示例。波形發(fā)生器2以預(yù)定定時輸出用于向高電壓電流DAC 3輸出預(yù)期驅(qū)動電流I的控制信號。波形發(fā)生器2是波形發(fā)生器的實(shí)施例的ー個示例。波形發(fā)生器2的數(shù)量可與高電壓電流DAC 3的數(shù)量相同。但是，本文中僅示出相對于ー個高電壓電流DAC 3的ー個波形發(fā)生器2。順便指出，波形發(fā)生器2的RAM 22(參照稍后描述的圖3)可共同地提供給多個高電壓電流DAC 3。但是，在這種情況下，波形發(fā)生器2的讀控制器21 (參照稍后描述的圖3)的數(shù)量與高電壓電流DAC3的數(shù)量相同。如圖3所示，波形發(fā)生器2具有讀控制器21和隨機(jī)存取存儲器(RAM) 22。與驅(qū)動電流I的幅值有關(guān)的數(shù)據(jù)存儲在RAM 22中。驅(qū)動電流I的幅值從控制器105輸出。RAM 22是存儲器的ー個示例。讀控制器21以與傳輸延遲對應(yīng)的定時來讀取RAM 22中存儲的數(shù)據(jù)。因此，與具有預(yù)期幅值的驅(qū)動電流I對應(yīng)的數(shù)字控制信號從RAM22輸出，并且輸入到高電壓電流DAC3。高電壓電流DAC 3將從波形發(fā)生器2輸出的數(shù)字控制信號轉(zhuǎn)換為模擬形式，并且將其作為驅(qū)動電流I輸出到輸出線路O。高電壓電流DAC 3具有高電壓電流鏡像電路31，如圖4所示。在本示例中，電流鏡像電路31包括正側(cè)高電壓電流鏡像電路3IA和負(fù)側(cè)高電壓電流鏡像電路3IB。正側(cè)高電壓電流鏡像電路3IA連接到正電壓+HV，并且向輸出線路O輸出正驅(qū)動電流I。而負(fù)側(cè)高電壓電流鏡像電路31B連接到負(fù)電壓-HV，并且向輸出線路O輸出負(fù)驅(qū)動電流I。順便指出，為了增強(qiáng)能量效率，正和負(fù)電壓土HV的幅值可按照RAM 22的輸出以及超聲探頭102的阻抗來優(yōu)化。正側(cè)高電壓電流鏡像電路31A包括一對晶體管Ml和M2，而負(fù)側(cè)高電壓電流鏡像電路31B包括一對晶體管M3和M4。晶體管Ml和M3是說明第一晶體管的實(shí)施例的ー個示例。晶體管M2和M4是說明第二晶體管的實(shí)施例的ー個示例。晶體管Ml和M2是P溝道型MOS-FET，而晶體管M3和M4是η溝道型MOS-FET。這些晶體管Ml至Μ4屬于擊穿電壓高(例如10至100V)的M0S-FET。順便指出，術(shù)語“高電壓”表示相應(yīng)的晶體管Ml至Μ4的擊穿電壓高。順便指出，在正側(cè)高電壓電流鏡像電路31Α中，流經(jīng)晶體管Ml側(cè)的電流與流經(jīng)晶體管Μ2(對應(yīng)于稍后描述的晶體管Μ2α至M2 ε )側(cè)的電流之間的比率ra設(shè)置成預(yù)定比率。而在負(fù)側(cè)高電壓電流鏡像電路31B中，流經(jīng)晶體管M3側(cè)的電流與流經(jīng)晶體管M4 (對應(yīng)于稍后描述的晶體管M4 α至Μ4 O側(cè)的電流之間的比率rb設(shè)置成預(yù)定比率。比率ra和比率rb是相同的。在晶體管Ml和M2之中，多個晶體管M2并聯(lián)設(shè)置。在本示例中，設(shè)置晶體管M2 α、M2 β、M2 Y、M2 δ和M2 ε作為晶體管M2。在晶體管M3和Μ4之中，多個晶體管Μ4并聯(lián)設(shè)置。在本示例中，設(shè)置晶體管Μ4α、Μ4β、Μ4 Y、Μ4 δ和Μ4 ε作為晶體管Μ4。在晶體管Ml和晶體管M2 α至M2 ε中，其源極側(cè)連接到正電壓+HV。晶體管Ml的柵極和晶體管M2 α至Μ2ε的柵極相互連接。
另ー方面，在晶體管M3和晶體管Μ4α至Μ4ε中，其源極側(cè)連接到負(fù)電壓_HV。晶體管M3的柵極和相應(yīng)的晶體管Μ4α至Μ4ε的柵極相互連接。晶體管Ml的漏極側(cè)連接到第一電流源CSl，而晶體管M3的漏極側(cè)連接到第二電流源CS2。另ー方面，晶體管M2 α至Μ2ε和晶體管Μ4α至Μ4 ε的漏極側(cè)分別連接到輸出線路O。開關(guān)SW2 a、SW2 β ,Sff2 Y、SW2 δ和SW2 ε分別設(shè)置在晶體管M2 α至M2 ε的漏極側(cè)與輸出線路O之間。開關(guān)SW4 α、SW4 β、SW4 Y、SW4 δ和SW4 ε分別設(shè)置在晶體管Μ4 α至Μ4 ε的漏極側(cè)與輸出線路O之間。開關(guān)SW2 α至SW2 ε和開關(guān)SW4 α至SW4 ε分別輸入有從波形發(fā)生器2輸出的相應(yīng)比特的控制信號，以此來控制其接通和斷開。當(dāng)相應(yīng)的開關(guān)SW2 α至SW2 ε斷開時，晶體管M2 α至M2 ε的漏極電流不流動。另一方面，當(dāng)相應(yīng)的開關(guān)SW2 α至SW2 ε接通吋，晶體管M2 α至M2 ε的漏極電流流動。接通開關(guān)SW2ci至SW2e的任ー個或全部允許驅(qū)動電流I流經(jīng)輸出線路O。此外，當(dāng)相應(yīng)的開關(guān)SW4 α至SW4 ε斷開時，晶體管Μ4 α至Μ4 ε的漏極電流不流動。當(dāng)相應(yīng)的開關(guān)SW4 α至SW4 ε接通吋，晶體管Μ4 α至Μ4 ε的漏極電流流動。接通開關(guān)SW4 α至SW4 ε的任一個或全部允許驅(qū)動電流I流經(jīng)輸出線路O。按照開關(guān)SW2 α至SW2 ε和SW4 α至SW4 ε的任一個是否接通，來確定流經(jīng)輸出線路O的驅(qū)動電流I的幅值。具體來說，晶體管M2 α至Μ2ε的漏極電流是不同的。晶體管Μ2α至Μ2ε的每個占據(jù)使得預(yù)期驅(qū)動電流流動的面積。例如，分別假定晶體管M2 ε (在圖5中經(jīng)過簡化并且以圓圈示出，并且其它晶體管與其相似)的漏極電流的幅值如圖5所示為i，晶體管M2 δ的漏極電流的幅值成為2i,晶體管M2 Y的漏極電流的幅值成為4i,晶體管Μ2β的漏極電流的幅值成為8i，以及晶體管M2 α的漏極電流的幅值成為16i。同樣，晶體管Μ4α至Μ4 ε的漏極電流的幅值也不同。晶體管Μ4α至Μ4 ε的面積的每個也占據(jù)使得預(yù)期漏極電流流動的面積。例如，分別假定晶體管Μ4ε的漏極電流的幅值如圖5所示為-i，晶體管M4 δ的漏極電流的幅值成為-2i，晶體管M4 Y的漏極電流的幅值成為_4i，晶體管M4 β的漏極電流的幅值成為_8i，以及晶體管M4 α的漏極電流的幅值成為-16i?？刂菩盘柵c從波形發(fā)生器2所輸出的驅(qū)動電流I (漏極電流)之間的關(guān)系的ー個示例將基于圖6來說明。圖6示出輸入到開關(guān)SW2 α至SW2 ε的5比特的控制信號與其相應(yīng)的驅(qū)動電流I之間的關(guān)系。假定在圖6中，輸入有“O”的開關(guān)SW2斷開，而輸入有“I”的開關(guān)SW2接通。例如，當(dāng)“O”輸入到開關(guān)SW2CI、“0”輸入到開關(guān)SW2i3、“0”輸入到開關(guān)SW2y、“0”輸入到開關(guān)SW2 5以及“ I”輸入到開關(guān)SW2e吋，驅(qū)動電流I成為i。例如，當(dāng)“O”輸入到開關(guān)SW2 α、“O”輸入到開關(guān)SW2i3、“0”輸入到開關(guān)SW2 Y、“I”輸入到開關(guān)SW2 δ以及“O”輸入到開關(guān)SW2 ε時，驅(qū)動電流I成為2i。例如，當(dāng)“O”輸入到開關(guān)SW2a、“0”輸入到開關(guān)SW2P、“0”輸入到開關(guān)SW2y、“1”輸入到開關(guān)SW2S以及“I”輸入到開關(guān)SW2e吋，驅(qū)動電流I成為3i。因此，開關(guān)SW2 α至SW2 ε的接通和斷開被控制使得獲得作為驅(qū)動電流I的從O至31i的電流。同樣，5比特控制信號甚至輸入到開關(guān)SW4a至SW4 ε，使得其接通和斷開受到控制。因此，獲得作為驅(qū)動電流I的從O至- 31i的電流。如上所述，獲得作為預(yù)期驅(qū)動電流I的_31i至31i的電流。順便指出，圖4中，簡化了高電壓電流DAC 3。例如，高電壓電流鏡像電路31可以是級聯(lián)電流鏡像電路。開關(guān)SW2a至SW2e和開關(guān)SW4a至SW4 ε是M0S-FET。此外，不用說，在高電壓電流DAC 3中需要用于保護(hù)裝置免受電壓破壞的附加電路(未示出)。按照上述的本實(shí)施例，包括具有高電壓電流鏡像電路31的高電壓電流DAC 3以及波形發(fā)生器2的傳輸電路I能夠?qū)崿F(xiàn)比常規(guī)傳輸電路更大程度的小型化并且降低功率消耗以便抑制熱量生成。因此，傳輸電路I能夠設(shè)置在超聲探頭102中。然后將基于圖7來說明第一實(shí)施例的修改。如圖7所示，開關(guān)SW2 α至SW2 ε分別設(shè)置在晶體管Ml與晶體管M2 α至Μ2ε的柵極之間。按照與以上所述相似的方式來接通開關(guān)SW2 α至SW2 ε的任ー個或全部，使得驅(qū)動電流I流經(jīng)輸出線路O。根據(jù)開關(guān)SW2 a至SW2 ε的任一個是否接通，來確定驅(qū)動電流I的幅值。此外，開關(guān)SW4 α至SW4 ε設(shè)置在晶體管M3的柵極與晶體管Μ4 α至M4 ε的柵極之間。按照與以上所述相似的方式來接通開關(guān)SW4 α至SW4e的任ー個或全部，使得驅(qū)動電流I流經(jīng)輸出線路O。根據(jù)開關(guān)SW4 α至SW4 ε的任一個是否接通，來確定驅(qū)動電流I的幅值。第二實(shí)施例接下來將基于圖8和圖9來說明第二實(shí)施例。但是，與第一實(shí)施例中相同的組件指配有相同的參考標(biāo)號，并且省略其說明。按照本實(shí)施例的傳輸電路50配備有波形發(fā)生器2、電流DAC 51和電流鏡像電路52，如圖8所示。順便指出，本實(shí)施例的傳輸電路50也設(shè)置在超聲探頭102中(參照圖I)。電流DAC 51和電流鏡像電路52的數(shù)量分別是與傳輸中同時使用的超聲換能器104的最大數(shù)量相同的數(shù)量(多個)。但是，本文中僅示出相對于ー個超聲換能器104的ー個高電壓電流 DAC 3。這里，電流鏡像電路52包括稍后描述的正側(cè)高電壓電流鏡像電路52Α和負(fù)側(cè)高電壓電流鏡像電路52Β。這些正側(cè)和負(fù)側(cè)高電壓電流鏡像電路52Α和52Β的數(shù)量成為與傳輸中同時使用的超聲換能器104的最大數(shù)量相同的數(shù)量。電流鏡像電路52連接到輸出線路0，并且向輸出線路O輸出驅(qū)動電流I。電流DAC51向電流鏡像電路52輸出與預(yù)期驅(qū)動電流I對應(yīng)的電流id。此外，在本實(shí)施例中，波形發(fā)生器2向電流DAC 51輸出用于輸出電流id的控制信號。電流DAC 51是電流DAC的實(shí)施例的一個示例。電流鏡像電路52是電流鏡像電流的實(shí)施例的一個示例。波形發(fā)生器2的RAM 22 (參照圖2)輸出用于輸出與具有預(yù)期幅值的驅(qū)動電流I對應(yīng)的電流id的控制信號。電流DAC 51將從波形發(fā)生器2輸出的數(shù)字控制信號轉(zhuǎn)換為模擬形式，并且將其作為電流id輸出。雖然沒有具體示出，但是電流DAC 51包括具有一對晶體管的電流鏡像電路，并且輸出具有與輸入其中的控制信號對應(yīng)的幅值的電流id。電流DAC51屬于低電壓電流DAC。這里，術(shù)語“低電壓”表示配置電流DAC 51的電流鏡像電路中的晶體管(未示出)的擊穿電壓低(例如3至5V)。在本示例中，電流鏡像電路52包括正側(cè)高電壓電流鏡像電路52A和負(fù)側(cè)高電壓電流鏡像電路52B。正側(cè)高電壓電流鏡像電路52A連接到正電壓+HV，并且向輸出線路O輸出正驅(qū)動電流I。而負(fù)側(cè)高電壓電流鏡像電路52B連接到負(fù)電壓-HV，并且向輸出線路O輸出負(fù)驅(qū)動電流I。正側(cè)高電壓電流鏡像電路52A是正側(cè)電流鏡像電流的實(shí)施例的ー個示例。負(fù)側(cè)高電壓電流鏡像電路52B是負(fù)側(cè)電流鏡像電流的實(shí)施例的ー個示例。如圖9所示，正側(cè)高電壓電流鏡像電路52A包括一對晶體管M5和M6，而負(fù)側(cè)高電壓電流鏡像電路52B包括一對晶體管M7和M8。晶體管M5和M6是p溝道型M0S-FET，而晶體管M7和M8是η溝道型MOS-FET。這些晶體管Μ5至Μ8屬于擊穿電壓高(例如10至100V)的M0S-FET。順便指出，術(shù)語“高電壓”表示晶體管Μ5至Μ8的擊穿電壓高。晶體管Μ5和Μ6中，其源極側(cè)連接到正電壓+HV，并且其柵極相互連 接。晶體管Μ5的漏極側(cè)連接到電流DAC 51，而晶體管Μ6的漏極側(cè)連接到輸出線路O。在晶體管Μ7和Μ8中，其源極側(cè)連接到負(fù)電壓_HV，并且其柵極相互連接。晶體管M7的漏極側(cè)連接到電流DAC 51，而晶體管M8的漏極側(cè)連接到輸出線路O。正側(cè)高電壓電流鏡像電路52A和負(fù)側(cè)高電壓電流鏡像電路52B的每個輸出與從電流DAC 51輸入的電流id的幅值對應(yīng)的驅(qū)動電流I到輸出線路O。甚至在本示例中，將具有預(yù)期幅值的電流作為驅(qū)動電流I輸出。按照本實(shí)施例，配備有電流鏡像電路52、電流DAC 51和波形發(fā)生器2的傳輸電路50還能夠按照與第一實(shí)施例相似的方式來實(shí)現(xiàn)比常規(guī)傳輸電路更大程度的電路小型化，并且降低功率消耗，以便抑制熱量生成。因此，傳輸電路50能夠設(shè)置在超聲探頭102中。然后將說明第二實(shí)施例的修改。在本修改中，如圖10所示，用于調(diào)整或控制從電流DAC 51輸出的電流id的縮放的縮放控制電路53連接到電流DAC 51。在本修改中，為了增強(qiáng)能量效率，正和負(fù)電壓土HV的幅值可按照縮放控制電路53對縮放的控制來優(yōu)化?？s放的幅值可由縮放控制電路53按照如下方式來設(shè)置使得具有一部分，其中圖11所示的電流DAC 51的輸出電壓Vd的絕對值變得比輸出電壓Vd的波形處的正和負(fù)電壓土HV的每個要大。由于諧波分量包含在這種輸出電壓vd的波形中，所以實(shí)現(xiàn)諧波模式中的超聲波的傳輸?？s放控制電路53可配置成能夠單獨(dú)控制電流DAC 51到正側(cè)電流鏡像電路52A的輸出電流id的縮放以及電流DAC 51到負(fù)側(cè)電流鏡像電路52B的輸出電流id的縮放。這里，誤差可在正側(cè)電流鏡像電路52A中的晶體管M5側(cè)的電流和晶體管M6側(cè)的電流的比率ra與負(fù)側(cè)電流鏡像電路52B中的晶體管M7側(cè)的電流和晶體管M8側(cè)的電流的比率rb之間發(fā)生。但是，如上所述，縮放控制電路53能夠單獨(dú)控制到正側(cè)電流鏡像電路52A的輸出電流id的縮放以及到負(fù)側(cè)電流鏡像電路52B的輸出電流id的縮放，由此使得有可能校正比率ra與比率rb之間的誤差。第三實(shí)施例然后將基于圖12來描述第三實(shí)施例。但是，與相應(yīng)實(shí)施例中相同的組件指配有相同的參考標(biāo)號，并且省略其說明。
在按照本實(shí)施例的傳輸電路50中，電流鏡像電路52具有正側(cè)低電壓電流鏡像電路52C和負(fù)側(cè)低電壓電流鏡像電路52D，如圖12所示。傳輸電路50具有第一電壓保護(hù)電路54、第二電壓保護(hù)(共柵)電路55、第三電壓保護(hù)電路56和第四電壓保護(hù)電路57。正側(cè)低電壓電流鏡像電路52C是正側(cè)電流鏡像電流的實(shí)施例的一 個示例。負(fù)側(cè)低電壓電流鏡像電路52D是負(fù)側(cè)電流鏡像電流的實(shí)施例的ー個示例。電壓保護(hù)電路54至57的每個是電壓保護(hù)電路的實(shí)施例的一個示例。正側(cè)低電壓電流鏡像電路52C包括一對晶體管M9和M10，而負(fù)側(cè)低電壓電流鏡像電路52D包括一對晶體管Mll和M12。晶體管M9和MlO是p溝道型M0S-FET，而晶體管Mll和M12是η溝道型MOS-FET。這些晶體管Μ9至Μ12屬于擊穿電壓低(例如3至5V)的MOS-FET0順便指出，術(shù)語“低電壓”表示晶體管Μ9至Μ12的擊穿電壓低。由晶體管Μ13所組成的第一電壓保護(hù)電路54連接到晶體管Μ9的漏極側(cè)。晶體管Μ13屬于η溝道型M0S-FET，其漏極側(cè)連接到晶體管Μ9的漏極側(cè)，而其源極側(cè)連接到電流DAC 51。晶體管Μ13的柵極連接到正偏置電壓(LVias+)。由晶體管Μ14所組成的第二電壓保護(hù)電路55連接到晶體管MlO的漏極側(cè)。晶體管Μ14屬于P溝道型M0S-FET，其源極側(cè)連接到晶體管MlO的漏極側(cè)，而其漏極側(cè)連接到輸出線路O。晶體管Μ14的柵極連接到正偏置電壓(HVias+)。順便指出，HVias+ > LVias+。由晶體管M15所組成的第三電壓保護(hù)電路56連接到晶體管Mll的漏極側(cè)。晶體管M15屬于P溝道型M0S-FET，其漏極側(cè)連接到晶體管Mll的漏極側(cè)，而其源極側(cè)連接到電流DAC 51。晶體管M15的柵極連接到負(fù)偏置電壓(HVias-)。由晶體管M16所組成的第四電壓保護(hù)電路57連接到晶體管M12的漏極側(cè)。晶體管M16屬于η溝道型M0S-FET，其源極側(cè)連接到晶體管Μ12的漏極側(cè)，而其漏極側(cè)連接到輸出線路O。晶體管Μ16的柵極連接到負(fù)偏置電壓(LVias-)。順便指出，LVias- > HVias+。晶體管M13至M16是擊穿電壓高(例如10至100V)的M0S-FET。分別包括晶體管M13至M16的第一至第四電壓保護(hù)電路54至57保護(hù)晶體管M9至Ml2免受因電壓引起的擊穿。第一至第四電壓保護(hù)電路54至57的每個是本發(fā)明中的保護(hù)電路的實(shí)施例的ー個示例。順便指出，雙極晶體管可用作代替MOS-FET的晶體管。甚至在本實(shí)施例的傳輸電路50中，如圖13所示，縮放控制電路53可連接到電流DAC 51。雖然以上通過實(shí)施例來描述了本發(fā)明，但是不用說，本文實(shí)施例可在沒有背離本發(fā)明的主g的范圍之內(nèi)按照各種方式來修改。
權(quán)利要求
1.一種供包括超聲換能器的超聲探頭使用的傳輸電路，所述傳輸電路包括 高電壓電流數(shù)模轉(zhuǎn)換器(DAC)，配置成向發(fā)送和接收超聲波的所述超聲換能器輸出驅(qū)動電流；以及 波形發(fā)生器，配置成以預(yù)定定時向所述高電壓電流DAC輸出控制信號以便從所述高電壓電流DAC輸出具有預(yù)期幅值的所述驅(qū)動電流。
2.如權(quán)利要求I所述的傳輸電路，其中，所述高電壓電流DAC配置成，將從所述波形發(fā)生器輸出的數(shù)字控制信號的每個轉(zhuǎn)換為模擬信號并且將所述模擬信號作為所述驅(qū)動電流輸出。
3.如權(quán)利要求I所述的傳輸電路，其中，所述高電壓電流DAC包括高電壓電流鏡像電路，所述高電壓電流鏡像電路包括第一晶體管以及與所述第一晶體管對應(yīng)的多個第二晶體管，其中電流從所述第二晶體管的至少一個流動到輸出線路。
4.如權(quán)利要求3所述的傳輸電路，還包括分別在所述第二晶體管與所述輸出線路之間的開關(guān)，其中所述開關(guān)通過所述控制信號來接通和斷開，以便控制從所述第二晶體管流動到所述輸出線路的電流。
5.如權(quán)利要求3所述的傳輸電路，其中，所述第一和第二晶體管包括相互連接的場效應(yīng)晶體管，所述傳輸電路還包括耦合在所述第一與第二場效應(yīng)晶體管的柵極之間的開關(guān)，其中所述開關(guān)通過所述控制信號來接通和斷開，以便控制從所述第二晶體管流動到所述輸出線路的所述電流。
6.如權(quán)利要求3所述的傳輸電路，其中，所述高電壓電流鏡像電路包括 正側(cè)高電壓電流鏡像電路，連接到正電壓并且配置成輸出正驅(qū)動電流；以及 負(fù)側(cè)高電壓電流鏡像電路，連接到負(fù)電壓。
7.如權(quán)利要求I所述的傳輸電路，包括多個高電壓電流DAC和多個所述波形發(fā)生器。
8.一種供包括超聲換能器的超聲探頭使用的傳輸電路，所述傳輸電路包括 電流鏡像電路，配置成向發(fā)送和接收超聲波的所述超聲換能器輸出驅(qū)動電流； 電流數(shù)模轉(zhuǎn)換器(DAC)，配置成向所述電流鏡像電路輸出與具有預(yù)期幅值的所述驅(qū)動電流對應(yīng)的電流；以及 波形發(fā)生器，配置成以預(yù)定定時將控制信號從所述電流DAC輸出到所述電流DAC，其中所述控制信號包括與具有所述預(yù)期幅值的所述驅(qū)動電流對應(yīng)的電流。
9.如權(quán)利要求8所述的傳輸電路，其中，所述電流鏡像電路還包括一對晶體管，所述一對晶體管的第一晶體管連接到與所述超聲換能器連接的輸出線路，并且所述一對晶體管的第二晶體管連接到所述電流DAC。
10.如權(quán)利要求8所述的傳輸電路，其中，所述電流鏡像電路包括高電壓電流鏡像電路。
11.如權(quán)利要求8所述的傳輸電路，其中，所述電流鏡像電路包括低電壓電流鏡像電路，所述傳輸電路還包括電壓保護(hù)電路，所述電壓保護(hù)電路配置成保護(hù)所述低電壓電流鏡像電路的晶體管免受連接到所述晶體管的電壓所引起的擊穿。
12.如權(quán)利要求8所述的傳輸電路，其中，所述電流DAC包括低電壓電流DAC。
13.如權(quán)利要求8所述的傳輸電路，還包括配置成控制所述電流DAC的輸出電流的縮放的縮放控制電路。
14.如權(quán)利要求13所述的傳輸電路，其中，所述電流鏡像電路包括 正側(cè)電流鏡像電路，連接到正電壓并且配置成輸出正驅(qū)動電流；以及 負(fù)側(cè)電流鏡像電路，連接到負(fù)電壓并且配置成輸出負(fù)驅(qū)動電流，其中所述縮放控制電路配置成單獨(dú)控制到所述正側(cè)電流鏡像電路的所述電流DAC的輸出電流的縮放以及到所述負(fù)側(cè)電流鏡像電路的所述電流DAC的輸出電流的縮放。
15.如權(quán)利要求8所述的傳輸電路，其中，所述電流鏡像電路包括 正側(cè)電流鏡像電路，連接到正電壓并且配置成輸出正驅(qū)動電流；以及 負(fù)側(cè)電流鏡像電路，連接到負(fù)電壓并且配置成輸出負(fù)驅(qū)動電流。
16.如權(quán)利要求8所述的傳輸電路，還包括多個電流鏡像電路、多個電流DAC以及多個波形發(fā)生器。
17.如權(quán)利要求8所述的傳輸電路，其中，所述波形發(fā)生器包括 存儲器，配置成存儲與多個驅(qū)動電流的幅值對應(yīng)的數(shù)據(jù)；以及 讀控制器，配置成以與超聲傳輸延遲對應(yīng)的定時來讀取所述存儲器中的所述數(shù)據(jù)作為所述控制信號。
18.—種超聲探頭,包括 超聲換能器；以及 傳輸電路，包括 電流鏡像電路，配置成向發(fā)送和接收超聲波的所述超聲換能器輸出驅(qū)動電流； 電流數(shù)模轉(zhuǎn)換器(DAC)，配置成向所述電流鏡像電路輸出與具有預(yù)期幅值的所述驅(qū)動電流對應(yīng)的電流；以及 波形發(fā)生器，配置成以預(yù)定定時將控制信號從所述電流DAC輸出到所述電流DAC，其中所述控制信號包括與具有所述預(yù)期幅值的所述驅(qū)動電流對應(yīng)的電流。
19.一種包括權(quán)利要求18所述的超聲探頭的超聲圖像顯示設(shè)備。
全文摘要
提供一種供包括超聲換能器的超聲探頭使用的傳輸電路。傳輸電路包括高電壓電流DAC，配置成輸出發(fā)送和接收超聲波的超聲換能器的驅(qū)動電流；以及波形發(fā)生器，配置成以預(yù)定定時將控制信號從高電壓電流DAC輸出到高電壓電流DAC。控制信號配置成輸出具有預(yù)期幅值的驅(qū)動電流。
文檔編號G05F3/08GK102681590SQ201210057930
公開日2012年9月19日 申請日期2012年2月27日 優(yōu)先權(quán)日2011年2月25日
發(fā)明者B·海德, K·森達(dá)雷桑, N·K·勞, T·哈沃爾斯羅德, 雨宮慎一 申請人:通用電氣公司