本發(fā)明涉及通信領(lǐng)域，具體而言，涉及一種電源時(shí)序控制電路以及集成電路。

背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，大型交換芯片、中央處理器(CentralProcessingUnit，簡(jiǎn)稱(chēng)為CPU)芯片等復(fù)雜的集成電路或系統(tǒng)，都對(duì)電源的供電時(shí)序及監(jiān)控提出了很高的要求。在一個(gè)由CPU、數(shù)字信號(hào)處理器(DigitalSignalProcessor，簡(jiǎn)稱(chēng)為DSP)、現(xiàn)場(chǎng)可編程門(mén)陣列(FieldProgrammableGateArray，簡(jiǎn)稱(chēng)為FPGA)和專(zhuān)用集成電路(ApplicationSpecificIntegratedCircuit，簡(jiǎn)稱(chēng)為ASIC)等構(gòu)成的典型系統(tǒng)中，需要多種電源電壓，以便在優(yōu)化性能的同時(shí)降低功耗。但是，用戶(hù)必須將這些電源電壓加到器件上，并按預(yù)定的順序上電和斷電，以防損壞器件。要實(shí)現(xiàn)上述電源管理，要用到許多比較器、電阻、電容、定時(shí)器和邏輯器件，而這樣在設(shè)計(jì)時(shí)就需花費(fèi)大量的時(shí)間，并且占用電路板的空間，同時(shí)也增加電路成本。一般通過(guò)設(shè)計(jì)時(shí)序電路來(lái)實(shí)現(xiàn)供電電壓的依次建立，但這樣會(huì)導(dǎo)致電壓反灌，即最先的供電電壓建立以后，會(huì)通過(guò)芯片的內(nèi)部回路在之后建立的供電引腳上產(chǎn)生一個(gè)反灌電壓，這個(gè)電壓雖然能量不大，但是會(huì)對(duì)芯片的時(shí)序產(chǎn)生不好的影響，甚至使原先設(shè)計(jì)的時(shí)序電路無(wú)法發(fā)揮正常作用。目前對(duì)反灌電壓的處理，一般采用加快時(shí)序和電阻放電的方法。其中，加快時(shí)序就是使先、后建立的兩個(gè)電壓之間的間隔時(shí)間盡量短，這樣就能最大限度地減少反灌電壓存在的時(shí)間，但是這種方法無(wú)法從根本上消除反灌電壓；電阻放電就是在可能出現(xiàn)反灌電壓的引腳預(yù)先放置電阻，通過(guò)電阻來(lái)消耗反灌電壓，這種方法雖然可以減小或者消除反灌電壓，但是由于電阻的存在，增加了電路的自身?yè)p耗，對(duì)電路的高效和節(jié)能都帶來(lái)負(fù)面影響。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明提供了一種電源時(shí)序控制電路以及集成電路，以至少解決相關(guān)技術(shù)中，實(shí)現(xiàn)芯片電源時(shí)序控制的電路成本高，占用空間大的問(wèn)題。根據(jù)本發(fā)明的一個(gè)方面，提供了一種電源時(shí)序控制電路，包括：由在后時(shí)序電源的輸入端、PMOS管和在后時(shí)序電源的輸出端串聯(lián)組成的電源輸出回路，其中，在后時(shí)序電源的輸入端連接至PMOS管的源極，在后時(shí)序電源的輸出端連接至PMOS管的漏極；由在后時(shí)序電源的輸入端、第一電容、第一電阻、第一NPN三極管的集電極和第一NPN三極管的發(fā)射極串聯(lián)組成的電源時(shí)序控制回路，其中，第一NPN三極管的基極連接至在先時(shí)序電源的輸入端，PMOS管的柵極連接至第一電容和第一電阻之間。優(yōu)選地，在先時(shí)序電源的輸入端通過(guò)第二電容接地。優(yōu)選地，第一NPN三極管的基極連接至在先時(shí)序電源的輸入端包括：第一NPN三極管的基極通過(guò)第二電阻連接至在先時(shí)序電源的輸入端。優(yōu)選地，在后時(shí)序電源的輸出端通過(guò)第三電容接地。優(yōu)選地，上述電源時(shí)序控制電路還包括：第三電阻，連接在在后時(shí)序電源的輸入端和第一NPN三極管的集電極之間；NMOS管，源極接地，柵極連接至第一NPN三極管的集電極，漏極連接至在后時(shí)序電源的輸出端。優(yōu)選地，上述電源時(shí)序控制電路還包括：第三電阻，連接在在后時(shí)序電源的輸入端和第一NPN三極管的集電極之間；第二NPN三極管，基極連接至第一NPN三極管的集電極，發(fā)射極接地，集電極連接至在后時(shí)序電源的輸出端。優(yōu)選地，第二NPN三極管的集電極通過(guò)第四電阻連接至在后時(shí)序電源的輸出端。根據(jù)本發(fā)明的一個(gè)方面，還提供了一種電源時(shí)序控制電路，包括：由在后時(shí)序電源的輸入端、第一NMOS管和在后時(shí)序電源的輸出端串聯(lián)組成的電源輸出回路，其中，在后時(shí)序電源的輸入端連接至第一NMOS管的漏極，在后時(shí)序電源的輸出端連接至第一NMOS管的源極；由在先時(shí)序電源的輸入端、第一電阻、第一電容串聯(lián)組成的電源時(shí)序控制回路，其中，第一NMOS管的柵極連接至第一電阻和第一電容之間。優(yōu)選地，上述電源時(shí)序控制電路還包括：第二NMOS管，源極接地，柵極連接至在后時(shí)序電源的輸入端，漏極連接至在后時(shí)序電源的輸出端。優(yōu)選地，上述電源時(shí)序控制電路還包括：NPN三極管，基極連接至在先時(shí)序電源的輸入端，集電極連接至在后時(shí)序電源的輸入端，發(fā)射極接地。根據(jù)本發(fā)明的另一方面，提供了一種集成電路，包括上述任一種的電源時(shí)序控制電路。本發(fā)明通過(guò)簡(jiǎn)單的分立器件，利用MOS管的通斷，實(shí)現(xiàn)了電源的時(shí)序控制，電路形式簡(jiǎn)單，成本低，并且消除了反灌電壓。附圖說(shuō)明此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：圖1是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的結(jié)構(gòu)示意圖一；圖2是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的具體結(jié)構(gòu)示意圖一；圖3是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的具體結(jié)構(gòu)示意圖二；圖4是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的具體結(jié)構(gòu)示意圖三；圖5是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的結(jié)構(gòu)示意圖二；圖6是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的具體結(jié)構(gòu)示意圖四；圖7是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的具體結(jié)構(gòu)示意圖五；圖8是根據(jù)本發(fā)明實(shí)施例的集成電路的結(jié)構(gòu)示意圖；圖9是根據(jù)本發(fā)明優(yōu)選實(shí)施例的電源時(shí)序控制電路的示意圖。具體實(shí)施方式需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。本發(fā)明實(shí)施例提供了一種電源時(shí)序控制電路，圖1是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的結(jié)構(gòu)示意圖一，如圖1所示，包括：由在后時(shí)序電源的輸入端VCC2、PMOS管VT2和在后時(shí)序電源的輸出端VCC2-1串聯(lián)組成的電源輸出回路，其中，在后時(shí)序電源的輸入端VCC2連接至PMOS管的源極，在后時(shí)序電源的輸出端VCC2-1連接至PMOS管的漏極；由在后時(shí)序電源的輸入端VCC2、第一電容C2、第一電阻R3、第一NPN三極管VT1的集電極和第一NPN三極管VT1的發(fā)射極串聯(lián)組成的電源時(shí)序控制回路，其中，第一NPN三極管VT1的基極連接至在先時(shí)序電源的輸入端VCC1，PMOS管VT2的柵極連接至第一電容C2和第一電阻R3之間。上述實(shí)施例中，VCC1未建立時(shí)，VT1處于關(guān)斷狀態(tài)；VCC2也沒(méi)有建立，VT2沒(méi)有驅(qū)動(dòng)電壓也處于關(guān)斷狀態(tài)，此時(shí)VCC2_1無(wú)輸出。當(dāng)VCC1電壓正常建立時(shí)，VT1導(dǎo)通，VCC2通過(guò)C2、R3和VT1回路給C2充電，C2電壓緩慢上升到VT2的開(kāi)啟電壓后，VT2導(dǎo)通，VCC2_1正常輸出，通過(guò)C2的存在對(duì)VCC2_1起到緩啟動(dòng)的作用，實(shí)現(xiàn)了先VCC1后VCC2_1的時(shí)序控制。本發(fā)明通過(guò)簡(jiǎn)單的分立器件，利用MOS管的通斷，實(shí)現(xiàn)了電源的時(shí)序控制，電路形式簡(jiǎn)單，成本低?？紤]到信號(hào)干擾的問(wèn)題，本發(fā)明實(shí)施例中在先時(shí)序電源的輸入端VCC1通過(guò)第二電容C1接地；在后時(shí)序電源的輸出端VCC2-1通過(guò)第三電容C3接地，以達(dá)到防干擾的目的，參見(jiàn)圖2。第一NPN三極管VT1的基極可以通過(guò)第二電阻R1連接至在先時(shí)序電源的輸入端VCC1，這里，R1起到限流的作用，參見(jiàn)圖2。另外，考慮到在先建立的電源在之后建立的電源引腳上會(huì)產(chǎn)生反灌電壓，所以本發(fā)明實(shí)施例的優(yōu)選實(shí)施方式提供了筘位電路，用于消除反灌電壓。參見(jiàn)圖3，上述電源時(shí)序控制電路還包括第三電阻R2，連接在在后時(shí)序電源的輸入端VCC2和第一NPN三極管VT1的集電極之間；NMOS管VT3，源極接地，柵極連接至第一NPN三極管VT1的集電極，漏極連接至在后時(shí)序電源的輸出端VCC2-1。本優(yōu)選實(shí)施方式中，在后時(shí)序電源的輸入端VCC2通過(guò)第三電阻R2為NMOS管VT3提供驅(qū)動(dòng)電壓，VT3導(dǎo)通，消除了在后時(shí)序電源的輸出端VCC2-1的反灌電壓。如圖4所示，消除反灌電壓，也可以采用如下方式：將上述NMOS管VT3替換為第二NPN三極管VT4，基極連接至第一NPN三極管VT1的集電極，發(fā)射極接地，集電極連接至在后時(shí)序電源的輸出端VCC2-1。第二NPN三極管VT4的集電極可以通過(guò)第四電阻R4連接至在后時(shí)序電源的輸出端VCC2-1，這里，R4起到限流的作用。需要說(shuō)明的是，VCC1電壓正常建立時(shí)，VT1導(dǎo)通，VT3由于沒(méi)有驅(qū)動(dòng)信號(hào)而關(guān)斷，筘位電路不再工作。即筘位電路僅在有反灌電壓時(shí)工作，工作時(shí)間短，不增加電路額外的功耗。本發(fā)明還提供了一種電源時(shí)序控制電路，圖5是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的結(jié)構(gòu)示意圖二，如圖5所示，包括：由在后時(shí)序電源的輸入端、第一NMOS管VT2和在后時(shí)序電源的輸出端串聯(lián)組成的電源輸出回路，其中，在后時(shí)序電源的輸入端連接至第一NMOS管的漏極，在后時(shí)序電源的輸出端連接至第一NMOS管的源極；由在先時(shí)序電源的輸入端、第一電阻、第一電容串聯(lián)組成的電源時(shí)序控制回路，其中，第一NMOS管的柵極連接至第一電阻和第一電容之間。上述實(shí)施例中，當(dāng)VT2為NMOSFET時(shí)，VCC1未建立時(shí)，VT2關(guān)斷。當(dāng)VCC1建立后，VCC1對(duì)C2充電，當(dāng)C2兩端電壓大于VT2的開(kāi)啟電壓時(shí)，VT2導(dǎo)通，VCC2_1開(kāi)始輸出。另外，考慮到在先建立的電源在之后建立的電源引腳上會(huì)產(chǎn)生反灌電壓，所以本發(fā)明實(shí)施例的優(yōu)選實(shí)施方式提供了筘位電路，用于消除反灌電壓。參見(jiàn)圖6，上述電源時(shí)序控制電路還包括：第二NMOS管，源極接地，柵極連接至在后時(shí)序電源的輸入端，漏極連接至在后時(shí)序電源的輸出端。本優(yōu)選實(shí)施方式中，VCC1未建立時(shí)，VT2關(guān)斷，VT3導(dǎo)通，消除VCC2_1的反灌電壓。圖7是根據(jù)本發(fā)明實(shí)施例的電源時(shí)序控制電路的具體結(jié)構(gòu)示意圖五，如圖7所示，上述電源時(shí)序控制電路還包括：NPN三極管，基極連接至在先時(shí)序電源的輸入端，集電極連接至在后時(shí)序電源的輸入端，發(fā)射極接地。本發(fā)明實(shí)施例還提供了一種集成電路，包括上述任一種的電源時(shí)序控制電路，如圖8所示。之前對(duì)該電源時(shí)序控制電路已做詳細(xì)描述，此處不再贅述。由上述可知，本發(fā)明的電源時(shí)序控制電路主要包括電源開(kāi)通電路、反灌電壓筘位電路兩部分。其中，電源開(kāi)通電路的主要是通過(guò)控制開(kāi)關(guān)MOS管的通斷，來(lái)實(shí)現(xiàn)某一個(gè)電源的上電時(shí)間。反灌電壓筘位電路的主要是實(shí)現(xiàn)對(duì)優(yōu)先建立的電源在落后建立的電源引腳上產(chǎn)生的反灌電壓的筘位。如圖9所示，當(dāng)VCC1建立后，通過(guò)電源開(kāi)通電路使VCC2正常輸出，這樣就能保證先VCC1后VCC2的時(shí)序，同時(shí)筘位電路的作用是：當(dāng)VCC2未輸出的情況下，使VCC2_1保持為低電平，從而避免了反灌電壓的存在。綜上所述，根據(jù)本發(fā)明的上述實(shí)施例，提供了一種電源時(shí)序控制電路以及集成電路。本發(fā)明通過(guò)很少的器件實(shí)現(xiàn)了簡(jiǎn)單的電源時(shí)序管理，成本低，易于實(shí)現(xiàn)；可以根據(jù)需要調(diào)整需要滿足一定時(shí)序的電源，靈活性好。另外，對(duì)電源引腳的反灌電壓實(shí)現(xiàn)筘位，防止由于反灌電壓造成的芯片功能異常甚至損壞芯片；且反灌電壓筘位電路僅在有反灌電壓時(shí)工作，工作時(shí)間短，不增加電路額外的功耗。顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計(jì)算裝置來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來(lái)實(shí)現(xiàn)，從而，可以將它們存儲(chǔ)在存儲(chǔ)裝置中由計(jì)算裝置來(lái)執(zhí)行，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。