專利名稱：緩沖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種緩沖電路,更具體地,是有關(guān)于一種高線性度(high linearity) 緩沖電路(buffering circuit)。
背景技術(shù)：
緩沖電路是模擬電路領(lǐng)域中的重要電路。通常地，緩沖電路用于將輸入信號轉(zhuǎn)換為輸出信號，使輸出信號在維持輸入信號所承載的特性的同時，具有不同于輸入信號的驅(qū)動能力。緩沖電路在無線通信系統(tǒng)中具有重要作用。在無線通信系統(tǒng)中，接收器用于接收射頻(Radio Frequency, RF)信號，該射頻信號具有大致幾百兆赫茲(Mega Hertz, MHz)或幾千兆赫茲(Giga Hertz, GHz)的頻帶(frequency band)。圖I為根據(jù)現(xiàn)有技術(shù)的無線通信系統(tǒng)的傳統(tǒng)接收器10的示意圖。接收器10包含天線11、低噪聲放大器(Low-Noise Amplifier,簡稱 LNA) 12、本地振蕩器(local oscillator) 13、混頻器(mixer) 14、可編程增益放大器(Programming Gain Amplifier,簡稱PGA) 15、濾波器16、緩沖器17及模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter,簡稱ADC) 18。發(fā)射信號Str首先由天線11所接收。接著，天線11將電磁波形式的發(fā)射信號Str轉(zhuǎn)換為電信號形式的接收信號Sr。同時， LNA 12用于對接收信號Sr進(jìn)行放大，以抑制接收信號Sr中的噪聲成分，從而產(chǎn)生低噪聲信號Ss。低噪聲信號Ss具有適當(dāng)?shù)男旁氡?signal to noise ratio, SNR),以用于特定調(diào)變，并且低噪聲信號Ss輸入至混頻器14，以通過本地振蕩器13進(jìn)行頻率降頻(frequency down-conversion),從而產(chǎn)生降頻信號Sd。PGA 15與濾波器16選擇性地對降頻信號Sd進(jìn)行放大和濾波，以進(jìn)一步提升降頻信號Sd的SNR性能并對降頻信號Sd執(zhí)行較好的相鄰信道或阻擋信道(blocker)抑制(suppression)。通常地,在無線通信系統(tǒng)中，若ADC 18以較高的動態(tài)范圍(Dynamic Range, DR)與較佳的SNR執(zhí)行操作，則可減小PGA 15的增益并降低濾波器16的成本。然而，在濾波器16與ADC 18之間必須耦接高線性度緩沖器17，用于為欲輸入至 ADC 18的模擬信號Sa提供足夠的驅(qū)動能力。因此，在模擬電路領(lǐng)域，提供一種具有較佳線性度(linearity)與較強(qiáng)驅(qū)動能力的緩沖電路成為關(guān)注點。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供至少一種緩沖電路，用于在輸入信號擺幅較大時，仍能提供低失真的輸出信號。根據(jù)本發(fā)明的一實施例，一種緩沖電路，包含第一場效應(yīng)晶體管(field effect transistor)，包含柵極，第一場效應(yīng)晶體管的柵極耦接于輸入信號，第一場效應(yīng)晶體管用于緩沖輸入信號以在工作電流下產(chǎn)生輸出信號；第二場效應(yīng)晶體管，包含柵極，第二場效應(yīng)晶體管的柵極耦接于控制信號，第二場效應(yīng)晶體管與第一場效應(yīng)晶體管級聯(lián)(cascode)，用于根據(jù)控制信號產(chǎn)生工作電流；以及控制電路，包含第一端與第二端，控制電路的第一端耦接于第一場效應(yīng)晶體管的柵極，控制電路的第二端稱接于參考源(reference source),控制電路用于根據(jù)輸入信號與參考源調(diào)整控制信號，使得流經(jīng)所述第二場效應(yīng)晶體管的工作電流維持在恒定水平。利用本發(fā)明所提供的至少一種緩沖電路，能夠提供較佳的線性度與較強(qiáng)的驅(qū)動能力，從而實現(xiàn)在輸入信號擺幅較大時，仍能提供低失真的輸出信號。以下是根據(jù)多個圖式對本發(fā)明的實施例進(jìn)行詳細(xì)描述，本領(lǐng)域技術(shù)人員閱讀后應(yīng)可明確了解本發(fā)明的目的。


圖I為根據(jù)現(xiàn)有技術(shù)的無線通信系統(tǒng)的傳統(tǒng)接收器的示意圖。圖2為根據(jù)本發(fā)明第一實施例的緩沖電路的示意圖。圖3為根據(jù)本發(fā)明第二實施例的緩沖電路的示意圖。圖4為根據(jù)本發(fā)明第三實施例的緩沖電路的示意圖。圖5為根據(jù)本發(fā)明第四實施例的緩沖電路的示意圖。圖6為根據(jù)本發(fā)明第五實施例的緩沖電路的示意圖。
具體實施例方式在說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及權(quán)利要求并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準(zhǔn)則。在通篇說明書及權(quán)利要求當(dāng)中所提及的“包含”為一開放式的用語，故應(yīng)解釋成“包含但不限定于”。此外，“耦接”一詞在此包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電性連接于該第二裝置，或透過其它裝置或連接手段間接地電性連接至該第二裝置。說明書后續(xù)描述為實施本發(fā)明的較佳實施方式，然該描述乃以說明本發(fā)明的一般原則為目的，并非用以限定本發(fā)明的范圍。本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。圖2為根據(jù)本發(fā)明第一實施例的緩沖電路200的示意圖。緩沖電路200運作在第一供應(yīng)電壓Vdd與第二供應(yīng)電壓Vss之間，并包含第一 N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(N-type metal oxide semiconductor field effect transistor,簡稱 N 型 MOSFET) Ml、第二 N型MOSFET M2與控制電路202。第一 N型M0SFETM1包含柵極、漏極與源極，第一 N型MOSFET Ml的柵極耦接于輸入信號Sin (如圖所示，第一 N型MOSFET Ml的柵極與輸入信號Sin耦接于節(jié)點N3)，用于緩沖輸入信號Sin以在工作電流Ir下產(chǎn)生輸出信號Sout。 第二 N型M0SFETM2的柵極耦接于控制信號Sc (如圖所示，第二 N型MOSFET M2的柵極與控制信號Sc耦接于節(jié)點NI)，第二 N型MOSFET M2與第一 N型MOSFET Ml級聯(lián)，用于根據(jù)控制信號Sc為第一 N型MOSFET Ml產(chǎn)生工作電流Ir?？刂齐娐?02包含第一端與第二端，控制電路202的第一端與第一 N型MOSFET Ml的柵極耦接于節(jié)點N3，控制電路202的第二端與參考源2022耦接于節(jié)點N2。請注意，在本實施例中，參考源2022可為恒流源(constant current source),為控制電路202提供恒定電流Ic ;然而,本發(fā)明并不以此為限,在本發(fā)明的另一實施例中，參考源2022也可為恒壓源(constant voltage source),為控制電路202提供恒定電壓?？刂齐娐?02根據(jù)輸入信號Sin與恒定電流Ic調(diào)整控制信號Sc，其中，當(dāng)輸入信號Sin的電壓水平變化時，控制電路202調(diào)整控制信號Sc的電壓水平，以使調(diào)整后的控制信號Sc的電壓水平與變化后的輸入信號Sin的電壓水平成反比例變化。更具體地， 由于控制信號Sc耦接于第二 N型MOSFET M2的柵極，因此，當(dāng)輸入信號Sin的電壓水平降低時，控制電路202調(diào)整控制信號Sc以提高控制信號Sc的電壓水平，使工作電流Ir具有增大的效應(yīng)，從而抵消因輸入信號Sin的電壓水平降低而導(dǎo)致的工作電流Ir減小，使得工作電流Ir基本不變(intact);反之亦然，當(dāng)輸入信號Sin的電壓水平提高時，控制電路202 調(diào)整控制信號Sc以降低控制信號Sc的電壓水平，使工作電流Ir具有減小的效應(yīng)，從而抵消因輸入信號Sin的電壓水平提高而導(dǎo)致的工作電流Ir增大，使得工作電流Ir基本不變。 因此，根據(jù)本發(fā)明該實施例的緩沖電路，在輸入信號Sin具有較大擺幅時，由于工作電流Ir 能夠基本不變，因而仍能夠提供具有低失真的輸出信號Sout?？刂齐娐?02至少包含第三N型MOSFET M3及第四N型MOSFET M4。第三N型 MOSFET M3包含柵極、漏極與源極，第三N型MOSFET M3的柵極與第一N型MOSFET Ml的柵極耦接于節(jié)點N3，第三N型MOSFET M3的漏極與參考源2022耦接于節(jié)點N2。第四N型MOSFET M4包含柵極、漏極與源極，第四N型MOSFET M4的柵極耦接于參考源2022與第二N型MOSFET M2的柵極(如圖所示，第四N型MOSFET M4的柵極耦接于節(jié)點NI)，第四N型MOSFET M4的漏極與第三N型MOSFET M3的源極耦接于節(jié)點N4，第四N型MOSFET M4的源極耦接于第二供應(yīng)電壓Vss。請注意，為了擴(kuò)展第三N型MOSFET M3的工作范圍以防止第三N型MOSFET M3進(jìn)入線性區(qū)，在第三N型MOSFET M3的漏極與第四N型MOSFET M4的柵極間(也就是節(jié)點N2與節(jié)點NI之間)耦接電平轉(zhuǎn)換器(level shifter) 2024。換言之，電平轉(zhuǎn)換器2024調(diào)整第三N型MOSFET M3的漏極與第四N型MOSFET M4的柵極間的電壓降(voltage drop)。 另外，在本實施例中，電平轉(zhuǎn)換器2024可包含至少一電阻性組件(resistive device),然本發(fā)明并不以此為限，電平轉(zhuǎn)換器2024亦可包含至少一晶體管，或至少一晶體管與至少一電阻性組件，或至少一晶體管與至少一電容，或至少一參考源，又或上述任意的組合，從而用以調(diào)整上述電壓降。本領(lǐng)域本領(lǐng)域技術(shù)人員當(dāng)可了解電平轉(zhuǎn)換器2024具有多種實現(xiàn)方式，任何本領(lǐng)域技術(shù)人員依據(jù)本發(fā)明的精神輕易完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍。根據(jù)本發(fā)明的第一實施例，當(dāng)具有擺幅(swing)(特別是較大擺幅)的輸入信號 Sin于節(jié)點N3處輸入至第一 N型MOSFET Ml的柵極時，第二 N型M0SFETM2產(chǎn)生的工作電流 Ir可大致維持在恒定水平，因而消除了第一 N型M0SFETM1的有限且非線性輸出阻抗效應(yīng)。 下文描述揭露了本發(fā)明的緩沖電路200的運作。如圖2所示，當(dāng)輸入信號Sin的電壓降低時，節(jié)點N4處的電壓也降低，因此，流經(jīng)第四N型MOSFET M4的電流icl減小。接著，節(jié)點NI處的電壓提高以增大電流icl。當(dāng)節(jié)點NI處的電壓提高時，節(jié)點N2處的電壓相應(yīng)提高，以形成反饋(feedback)機(jī)制，用于保持電流icl基本不變。同時，由于節(jié)點NI耦接于第二 N型MOSFET M2的柵極，因此，控制信號 Sc的電壓提高。相應(yīng)地，電壓提高后的控制信號Sc增大第二 N型MOSFET M2的工作電流 Ir,以保持電流Ir基本不變。請注意，電平轉(zhuǎn)換器2024耦接于節(jié)點NI與節(jié)點N2之間，用于產(chǎn)生節(jié)點NI與節(jié)點N2間的偏移電壓(shifting voltage)，以擴(kuò)展第三N型M0SFETM3的工作范圍。
簡言之，在輸入信號Sin與輸出信號Sout的全擺幅(full swing)條件下，緩沖電路200的工作電流Ir可運作在大致恒定的水平。因此，控制電路202增大了緩沖電路200 的線性度。需要注意，對于需要較大輸出擺幅的情形，緩沖電路200有可能不夠好。因此，為進(jìn)一步確保第二 N型MOSFET M2產(chǎn)生恒定工作電流Ir，在如圖3所示的緩沖電路300的輸出端(也就是第一 N型MOSFET Ml的源極)耦接第五P型MOSFET M5。第3為根據(jù)本發(fā)明第二實施例的緩沖電路300的示意圖。與圖2所示的緩沖電路200相比，緩沖電路300進(jìn)一步包含第五P型MOSFET M5與參考源302，其中，第五P型MOSFET M5包含柵極、漏極與源極，第五P型MOSFET M5的柵極耦接于第一 N型MOSFET Ml的漏極，第五P型M0SFETM5 的漏極耦接于第一 N型MOSFET Ml的源極，第五P型MOSFET M5的源極耦接于第一供應(yīng)電壓Vdd。請注意，在本實施例中，參考源302可為恒流源，為第一 N型MOSFET Ml提供恒定電流Ic2 ;然而，本發(fā)明并不以此為限，在本發(fā)明的另一實施例中，參考源302也可為恒壓源， 為第一 N型MOSFET Ml提供恒定電壓。根據(jù)緩沖電路300，第五P型MOSFET M5為工作電流Ir提供額外的跨導(dǎo)(transconductance, gm)。換言之,第五P型MOSFET M5通過保持工作電流Ir基本不變，進(jìn)一步減小了第一 N型MOSFET Ml的失真。由于緩沖電路300類似于緩沖電路200 (除了第五P型MOSFET M5與參考源302)，因此，本領(lǐng)域技術(shù)人員在閱讀緩沖電路200的說明書后，當(dāng)可輕易理解緩沖電路300的技術(shù)特征，因此，簡潔起見，此處不再贅述。需要注意，緩沖電路200的差動變形(differential version)以及緩沖電路300 也屬于本發(fā)明的范圍。在緩沖電路200的差動變形中，采用兩個控制電路202以追蹤輸入至緩沖電路200的差動變形的完全差動(fully differential)輸入信號。另外，緩沖電路 200的差動變形具有較佳的總諧波失真率(Total Harmonic Distortion, THD),尤其是在較大信號擺幅情形下。請參照圖4，圖4為根據(jù)本發(fā)明第三實施例的緩沖電路400的示意圖。緩沖電路 400為緩沖電路200的P型MOSFET變形。緩沖電路400在第一供應(yīng)電壓VdcT與第二供應(yīng)電壓Vss'之間運作，并包含第一 P型MOSFET M6、第二 P型MOSFET M7及控制電路402。第一 P型MOSFET M6的柵極耦接于輸入信號Sin'(如圖所示，第一 P型MOSFET M6的柵極與輸入信號Sini耦接于節(jié)點N5)，用于緩沖輸入信號Sini以在工作電流Ir'下產(chǎn)生輸入信號SouC。第二 P型M0SFETM7的柵極耦接于控制信號(如圖所示，第二 P型MOSFET M7的柵極與控制信號Sc丨耦接于節(jié)點N6)，第二 P型MOSFET M7與第一 P型MOSFET M6級聯(lián)，用于根據(jù)控制信號Sc'為第一 P型MOSFET M6產(chǎn)生工作電流Ir'?？刂齐娐?02包含第一端與第二端，控制電路402的第一端與第一 P型MOSFET M6的柵極耦接于節(jié)點N5，控制電路402的第二端與參考源4022耦接于節(jié)點N7。請注意，在本實施例中，參考源4022可為恒流源，為控制電路402提供恒定電流Ic'。然而，本實施方式并不僅限于此，在本發(fā)明的另一實施例中，參考源4022也可為恒壓源，為控制電路402提供恒定電壓?？刂齐娐?02 根據(jù)輸入信號Sin'與恒定電流Ic'調(diào)整控制信號Sc'，其中，當(dāng)輸入信號Sin'的電壓水平變化時，控制電路402調(diào)整控制信號Sc'的電壓水平，以使調(diào)整后的控制信號Sc'的電壓水平與變化后的輸入信號的電壓水平成反比例變化。更具體地，由于控制信號Sc'耦接于第二 P型MOSFET M7的柵極，因此，當(dāng)輸入信號Sin'的電壓水平提高時，控制電路402調(diào)整控制信號Sc'以降低控制信號Sc'的電壓水平，使工作電流Ir'具有增大的效應(yīng)，從而抵消因輸入信號Sin'的電壓水平降低而導(dǎo)致的工作電流Ir'減小，使得工作電流Ir'基本不變；反之亦然，當(dāng)輸入信號Sin'的電壓水平提高時，控制電路402調(diào)整控制信號Sc, 以降低控制信號Sc'的電壓水平，使工作電流Ir'具有減小的效應(yīng)，從而抵消因輸入信號 Sin'的電壓水平提高而導(dǎo)致的工作電流Ir'增大，使得工作電流Ir'基本不變。因此，根據(jù)本發(fā)明該實施例的緩沖電路，在輸入信號Sin'具有較大擺幅時，由于工作電流Ir'能夠基本不變，因而仍能夠提供具有低失真的輸出信號Sout'。類似地，控制電路402至少包含第三P型MOSFET M8及第四P型M0SFETM9。第三 P型MOSFET M8包含柵極、漏極與源極，第三P型MOSFET M8的柵極與第一 P型MOSFET M6 的柵極耦接于節(jié)點N5，第三P型MOSFET M8的漏極與參考源4022耦接于節(jié)點N7。第四P型 MOSFET M9包含柵極、漏極與源極，第四P型MOSFET M9的柵極耦接于參考源4022與第二 P型MOSFET M7的柵極(如圖所示，第四P型MOSFET M9的柵極耦接于節(jié)點N6)，第四P型 MOSFET M9的漏極與第三P型MOSFET M8的源極耦接于節(jié)點N8，第四P型MOSFET M9的源極耦接于第一供應(yīng)電壓Vdd'。請注意，為了擴(kuò)展第三P型MOSFET M8的工作范圍以防止第三 P型MOSFET M8進(jìn)入線性區(qū)，在第三P型MOSFET M8的漏極與第四P型MOSFET M9的柵極間 (也就是節(jié)點N7與節(jié)點N6之間)耦接電平轉(zhuǎn)換器4024。換言之，電平轉(zhuǎn)換器4024調(diào)整第三P型MOSFET M8的漏極與第四P型MOSFET M9的柵極間的電壓降。另外，在本實施例中， 電平轉(zhuǎn)換器4024可包含至少一電阻性組件，然本發(fā)明并不以此為限，電平轉(zhuǎn)換器4024亦可包含至少一晶體管，或至少一晶體管與至少一電阻性組件，或至少一晶體管與至少一電容， 或至少一參考源，又或上述任意的組合，從而用以調(diào)整上述電壓降。本領(lǐng)域技術(shù)人員當(dāng)可了解電平轉(zhuǎn)換器4024具有多種實現(xiàn)方式，任何本領(lǐng)域技術(shù)人員依據(jù)本發(fā)明的精神輕易完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍。需要注意，本領(lǐng)域技術(shù)人員在閱讀緩沖電路400的揭露說明書后當(dāng)可輕易理解緩沖電路400的技術(shù)特性，因此，簡潔起見，此處不再贅述。此外，緩沖電路400的差動變形也屬于本發(fā)明的范圍。在緩沖電路400的差動變形中，采用兩個控制電路402以追蹤輸入至緩沖電路400的差動變形的完全差動輸入信號。另外，緩沖電路400的差動變形具有較佳的總諧波失真率，尤其是在較大信號擺幅情形下。圖5為根據(jù)本發(fā)明第四實施例的緩沖電路500的示意圖。緩沖電路500運作在第一供應(yīng)電壓Vdd"與第二供應(yīng)電壓Vss"之間，并包含第一N型M0SFETM10、第二N型MOSFET Mll及控制電路502。第一 N型MOSFET MlO的柵極耦接于輸入信號Sin"(如圖所示，第一 N型MOSFET MlO的柵極與輸入信號Sin"耦接于節(jié)點N9)，用于緩沖輸入信號Sin"以在工作電流Ir"下產(chǎn)生輸出信號Sout"。第二 N型MOSFET Mll的柵極耦接于控制信號 Sc"(如圖所示，第二 N型MOSFET Mll的柵極與控制信號Sc"耦接于節(jié)點N10)，第二 N型 MOSFET Mll與第一 N型MOSFET MlO級聯(lián)，用于根據(jù)控制信號Sc"為第一 N型MOSFET MlO 產(chǎn)生工作電流Ir"?？刂齐娐?02包含第一端與第二端,控制電路502的第一端與第一 N 型MOSFET MlO的柵極耦接于節(jié)點N9，控制電路502的第二端與一參考源(圖中未示)耦接于節(jié)點NI I，其中，該參考源為控制電路502提供參考電壓Vdc。控制電路502根據(jù)輸入信號Sin"與該參考源調(diào)整控制信號Sc"，其中，當(dāng)輸入信號Sin"的電壓水平降低時，控制電路502提高控制信號Sc"的電壓水平。
控制電路502進(jìn)一步包含第一電阻性組件R1、第二電阻性組件R2及運算放大器 5022。第一電阻性組件Rl包含第一端與第二端，第一電阻性組件Rl的第一端與第一 N型 MOSFET MlO的柵極耦接于節(jié)點N9。運算放大器5022包含第一輸入端(如圖中“ + ”所標(biāo)識)、第二輸入端(如圖中所標(biāo)識)與輸出端，運算放大器5022的第一輸入端耦接于一參考源(圖中未示)，在本發(fā)明之一實施例中，該參考源為運算放大器5022提供參考電壓Vdc，運算放大器5022的第二輸入端與第一電阻性組件Rl的第二端耦接于節(jié)點N12，以及運算放大器5022的輸出端與第二 N型MOSFET Mll的柵極耦接于節(jié)點N10。第二電阻性組件R2耦接于運算放大器5022的第二輸入端與第二 N型MOSFET Mll的柵極之間(也就是節(jié)點N12與節(jié)點NlO之間)。類似于緩沖電路200，當(dāng)具有擺幅(尤其是較大擺幅)的輸入信號Sin"于節(jié)點N9 處輸入至第一 N型MOSFET MlO的柵極時，第二 N型MOSFET Mll產(chǎn)生的工作電流Ir"可大致維持在恒定水平，因而消除了第一 N型M0SFETM10的有限且非線性輸出阻抗效應(yīng)。根據(jù)圖5所示的緩沖電路500，包含第一電阻型裝置R1、第二電阻性組件R2及運算放大器5022的反饋機(jī)制保持在第一電阻性組件Rl的第二端(也就是節(jié)點N12)處的電壓基本不變，大致等于參考電壓Vdc。當(dāng)輸入信號Sin"的擺幅減小時，感應(yīng)產(chǎn)生交流電流 ic3，交流電流ic3流經(jīng)第一電阻性組件Rl與第二電阻性組件R2。因此，在第二 N型MOSFET Mll的柵極(也就是節(jié)點N10)處的電壓水平因交流電流ic3而提高，其中，交流電流ic3流經(jīng)第二電阻性組件R2。類似于上述緩沖電路200，節(jié)點NlO處電壓水平的提高保持工作電流Ir"基本不變。當(dāng)輸入信號Sin"的擺幅增大時，第二 N型MOSFET Mll的柵極(也就是節(jié)點N10)處的電壓水平降低，以保持工作電流Ir"基本不變。相應(yīng)地，緩沖電路500在輸入信號Sin"與輸出信號Sout"之間提供高線性，因而消除了第一 N型MOSFET MlO的有限且非線性輸出阻抗效應(yīng)。需要注意，緩沖電路500的差動變形也屬于本發(fā)明的范圍。在緩沖電路500的差動變形中，采用兩個控制電路502以追蹤輸入至緩沖電路500的差動變形的完全差動輸入信號。另外，緩沖電路500的差動變形具有較佳的總諧波失真率，尤其是在較大信號擺幅情形下。圖6為根據(jù)本發(fā)明第五實施例的緩沖電路600的示意圖。緩沖電路600為緩沖電路500的另一種變形。緩沖電路600運作在第一供應(yīng)電壓Vdd"'與第二供應(yīng)電壓Vss"' 之間，并包含第一 P型MOSFET M12、第二 P型MOSFET M13及控制電路602。第一 P型MOSFET M12的柵極耦接于輸入信號Sin"'(如圖所示，第一 P型MOSFET M12的柵極與輸入信號 Sin",耦接于節(jié)點N13)，用于緩沖輸入信號Sin",以在工作電流Ir",下產(chǎn)生輸出信號Sout"'。第二 P型MOSFET M13的柵極耦接于控制信號Sc"'(如圖所示，第二 P型 MOSFET M13的柵極與控制信號Sc"丨耦接于節(jié)點N14)，第二 P型MOSFET M13與第一 P型 MOSFET M12級聯(lián)，用于根據(jù)控制信號Sc" !為第一 P型MOSFET M12產(chǎn)生工作電流Ir " !。 控制電路602包含第一端、第二端與第三端，控制電路602的第一端與第一 P型MOSFET M12 的柵極耦接于節(jié)點N13，控制電路602的第二端與一參考源(圖中未示)耦接于節(jié)點N15， 其中，該參考源為控制電路602提供參考電壓Vdc"'?？刂齐娐?02的第三端與第二 P型 MOSFET M13的第二柵極耦接于節(jié)點N14。控制電路602根據(jù)輸入信號Sin"'與該參考源調(diào)整控制信號Sc"'，其中，當(dāng)輸入信號Sin"'的電壓水平提高時，控制電路602用于降低控制信號Sc"'的電壓水平。控制電路602進(jìn)一步包含第一電阻性組件R3、第二電阻性組件R4與運算放大器 6022。第一電阻性組件R3包含第一端與第二端，第一電阻性組件R3的第一端與第一 P型 MOSFET M12的柵極耦接于節(jié)點N13。運算放大器6022包含第一輸入端(如圖中“ + ”所標(biāo)識)、第二輸入端(如圖中所標(biāo)識)與輸出端，運算放大器6022的第一輸入端耦接于一參考源，在本發(fā)明之一實施例中，該參考源為運算放大器6022提供參考電壓Vdc"，，運算放大器6022的第二輸入端與第一電阻性組件R3的第二端耦接于節(jié)點N16，以及運算放大器 6022的輸出端與第二 P型MOSFET M13的柵極耦接于節(jié)點N14。第二電阻性組件R4耦接于運算放大器6022的第二輸入端與該第二 N型MOSFET M13的柵極之間(也就是節(jié)點N16與節(jié)點N14之間)。類似于緩沖電路500的運作，包含第一電阻性組件R3、第二電阻性組件R4及運算放大器6022的反饋機(jī)制保持工作電流Ir"'基本不變，以增加緩沖電路600的線性度，因而消除了第一 P型MOSFET M12的有限且非線性輸出阻抗效應(yīng)。此外，需要注意，緩沖電路 600的差動變形也屬于本發(fā)明的范圍。簡言之，為了增大輸入信號與輸出信號間的線性度，上述緩沖電路200、緩沖電路 300、緩沖電路400、緩沖電路500及緩沖電路600使用反饋機(jī)制來保持工作電流基本不變。上述實施例僅用來例舉本發(fā)明的實施方式，以及闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的范疇。任何本領(lǐng)域技術(shù)人員可依據(jù)本發(fā)明的精神輕易完成的改變或等同性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng)以權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種緩沖電路，其特征在于，所述緩沖電路包含第一場效應(yīng)晶體管，包含柵極，所述第一場效應(yīng)晶體管的柵極耦接于輸入信號，所述第一場效應(yīng)晶體管用于緩沖所述輸入信號以在工作電流下產(chǎn)生輸出信號；第二場效應(yīng)晶體管，包含柵極，所述第二場效應(yīng)晶體管的柵極耦接于控制信號，所述第二場效應(yīng)晶體管與所述第一場效應(yīng)晶體管級聯(lián)，用于根據(jù)所述控制信號產(chǎn)生所述工作電流；以及控制電路，包含第一端與第二端，所述控制電路的第一端耦接于所述第一場效應(yīng)晶體管的柵極，所述控制電路的第二端耦接于參考源，所述控制電路用于根據(jù)所述輸入信號與所述參考源調(diào)整所述控制信號，使得流經(jīng)所述第二場效應(yīng)晶體管的工作電流維持在恒定水平。
2.如權(quán)利要求I所述的緩沖電路，其特征在于，所述緩沖電路運作在第一供應(yīng)電壓與第二供應(yīng)電壓之間，以及所述控制電路更包含第三場效應(yīng)晶體管，包含柵極、漏極與源極，所述第三場效應(yīng)晶體管的柵極耦接于所述第一場效應(yīng)晶體管的柵極，所述第三場效應(yīng)晶體管的漏極耦接于所述參考源；以及第四場效應(yīng)晶體管，包含柵極、漏極與源極，所述第四場效應(yīng)晶體管的柵極耦接于所述參考源與所述第二場效應(yīng)晶體管的柵極，所述第四場效應(yīng)晶體管的漏極耦接于所述第三晶體管的源極，所述第四場效應(yīng)晶體管的源極耦接于所述第二供應(yīng)電壓。
3.如權(quán)利要求2所述的緩沖電路，其特征在于，所述第一場效應(yīng)晶體管、所述第二場效應(yīng)晶體管、所述第三場效應(yīng)晶體管與所述第四場效應(yīng)晶體管為N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
4.如權(quán)利要求2所述的緩沖電路，其特征在于，所述第一場效應(yīng)晶體管、所述第二場效應(yīng)晶體管、所述第三場效應(yīng)晶體管與所述第四場效應(yīng)晶體管為P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
5.如權(quán)利要求I所述的緩沖電路，其特征在于，所述緩沖電路更包含第五場效應(yīng)晶體管，包含柵極、漏極與源極，所述第五場效應(yīng)晶體管的柵極耦接于所述第一場效應(yīng)晶體管的漏極，所述第五場效應(yīng)晶體管的漏極耦接于所述第一場效應(yīng)晶體管的源極，所述第五場效應(yīng)晶體管的源極耦接于一第三供應(yīng)電壓。
6.如權(quán)利要求5所述的緩沖電路，其特征在于，所述第一場效應(yīng)晶體管與所述第二場效應(yīng)晶體管為P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管，以及所述第五場效應(yīng)晶體管為N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
7.如權(quán)利要求5所述的緩沖電路，其特征在于，所述第一場效應(yīng)晶體管與所述第二場效應(yīng)晶體管為N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管，以及所述第五場效應(yīng)晶體管為P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
8.如權(quán)利要求2所述的緩沖電路，其特征在于，所述控制電路更包含電平轉(zhuǎn)換器，耦接于所述第三場效應(yīng)晶體管的漏極與所述第四場效應(yīng)晶體管的柵極之間，用于根據(jù)所述輸入信號調(diào)整所述第三場效應(yīng)晶體管的漏極與所述第四場效應(yīng)晶體管的柵極間的電壓降。
9.如權(quán)利要求I所述的緩沖電路，其特征在于，所述控制電路更包含第一電阻性組件，包含第一端與第二端，所述第一電阻性組件的第一端耦接于所述第一場效應(yīng)晶體管的柵極；運算放大器，包含第一輸入端、第二輸入端與輸出端，所述運算放大器的第一輸入端率禹接于所述參考源，所述運算放大器的第二輸入端耦接于所述第一電阻性組件的第二端，所述運算放大器的輸出端耦接于所述第二場效應(yīng)晶體管的柵極；以及第二電阻性組件，耦接于所述運算放大器的第二輸入端與所述第二場效應(yīng)晶體管的柵極之間。
10.如權(quán)利要求I所述的緩沖電路，其特征在于，一節(jié)點位于所述第一場效應(yīng)晶體管的柵極與所述控制電路的第一端之間，所述節(jié)點耦接所述輸入信號。
全文摘要
一種緩沖電路，包含第一場效應(yīng)晶體管的柵極耦接于輸入信號，第一場效應(yīng)晶體管用于緩沖輸入信號以在工作電流下產(chǎn)生輸出信號；第二場效應(yīng)晶體管的柵極耦接于控制信號，第二場效應(yīng)晶體管與第一場效應(yīng)晶體管級聯(lián)，用于根據(jù)控制信號產(chǎn)生工作電流；以及控制電路包含第一端與第二端，控制電路的第一端耦接于第一場效應(yīng)晶體管的柵極，控制電路的第二端耦接于參考源，控制電路用于根據(jù)輸入信號與參考源調(diào)整控制信號，使得流經(jīng)所述第二場效應(yīng)晶體管的工作電流維持在恒定水平。利用本發(fā)明能夠?qū)崿F(xiàn)在輸入信號擺幅較大時，仍能提供低失真的輸出信號。
文檔編號G05F1/56GK102609026SQ20121008541
公開日2012年7月25日 申請日期2009年8月26日 優(yōu)先權(quán)日2009年6月8日
發(fā)明者林育信, 蔡鴻杰, 陳忠偉 申請人:聯(lián)發(fā)科技股份有限公司