專利名稱：用于生成可調(diào)帶隙參考電壓的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及生成所謂的帶隙參考電壓。
背景技術(shù)：
帶隙參考電壓是基本上獨(dú)立于溫度的電壓，并且生成這樣的參考電壓的設(shè)備廣泛使用于集成電路中。一般而言，生成帶隙電壓的電路在O度開氏溫度等于I. 22eV的硅帶隙值附近遞送約I. 25伏的輸出電壓。在某些電路中，可以由電阻器或者電阻比的值調(diào)節(jié)遞送的參考電壓的值。然后討·論可調(diào)帶隙參考電壓。在一般方式中，在表現(xiàn)不同電流密度的兩個(gè)PN結(jié)(例如二極管或者以二極管方式裝配的雙極晶體管)之間的電壓差使得有可能生成與絕對(duì)溫度成正比的電流(本領(lǐng)域技術(shù)人員一般稱之為“PTAT電流”)，其中縮寫詞PTAT代表“與絕對(duì)溫度成正比”。另外，在電流(比如PTAT電流)穿越的二極管或者以二極管方式裝配的晶體管的端子兩端的電壓是如下電壓，該電壓包括與絕對(duì)溫度成反比的項(xiàng)和二階項(xiàng)(也就是說(shuō)，隨著絕對(duì)溫度非線性變化)。然而這樣的電壓被本領(lǐng)域技術(shù)人員用與絕對(duì)溫度成反比的電壓項(xiàng)表示并且被本領(lǐng)域技術(shù)人員稱為“CTAT電壓”，其中縮寫詞CTAT代表“與絕對(duì)溫度互補(bǔ)”。然后有可能基于這一 CTAT電壓獲得CTAT電流。然后可以通過適當(dāng)選擇這兩個(gè)電流流動(dòng)于其中的電阻器，基于這兩個(gè)電流之和獲得所謂的帶隙參考電壓，從而使得有可能針對(duì)給定溫度取消溫度因子的貢獻(xiàn)以便使這一所謂的帶隙電壓在給定溫度附近獨(dú)立于溫度。例如在HironoriBanba等人的標(biāo)題為“A CMOS Bandgap Reference Circuit withSub-I-V Operation”(IEEE Journal of Solid-State Circuits,第 34 卷第 5 期，1999 年5月)中描述了生成帶隙參考電壓的示例電路。這樣的電路包括用于均衡芯的端子兩端的電壓的裝置，該芯包括電阻器，并且在芯的兩個(gè)支路中包括兩個(gè)不同數(shù)目的二極管，與然后絕對(duì)溫度成正比的內(nèi)部電流(PTAT電流)穿越該芯。橫向電阻器另外連接于芯的端子與接地之間，并且然后由與絕對(duì)溫度成反比的電流(Ictat電流)穿越。輸出模塊然后被設(shè)計(jì)成生成帶隙輸出參考電壓。具有很低電流消耗的電路的操作需要將大電阻值用于生成電流的橫向電阻器(通常為若干兆歐姆)。另外，必須在芯的每個(gè)端子重復(fù)這一電阻器以便平衡電流。這因而造成大量占用娃面積。在P. R. Gray、P. H. Hurst> S. H. Lewis 和 R. G. Meyer 的標(biāo)題為 “Analysis andDesign of Analog Integrated Circuits，，的著作(第 4 版，New York :Wiley,第 4 章第326-327頁(yè))中描述了遞送帶隙電壓參考的另一類電路。這一電路具體使用設(shè)置于電源電壓與芯的支路之間的共源共柵電流鏡以便提高電源抑制比。由芯遞送的PTAT電流然后流動(dòng)于附加橫向支路中，該支路包括與作為附加二極管而裝配的附加雙極晶體管串聯(lián)連接的電阻器。這因而在這一附加電阻器的端子兩端造成與絕對(duì)溫度成正比的電勢(shì)差。另外，在附加電阻器-附加二極管組件的端子兩端的所得電壓是與絕對(duì)溫度成正比的這一電壓與附加雙極晶體管的本身與絕對(duì)溫度成反比的發(fā)射極低電壓之和。輸出模塊使得有可能遞送帶隙參考電壓作為輸出。然而這樣的電路表現(xiàn)由于存在堆疊于電源端子與芯 之間的共源共柵電流鏡而需要相對(duì)高電源電壓這樣的缺點(diǎn)。

發(fā)明內(nèi)容
根據(jù)一個(gè)實(shí)施例，提出一種能夠在低電源電壓之下操作、具有減少的硅面積并且表現(xiàn)大PSRR參數(shù)(“電源抑制比”)的帶隙型參考電壓生成器?；仡橮SRR參數(shù)是電源電壓的變化與遞送的帶隙電壓的對(duì)應(yīng)變化之比。根據(jù)一個(gè)方面，提出一種用于生成可調(diào)帶隙參考電壓的設(shè)備，該設(shè)備包括第一裝置，用于生成與絕對(duì)溫度成正比的電流，包括第一處理裝置，第一處理裝置連接到芯的端子并且設(shè)計(jì)成均衡在芯的端子兩端的電壓；第二裝置，用于生成與絕對(duì)溫度成反比的電流，連接到芯；以及輸出模塊，設(shè)計(jì)成生成參考電壓。本領(lǐng)域技術(shù)人員當(dāng)然了解，流動(dòng)于芯中的內(nèi)部電流與絕對(duì)溫度成正比的特性具體依賴于在芯的端子兩端的電壓的恰當(dāng)均衡，這一均衡可能具體根據(jù)與部件的制造方法有關(guān)的技術(shù)異常而更好或者更差從而，技術(shù)異常可能造成例如晶體管的失配或者另外為電壓的內(nèi)部偏移的未失配。與絕對(duì)溫度成正比的電流因此這里理解為與絕對(duì)溫度成正比或者基本上成正比的電流(尤其考慮例如技術(shù)不準(zhǔn)確和/或可能的電壓偏移)。類似地，CTAT電流是與絕對(duì)溫度成反比或者與絕對(duì)溫度基本上成反比的電流(尤其類似考慮技術(shù)不準(zhǔn)確)。根據(jù)這一方面的一般特征，第一處理裝置包括第一放大器，第一放大器擁有至少一個(gè)第一級(jí)，第一級(jí)基于與絕對(duì)溫度成反比的電流來(lái)偏置、根據(jù)折疊設(shè)置來(lái)布置并且包括根據(jù)共同柵極設(shè)置而布置的第一 PMOS晶體管；第一處理裝置也包括反饋級(jí)，反饋級(jí)的輸入連接到放大器的輸出并且反饋級(jí)的輸出連接到第一級(jí)的輸入以及芯的至少一個(gè)端子，反饋級(jí)將由中間電流穿越，中間電流等于與絕對(duì)溫度成正比的電流和與絕對(duì)溫度成反比的電流之和，并且輸出模塊連接到所述反饋級(jí)。因此，根據(jù)這一方面，基于第二生成裝置生成的與絕對(duì)溫度成反比的電流來(lái)偏置在折疊模式中布置的第一放大器的第一級(jí)，由此允許如下電流流動(dòng)于第一放大器的反饋級(jí)中，該電流等于與絕對(duì)溫度成正比的電流和與絕對(duì)溫度成反比的電流之和。因此，通過這一結(jié)構(gòu)避免使用重復(fù)的大量橫向電阻器，由此允許節(jié)省空間而又賦予很低電流消耗，因?yàn)槌斯?jié)約電阻之外，第一級(jí)的使電流Ictat分流的支路也適于作為放大器。與共同源極設(shè)置(其中輸入信號(hào)驅(qū)動(dòng)MOS晶體管的柵極)有區(qū)別的共同柵極設(shè)置(其中輸入信號(hào)驅(qū)動(dòng)MOS晶體管的源極)使得有可能減少輸入阻抗，因?yàn)轵?qū)動(dòng)源極而不是柵極，由此使得具體有可能提高PSRR參數(shù)。另外，放大器的第一級(jí)的折疊設(shè)置(其中包含PMOS晶體管的支路連接于芯的端子與參考電壓(例如接地)之間)區(qū)別于堆疊設(shè)置(其中第一級(jí)的晶體管與反饋級(jí)的晶體管和芯的晶體管堆疊)、因此使得有可能在與MOS晶體管的漏極-源極電壓與二極管電壓之和相等的最小電源電壓(即約O. 9伏)下操作。使用PMOS晶體管也允許“經(jīng)過底部”偏置第一級(jí)(也就是說(shuō)，偏置電流流向接地)。另外，使用以共同柵極方式裝配的PMOS晶體管(這些晶體管需要負(fù)柵極-源極電壓Vgs用于它們的操作)有助于能夠在上文提到的電源的最小電壓下操作設(shè)備。根據(jù)一個(gè)實(shí)施例，第二生成裝置包括連接到芯的端子的跟隨放大器設(shè)置。因此，跟隨放大器設(shè)置恢復(fù)在芯的端子處可用的與絕對(duì)溫度成反比的電壓，以便基于與絕對(duì)溫度成反比的對(duì)應(yīng)電流偏置第一放大器的第一級(jí)?！じS放大器設(shè)置的若干結(jié)構(gòu)是可能的。例如，有可能設(shè)想跟隨放大器設(shè)置，跟隨放大器設(shè)置連接到芯的端子并且與第一放大器分離、包括常規(guī)結(jié)構(gòu)(例如具有共同源極的類型)的第二放大器和連接于第二放大器的輸出與第二放大器的正輸入之間的反饋晶體管。也就是說(shuō)，跟隨放大器設(shè)置包括如下第二放大器和反饋晶體管是特別有利的，第二放大器擁有至少一個(gè)第一級(jí)，第一級(jí)也基于所述與絕對(duì)溫度成反比的電流來(lái)偏置、包括根據(jù)共同柵極設(shè)置而布置的第二 PMOS晶體管，第二放大器的第一級(jí)具有與所述第一放大器的第一級(jí)共同的部分，反饋晶體管連接于第二放大器的輸出與第二放大器的輸入之間。具有用于兩個(gè)放大器的第一級(jí)的共同部分這一事實(shí)使得有可能減少電流消耗并且提高在兩個(gè)放大器之間的匹配。另外，將共同柵極設(shè)置中的PMOS晶體管用于第二放大器的第一級(jí)賦予與上文針對(duì)第一放大器的第一級(jí)指不的優(yōu)點(diǎn)相同的優(yōu)點(diǎn)。另外，兩個(gè)放大器的第一級(jí)具有共同部分這一事實(shí)使得有可能使第二放大器的第一級(jí)具有折疊設(shè)置。因此，不僅該設(shè)備可以作為整體在與MOS晶體管的漏極-源極電壓與二極管電壓之和相等的最小電源電壓(即約O. 9伏)下操作，而且這一最小電源電壓將跟隨技術(shù)趨勢(shì)并且如果MOS晶體管的漏極-源極電壓和/或二極管電壓的值減少則降至O. 9伏以下。這對(duì)于共同源極設(shè)置中的與第一放大器完全分離的第二常規(guī)跟隨放大器而言情況未必如此，如果與使用的技術(shù)對(duì)應(yīng)的電源電壓太低，則第二常規(guī)跟隨放大器可能需要比該電源電壓更大的電源電壓。雖然各種類型的架構(gòu)是可能的，但是具體為與芯的單個(gè)端子連接的反饋，優(yōu)選的是第一放大器為差動(dòng)輸入單輸出放大器并且反饋級(jí)為單輸入差動(dòng)輸出反饋級(jí)。比如這樣的差動(dòng)-差動(dòng)全局架構(gòu)使得有可能具有在流動(dòng)于芯的兩個(gè)晶體管(二極管)中的電流之間的良好相等并且因此具有與絕對(duì)溫度成正比的電流相對(duì)于溫度的更好線性度。根據(jù)一個(gè)實(shí)施例，偏置回路連接于第二生成裝置與第一放大器和第二放大器的相應(yīng)第一級(jí)之間并且設(shè)計(jì)成基于與絕對(duì)溫度成反比的電流偏置這些第一級(jí)中的每級(jí)。根據(jù)一個(gè)實(shí)施例，所述第一放大器包括在共同源極型設(shè)置中布置的并且連接于第一級(jí)的輸出與反饋級(jí)的輸入之間的反相器級(jí)，該反相器級(jí)的輸出形成放大器的輸出，并且所述第二放大器包括在共同源極型設(shè)置中布置、連接于第一級(jí)的輸出與反饋晶體管的柵極之間的反相器級(jí)。添加這樣的反相器級(jí)使得具體有可能增加用于電源電壓的可能值的跨度并且尤其是如果增益明顯則進(jìn)一步提高PSRR參數(shù)。根據(jù)另一方面，提出一種包括如上文限定的設(shè)備的集成電路。根據(jù)另一方面，提出一種用于生成可調(diào)帶隙參考電壓的方法，該方法包括生成與絕對(duì)溫度成正比的電流，包括均衡在芯的端子兩端的電壓，該芯被設(shè)計(jì)成然后由所述與絕對(duì)溫度成正比的電流穿越；生成與絕對(duì)溫度成反比的電流；將這兩個(gè)電流求和；以及基于所述電流之和生成所述帶隙參考電壓。根據(jù)這一方面的一般特征，所述均衡包括在芯的端子兩端連接第一反饋放大器，第一反饋放大器擁有至少一個(gè)第一級(jí)，該第一級(jí)布置為折疊設(shè)置并且包括根據(jù)共同柵極設(shè)置而布置的第一 PMOS晶體管；以及基于所述與絕對(duì)溫度成反比的電流偏置所述第一級(jí)，兩·個(gè)電流的所述求和在第一放大器的反饋級(jí)中執(zhí)行。根據(jù)一種實(shí)施方式，通過使用第二反饋放大器來(lái)生成所述與絕對(duì)溫度成反比的電流，第二反饋放大器擁有至少一個(gè)第一級(jí)，該第一級(jí)具有與第一放大器的第一級(jí)共同的部分，并且第二放大器的第一級(jí)也基于所述與絕對(duì)溫度成反比的電流來(lái)偏置。有可能用所述與絕對(duì)溫度成反比的電流或者用這一與絕對(duì)溫度成反比的電流的一部分偏置第一放大器的第一級(jí)和第二放大器的第一級(jí)。


在考察對(duì)完全非限制性的實(shí)施例和實(shí)施方式的具體描述和以下附圖時(shí)將清楚本發(fā)明的其它優(yōu)點(diǎn)和特征，這些優(yōu)點(diǎn)和特征使得具體有可能提高輸出信號(hào)的穩(wěn)定性而又增加增益，在附圖中-圖I至圖3示意地圖示了根據(jù)本發(fā)明的生成設(shè)備的各種實(shí)施例，這些實(shí)施例允許根據(jù)本發(fā)明的方法的各種實(shí)施方式。
具體實(shí)施例方式在圖I中，標(biāo)號(hào)DIS表不用于生成帶隙電壓VBG的設(shè)備。例如以集成于集成電路Cl內(nèi)的方式生產(chǎn)這一設(shè)備DIS。設(shè)備DIS包括芯CR，該CR被設(shè)計(jì)成當(dāng)在它的兩個(gè)端子BEl和BE2的電壓Vl和V2均衡時(shí)由與絕對(duì)溫度成正比的內(nèi)部電流Iptat穿越。這里，芯CR包括以二極管方式裝配的并且與電阻器Rl串聯(lián)連接于輸入端子BEl與鏈接到參考電壓(這里為接地)的端子B2之間的第一 PNP雙極晶體管(稱為Ql)。芯CR也包括也以二極管方式裝配的并且串聯(lián)連接于芯的第二端子BE2與鏈接到接地的端子B2之間的PNP雙極晶體管(稱為Q2)。晶體管Ql的大小和晶體管Q2的大小不同并且具有比值M，這樣使得穿過晶體管Ql的電流的密度不同于穿過晶體管Q2的電流的密度。當(dāng)然也將有可能使用晶體管Q2和大小都與晶體管Q2的大小相同的M個(gè)并聯(lián)的晶體管Ql。如本領(lǐng)域技術(shù)人員公知的那樣，當(dāng)電壓Vl和V2相等或者基本上相等時(shí)，穿過電阻器Rl的內(nèi)部電流Iptat然后與絕對(duì)溫度成正比并且等于KTLog (M) /qRl，其中K表示玻耳茲曼常數(shù)，T表示絕對(duì)溫度，q表示電子的電荷,而Log表示納皮爾對(duì)數(shù)函數(shù)。該設(shè)備也包括第一放大器AMP1，該AMPl這里擁有在共同柵極設(shè)置中和在折疊設(shè)置中布置的第一級(jí)ETl。放大器AMPl由反饋級(jí)ETR反饋，該ETR連接于第一級(jí)ETl的(因此連接于放大器AMPl的)輸出BSl與第一級(jí)的差動(dòng)輸入ΒΕΙ、BE2之間，該差動(dòng)輸入也形成芯CR的兩個(gè)端子。反饋放大器因此被設(shè)計(jì)成均衡在芯CR的端子ΒΕΙ、BE2的電壓VI、V2。放大器AMPl的第一級(jí)ETl (這里為具有差動(dòng)輸 入和單個(gè)輸出的級(jí))這里包括差動(dòng)成對(duì)支路，這些支路包括由其柵極相互連接的成對(duì)PMOS晶體管M3、M4。這兩個(gè)PMOS晶體管在共同柵極設(shè)置中，它們的接收輸入信號(hào)的相應(yīng)源極連接到兩個(gè)輸入端子BE1、BE2。在端子BEl、BE2兩端的電壓在整個(gè)溫度跨度內(nèi)為500mV至800mV的量級(jí)。以二極管方式裝配晶體管M4，它的漏極鏈接到它的柵極。在晶體管M3和M4的柵極的端子兩端的電壓V3等于V2減去M4的柵極-源極電壓。它至少等于晶體管M8的漏極-源極飽和電壓(即100毫伏的量級(jí))。在晶體管M3和M4的端子兩端的電壓Vgs因而為負(fù)并且與PMOS晶體管的操作兼容。晶體管M3的漏極這里形成第一級(jí)ETl的輸出端子BSl。第一級(jí)ETl也包括由其柵極相互連接的兩個(gè)NMOS偏置晶體管M7和M8。晶體管M7串聯(lián)連接于晶體管M3的漏極與鏈接到接地的端子B2之間，并且晶體管M8串聯(lián)連接于晶體管M4的漏極與端子B2之間。在共同源極設(shè)置中布置的反饋級(jí)ETR包括由其柵極相互連接的成對(duì)PMOS晶體管M1、M2。PMOS晶體管Ml的源極連接到與電源電壓Vdd鏈接的端子BI，并且它的漏極連接到端子BE I。PMOS晶體管M2的源極也連接到電源端子BI，并且它的漏極連接到芯的端子BE2。級(jí)ETl的電壓輸出端子BSl連接到級(jí)ETR的輸入(晶體管Ml和M2的柵極)。反饋級(jí)因此這里為單輸入差動(dòng)輸出級(jí)，由此使得有可能獲得完全差動(dòng)的全局架構(gòu)。設(shè)備DIS也包括跟隨放大器設(shè)置，該跟隨放大器設(shè)置包括第二運(yùn)算放大器AMP2。第二放大器AMP2包括第一級(jí)ET10，該ETlO包括差動(dòng)成對(duì)支路，這些支路這里包括由其柵極相互連接的成對(duì)PMOS晶體管M4、M5。晶體管M4的源極連接到芯CR的端子BE2，而晶體管M5的漏極形成第一級(jí)ETlO的輸出端子BSlO并且連接到反饋晶體管M9的柵極，該M9的漏極連接到晶體管M5的源極。晶體管M4和M5的源極因此這里形成差動(dòng)輸入，并且這一放大器AMP2的目的是均衡分別存在于第一級(jí)ETlO的差動(dòng)輸入處的電壓V2和V6。第一級(jí)ETlO也包括由其柵極相互連接的兩個(gè)NMOS偏置晶體管M8和M6。晶體管M6串聯(lián)連接于晶體管M5的漏極與端子B2之間。因此這里可見，也根據(jù)共同柵極設(shè)置來(lái)布置PMOS晶體管M4和M5。另外，第二放大器AMP2的第一級(jí)ETlO具有與第一放大器AMPl的第一級(jí)ETl共同的部分(在這一實(shí)例中為支路M4、M8)。也根據(jù)折疊設(shè)置來(lái)布置放大器AMP2的第一級(jí)ETlO。這里包括電阻器R2的第一電阻電路CRSl串聯(lián)連接于反饋晶體管M15的漏極與接地(端子B2)之間。由反饋晶體管M9反饋的第二放大器AMP2以及第一電阻路徑CRSl形成用于生成與絕對(duì)溫度成反比的電流Ictat的第二裝置。設(shè)備DIS也包括連接于第二生成裝置(并且更具體為反饋晶體管M9的柵極)與第一級(jí)ETl和ETlO之間的偏置回路BPL。偏置回路BPL這里包括反饋晶體管M9以及第一附加晶體管M10,該MlO的柵極連接到反饋晶體管M9的柵極?！ぞw管MlO的源極連接到電源端子BI，每個(gè)晶體管M9和MlO的大小(溝道寬度W/溝道長(zhǎng)度L)相同，從而晶體管M9和MlO形成第一電流復(fù)制裝置，從而穿過晶體管MlO的電流等于穿過晶體管M9的電流。除了下文將更具體回顧其功能的晶體管Mll之外，偏置回路也包括由偏置晶體管M6、M7、M8并且由晶體管M12形成的電流鏡，該M12以二極管方式裝配并且串聯(lián)連接于晶體管Mll與鏈接到接地的端子B2之間。設(shè)備DIS也包括輸出模塊MDS，該MDS這里包括由反饋級(jí)的PMOS晶體管M1、M2并且由稱為M13的第二 PMOS附加晶體管形成的第二電流復(fù)制裝置。這一晶體管M13的柵極連接到晶體管Ml、M2的柵極，且它的源極鏈接到電源端子BI。它的漏極通過下文將更具體回顧其功能的晶體管M14鏈接到設(shè)備的輸出端子BS。雖然晶體管M13的大小與晶體管M1、M2的大小之比可以是任意的，但是晶體管M13的大小這里取為等于晶體管M2的大小(等于晶體管Ml的大小)，這樣使得第二復(fù)制裝置Ml、M2、M13遞送與流動(dòng)于反饋級(jí)中的中間電流相等的復(fù)制電流。輸出模塊MDS也包括第二電阻路徑CRS2，該CRS2包括這里連接于輸出端子BS與接地(端子B2)之間的電阻器R3。在穩(wěn)態(tài)中(也就是說(shuō)，當(dāng)電壓Vl和V2均衡或者幾乎均衡時(shí))，內(nèi)部電流Iptat穿越芯CR。另外，在芯的端子BE2處可用的電壓V2為CTAT電壓(也就是說(shuō)，與絕對(duì)溫度成反比的電壓)。通過共同柵極方式，兩個(gè)反饋放大器也可以被視為反饋回路，該反饋回路調(diào)節(jié)電壓V4 (第一級(jí)ETl的輸出電壓)和V7 (第一級(jí)ETlO的輸出電壓)以便獲得在以下電流之間的以下等式Imi — Im2 — Ii3+IriImi — Ii5+Ir2如上文所示，由反饋晶體管M9反饋的第二放大器AMP2用電壓V2的值均衡在這兩個(gè)輸入處存在的電壓V2和V6。因而穿過反饋晶體管M9并且因而穿過第一電阻路徑CRSl的電阻器R2的電流為與絕對(duì)溫度成反比的電流Ictat = V2/R2。通過由晶體管M9和MlO形成的第一電流復(fù)制裝置，在偏置回路BPL的支路M10、MlI、Ml2中復(fù)制這一電流。另外通過大小相同并且因而形成電流鏡的晶體管M7、M8、M12，在第一放大器AMPl的第一級(jí)ETl的差動(dòng)對(duì)的支路中復(fù)制這一電流。也通過大小相同并且因而形成電流鏡的晶體管M6、M8、M12，在第二放大器AMP2的第一級(jí)ETlO的差動(dòng)對(duì)的支路中復(fù)制這一電流。因此用電流Ictat偏置第一級(jí)ETl和第一級(jí)ETlO 二者。因而，流動(dòng)于第一放大器AMPl的反饋級(jí)ETR中(也就是說(shuō)，流過晶體管Ml和M2)的中間電流鑒于第一級(jí)的折疊設(shè)置而為流動(dòng)于芯CR中的電流Iptat與電流Ictat之和。這一中間電流Iptat+Ictat 等于一^一 + ^。通過由晶體管Ml、M2和M13(所有三個(gè)晶體管在這一實(shí)施例中為相同大小)形成的第二電流復(fù)制裝置，隨后在輸出模塊MDS的第二電阻布局CRS2中復(fù)制這一中間電流。
·
因而這一復(fù)制電流這里等于流動(dòng)于反饋級(jí)中的中間電流。由于存在電阻器R3，輸
出電壓VBG等于蕓卜2+弓盧^。
R2 ^ Rl q^通過正確選擇比值R2/R1，可以針對(duì)給定溫度(例如27°C )將電壓VBG的依賴于溫度的系數(shù)歸零，并且電壓VBG的值然后針對(duì)這一給定溫度被視為獨(dú)立于絕對(duì)溫度(也就是說(shuō)，它將在這一給定溫度周圍的溫度跨度內(nèi)變化很小)。電阻器R3的值使得有可能調(diào)節(jié)電壓VBG的值。雖然并非不可或缺，但是輔助晶體管Mll和M14(它們的柵極連接到晶體管M3、M4和M5的柵極)分別與晶體管MlO和M14形成兩個(gè)共源共柵設(shè)置。存在第一共源共柵晶體管Mll使得有可能獲得在晶體管MlO的漏極電壓V8與在存在于第二放大器AMP2的輸入處的電壓V6之間的良好相等，由此在M9-M10的電平確保很好的電流復(fù)制。輸出電壓VBG的PSRR參數(shù)依賴于在電阻路徑CRS2的電平的電源抑制和流動(dòng)于反饋級(jí)ETR中的中間電流Iptat+Ictat的電源抑制。通過添加共源共柵晶體管M14來(lái)提高在電阻路徑CRS2中的電源抑制。鑒于共源共柵晶體管M14，一般而言R3被選擇成以便能夠獲得比電壓V2在溫度跨度上的最小值嚴(yán)格更少的電壓VBG的值。如果去除共源共柵晶體管M14，則有可能選擇R3以便能夠獲得電壓VBG的更高值(上至Vdd-VDSSAT，其中VDSSAT表示晶體管M13的漏極-源極飽和電壓)，但是這以PSRR參數(shù)的惡化為代價(jià)。在共同柵極設(shè)置中布置級(jí)ETl的PMOS晶體管這一事實(shí)也提高中間電流的電源抑制。實(shí)際上，在端子BEl和BE2處的阻抗然后明顯減少，由此使得有可能增加PSRR參數(shù)。另外，反饋將這一阻抗除以等于I加上開環(huán)增益的因子，由此進(jìn)一步提高PSRR參數(shù)。最后由于在兩個(gè)放大器的前兩級(jí)之間存在共同部分而減少設(shè)備的消耗。圖I的設(shè)備由于在晶體管M3和M4的漏極電壓V3與V4之間的不相等而在端子BEl與BE2之間(在電壓Vl和V2上)表現(xiàn)隨溫度可變的電壓偏移。這在某些應(yīng)用中可能是障礙。為了補(bǔ)救這一點(diǎn)而又增加用于電源電壓Vdd以及PSRR比的可能值的跨度，有可能使用圖2中所示的設(shè)備DIS的實(shí)施例。相對(duì)于先前實(shí)施例，圖2中所示設(shè)備DIS的放大器AMPl的第一級(jí)ETl具有不同結(jié)構(gòu)，但是仍然表現(xiàn)為共同柵極設(shè)置的折疊布置。更具體而言，第一級(jí)ETl包括連接于芯的兩個(gè)端子BEl和BE2與參考端子B2 (接地)之間的第一差動(dòng)成對(duì)支路，這一第一差動(dòng)成對(duì)支路包括第一對(duì)PMOS晶體管M3和M4。第一級(jí)ETl另外包括以交叉方式連接于芯的兩個(gè)端子BEl和BE2與參考電壓(端子B2)之間的第二差動(dòng)成對(duì)支路，這一第二差動(dòng)成對(duì)支路包括第二對(duì)PMOS晶體管M5和M40。以二極管方式裝配第一對(duì)晶體管的晶體管M3和M4，它們的漏極連接到它們的柵極。另外，晶體管M5的柵極鏈接到晶體管M3的柵極，而晶體管M40的柵極鏈接到晶體管M4的柵極。兩對(duì)的相應(yīng)晶體管M3、M5這一配對(duì)恰如兩對(duì)的 相應(yīng)晶體管M4、M40這一配對(duì)一樣形成偽電流鏡。每個(gè)配對(duì)形成偽電流鏡，因?yàn)槊總€(gè)配對(duì)的兩個(gè)晶體管的源極不同。如此是因?yàn)榱鲃?dòng)于每個(gè)配對(duì)的兩個(gè)晶體管中的電流的相等源于設(shè)備在穩(wěn)態(tài)中(也就是說(shuō)，當(dāng)電壓Vl和V2均衡或者幾乎均衡時(shí))均衡兩個(gè)對(duì)應(yīng)晶體管的源極這一事實(shí)。然后獲得復(fù)制電流，并且每個(gè)晶體管配對(duì)然后在功能上表現(xiàn)為電流鏡。每個(gè)配對(duì)因此可以被視為在結(jié)構(gòu)上形成偽電流鏡且在功能上形成為電流鏡。第一差動(dòng)成對(duì)支路包括分別與PMOS晶體管M3和M4串聯(lián)連接的稱為M7和M8的兩個(gè)NMOS偏置晶體管。第二差動(dòng)成對(duì)支路包括第一互補(bǔ)NMOS晶體管M90和第二互補(bǔ)晶體管M100，以二極管方式裝配，它們的柵極相互連接，并且它們一起形成電流鏡。稱為M90的第一互補(bǔ)NMOS晶體管的漏極連接到PMOS晶體管M5的漏極，并且它的源極鏈接到接地(端子B2)。類似地，稱為MlOO的互補(bǔ)NMOS晶體管的漏極連接到晶體管M40的漏極，并且它的源極鏈接到端子B2。另外相對(duì)于圖I的實(shí)施例，設(shè)備DIS的放大器AMPl這里包括在共同源極型設(shè)置中布置的反相器級(jí)ET2 (第一級(jí)的輸出信號(hào)驅(qū)動(dòng)MOS晶體管的柵極)，這一反相器級(jí)連接于第一級(jí)ETl的由第一 PMOS晶體管M5的漏極形成的輸出BSl與反饋級(jí)ETR的輸入之間，反相器級(jí)的輸出BS2形成放大器AMPl的輸出。反相器級(jí)ET2這里包括第一 NMOS晶體管MllO以及PMOS晶體管M130。NMOS晶體管Ml 10的源極鏈接到參考端子B2 (接地)，而PMOS晶體管M130的源極鏈接到電源端子BI。晶體管MllO和M130的漏極鏈接在一起并且形成反相器級(jí)ET2的輸出BS2。這一輸出BS2鏈接到晶體管Ml、M2、M13的柵極?；パa(bǔ)NMOS晶體管MlO的大小(比值W/L，其中W表示溝道的寬度而L表示溝道的長(zhǎng)度)等于反相器級(jí)ET2的第一 NMOS晶體管Mll的大小，該Mll的柵極連接到級(jí)ETl的輸出 BSl0這里同樣，級(jí)ETl在這一實(shí)施例中為差動(dòng)輸入單輸出級(jí)，而反相器級(jí)ET2為單輸入單輸出級(jí)。第二放大器AMP2的第一級(jí)ETlO除了與放大器AMPl的第一級(jí)ETl共同的兩個(gè)支路M4、M8和M40、MlOO之外還包括三個(gè)其它支路。更具體而言，連接于反饋晶體管M9的漏極與端子B2(接地)之間的第一支路包括PMOS晶體管M120，該M120的柵極連接到MOS晶體管M4和M40并且該M120與以二極管方式裝配的NMOS晶體管M140串聯(lián)連接。級(jí)ETlO的第二支路連接于芯CR的端子BE2與端子B2之間并且包括與NMOS晶體管M160串聯(lián)連接的PMOS晶體管M150。NMOS晶體管M140和M160這里形成電流鏡。級(jí)ETlO的第三支路連接于反饋晶體管M9的漏極與端子B2之間并且并入以二極管方式裝配的PMOS晶體管M170，該M170的柵極連接到PMOS晶體管M150的柵極。這一PMOS晶體管Ml70與NMOS偏置晶體管M6串聯(lián)連接。晶體管Ml50和Ml70也形成偽電流鏡。晶體管M150的漏極形成第一級(jí)ETlO的輸出端子BS10?！ひ蚨@里因此可見，第二放大器的第一級(jí)ETlO也包括以交叉方式在一方面為芯的端子BE2和反饋晶體管M9的輸出與另一方面為在端子B2存在的參考電壓之間連接的差動(dòng)成對(duì)支路。為了分別與芯的兩個(gè)端子BEl和BE2連接的支路數(shù)目相等，第一處理裝置這里包括連接于端子BEl與端子B2之間并且也連接到偏置回路BPL的虛支路BDM。未參與放大器AMPl的實(shí)際操作的這一虛支路包括以二極管方式裝配的并且與NMOS偏置晶體管M2C串聯(lián)連接的第一虛P(yáng)MOS晶體管M2B，該M2C的柵極連接到偏置晶體管M7、M8和M6以及連接到偏置回路BPL的晶體管M12。因此三個(gè)支路連接到端子BEl并且三個(gè)支路連接到端子BE2。因此平衡電路。第二放大器AMP2也包括反相器級(jí)ET20，該ET20包括與PMOS晶體管M190串聯(lián)連接的NMOS晶體管M180。PMOS晶體管M190的源極連接到端子BI，并且NMOS晶體管M180的源極連接到端子B2。晶體管M180和M190的共同漏極形成放大器AMP2的輸出端子BS20。這一輸出端子連接到反饋晶體管M9的柵極以及晶體管M190的柵極。因而這里以二極管方式裝配晶體管M190，由此對(duì)反相器級(jí)ET20賦予相對(duì)低增益。另外，級(jí)ETlO的NMOS晶體管140的大小(比值W/L)等于級(jí)ET20的NMOS晶體管150的大小。反饋晶體管M9的大小這里是級(jí)ET20的晶體管M190和偏置回路BPL的晶體管MlO的大小的五倍那樣大。因而，注意到各種電流鏡、偽電流鏡和偏置回路，盡管電流Ictat在穩(wěn)態(tài)中流動(dòng)于電阻器R2中，但與5Ictat/3相等的電流在穩(wěn)態(tài)中流動(dòng)于晶體管M9中，而與Ictat/3相等的電流流動(dòng)于級(jí)ET20中和偏置回路的支路M10、Mll中。鑒于存在晶體管M12、M6、M7、M8和M2C，偏置回路BPL使得有可能使與Ictat/3相等的偏置電流流動(dòng)于支路M6、M70中、支路M8、M4中、支路M7、M3中和虛支路BDM中。另外，偽電流鏡M150、M170和電流鏡M140、M160使得有可能使電流Ictat/3流動(dòng)于支路M120、M140中和支路M150、M160中。類似地，偽電流鏡M4、M40和M3、M5使得有可能使與Ictat/3相等的電流流動(dòng)于支路M40、MlOO中和支路M5、M90中。因而，流動(dòng)于反饋級(jí)ETR中的中間電流仍然等于Iptat+Ictat。
級(jí)ET2的晶體管M130的大小也為晶體管M9的大小的五分之一，電流Ictat/3也流動(dòng)于級(jí)ET2中。雖然以二極管方式布置級(jí)ET20的晶體管M190，但是用于電源電壓的允許值的跨度比在圖I的實(shí)施例中更高，因?yàn)殡妷篤7(端子BS2)的動(dòng)態(tài)擺幅大于圖I的設(shè)備的電壓V4(端子BSl)的動(dòng)態(tài)擺幅(該動(dòng)態(tài)擺幅跟隨電源電壓Vdd的增加從而最終造成圖I的設(shè)備的晶體管M3的漏極-源極電壓的夾斷)。實(shí)際上，在圖2的實(shí)施例中，當(dāng)電源電壓增加時(shí)，電壓V7增加，但是電壓V5保持固定，因?yàn)檫@一電壓驅(qū)動(dòng)以接地為參考的NMOS晶體管(晶體管M110)的柵極。按照指示，盡管電源電壓Vdd的可能變化的跨度對(duì)于圖I的設(shè)備而言為300毫伏的量級(jí)，但是它對(duì)于圖2的設(shè)備而言在約O. 9伏與晶體管的擊穿電壓值之間延伸。另外，由于電壓V5 (晶體管M5的漏極)驅(qū)動(dòng)NMOS晶體管(在這一實(shí)例中為級(jí)ET2的晶體管Ml 10)的柵極，而電壓V6 (晶體管M40的漏極)也驅(qū)動(dòng)NMOS晶體管(在這一實(shí)例·中為電流鏡M90、M100的晶體管M100)的柵極，并且由于晶體管MllO和MlOO的大小相同并且這兩個(gè)晶體管基本上由相同電流(即電流Ictat/3)穿越，所以存在電壓V5和V6的準(zhǔn)相等并且因而存在電壓Vl和V2的電平偏移的明顯減少。這里應(yīng)當(dāng)注意，電流鏡M90、MlOO也使得有可能恢復(fù)差動(dòng)并且實(shí)際上允許用于第一級(jí)ETl的單個(gè)輸出。類似地，由于電壓VlO (晶體管M150的漏極)驅(qū)動(dòng)NMOS晶體管(在這一實(shí)例中為級(jí)ET20的晶體管M180)的柵極，而電壓V9 (晶體管M120的漏極)也驅(qū)動(dòng)NMOS晶體管(在這一實(shí)例中為電流鏡M140、M160的晶體管M140)的柵極，并且由于晶體管M140和M180的大小相同并且這兩個(gè)晶體管基本上由相同電流(即電流Ictat/3)穿越，所以存在電壓V9和VlO的準(zhǔn)相等并且因而存在電壓V2和V8的電平偏移的明顯減少。偏移另外鑒于在電壓V7與V12之間的不相等而持續(xù)，但是它的影響除以級(jí)ET2和級(jí)ET20的增益。另外，在具體例子中，在27°C，V7 = V12，因?yàn)樵谶@一溫度，Iptat ^ Ictat并且已經(jīng)選擇M1、M2和M13的大小以便滿足這一等式。因此，偏移在_40°C到125°C的整個(gè)跨度內(nèi)很低。也將注意到，第二放大器AMP2的第一級(jí)ETlO也為差動(dòng)輸入單輸出級(jí)，電流鏡M140、M160使得有可能恢復(fù)差動(dòng)并且產(chǎn)生單輸出電壓V10。另外，這一實(shí)施例使得有可能由于差動(dòng)成對(duì)支路的交叉耦合而進(jìn)一步增加PSRR參數(shù)，這些支路允許增益增加一倍。另外，在圖2的設(shè)備中存在第二反相器級(jí)ET2和ET20允許增加開環(huán)增益(即使鑒于反相器級(jí)ET20的低增益而削弱這一增加)，由此往往提高PSRR參數(shù)。也就是說(shuō)，由于在圖2的實(shí)施例中存在第二反相器級(jí)ET2、ET20，可能產(chǎn)生輸出信號(hào)的穩(wěn)定性問題從而引起在這一信號(hào)中存在持續(xù)振蕩。因此在某些應(yīng)用中可能有必要例如通過添加電容器來(lái)補(bǔ)償這些振蕩。圖3的實(shí)施例使得有可能繼續(xù)賦予用于電源電壓的值的更大跨度而又使得有可能更容易補(bǔ)償這些振蕩。參照?qǐng)D2的實(shí)施例，這時(shí)，放大器AMPl的第一級(jí)ETl不僅包括以二極管方式裝配的晶體管MlOO而且包括晶體管M90。
以二極管方式裝配的晶體管M90與反相器級(jí)ET2的NMOS晶體管MllO (該MllO的柵極鏈接到晶體管M90的漏極)一起形成電流鏡。另外，在這一實(shí)施例中，反相器級(jí)ET2包括第二支路，該支路包括NMOS晶體管M124和串聯(lián)連接于電源端子BI與另外以接地(源極到端子B2的連接)為參考的晶體管M124之間的以二極管方式裝配的PMOS晶體管Ml25。晶體管M125的柵極另外鏈接到級(jí)ET2的PMOS晶體管M130的柵極，這兩個(gè)晶體管Ml25和Ml30因此形成電流鏡。與晶體管M90和MllO類似，晶體管MlOO和M124形成NMOS電流鏡，晶體管M124的柵極鏈接到晶體管MlOO的漏極。這時(shí)，級(jí)ETl為差動(dòng)輸入差動(dòng)輸出級(jí)，第一級(jí)ETl的差動(dòng)輸出BS100-BS110由晶體管M90和MlOO的漏極形成?！ひ虼?，這時(shí)，反相器級(jí)ET2為差動(dòng)輸入單輸出級(jí)。關(guān)于第二放大器AMP2的級(jí)ET10，除了這里它同樣包括與第一放大器的第一級(jí)ETl共同的部分這一事實(shí)之外，它還表現(xiàn)與圖2的結(jié)構(gòu)不同的結(jié)構(gòu)。更具體而言，以二極管方式裝配連接到晶體管M150的晶體管M160，并且晶體管M140和M160的相應(yīng)漏極形成用于這一第一級(jí)ETlO的差動(dòng)輸出BS200-BS210。另外，第二反相器級(jí)ET20恰如第二級(jí)ET2 —樣包括附加支路，該支路連接于端子BI與B2之間，并且包括以二極管方式連接的PMOS晶體管M195以及NMOS晶體管M194，該M194的柵極連接到晶體管M140的柵極并且因而連接到它的漏極。晶體管M194和M140因而以與晶體管M160和M180相同的方式形成電流鏡。晶體管M195的柵極鏈接到晶體管M190的柵極，并且這兩個(gè)晶體管因而形成電流鏡。這里將注意，在這一實(shí)施例中，級(jí)ET20為具有差動(dòng)輸入和單個(gè)輸出BS20的級(jí)。另外，這時(shí)，反相器級(jí)ET20的增益比圖2的級(jí)ET20的增益大得多，因?yàn)檫@時(shí)未以二極管方式裝配晶體管M190。鑒于偏置回路BPL以及各種電流鏡和偽電流鏡，電流Ictat/3流動(dòng)于級(jí)ET1、ET10、ET2和ET20的每個(gè)支路中以及虛支路BDM中。另外，晶體管M9的大小為晶體管MlO的大小的五倍那樣大，從而與5Ictat/3相等的電流在穩(wěn)態(tài)中穿過它。相對(duì)于圖2的結(jié)構(gòu)，增益尚未增加，因?yàn)榈谝患?jí)ETlO的增益鑒于二極管M160而更低。另一方面，向反相器級(jí)ET20傳送增益，更容易完成針對(duì)不穩(wěn)定的補(bǔ)償，因?yàn)樵谳敵鎏幍碾娙葜蹈?。另外，以與上文說(shuō)明的方式相似的方式，由于在端子BS2的電壓V7的動(dòng)態(tài)擺幅明顯而電壓V5在電源電壓變化時(shí)保持固定，所以用于電源電壓的允許值的跨度明顯。另外，如上文說(shuō)明的那樣，由于電壓V5和V6( 二者驅(qū)動(dòng)由同一電流(即電流Ictat/3)穿越的大小相同的MOS晶體管)的相等以及電壓V9和VlO ( 二者也驅(qū)動(dòng)由同一電流(即電流Ictat/3)穿越的大小相同的MOS晶體管)的相等，所以這里仍然有在兩個(gè)放大器的前兩級(jí)的各種輸入電壓之間的電壓偏移的明顯減少。按照指示，這樣的結(jié)構(gòu)的開環(huán)放大器在穩(wěn)態(tài)中(在DC( “直流”)之下)增益值為60dB的量級(jí)，而PSRR參數(shù)為80dB的量級(jí)。電源電壓可以在約O. 9伏與晶體管的擊穿電壓值之間變化。另一方面，在某些應(yīng)用中，這樣的結(jié)構(gòu)如果在晶體管Ml和M2的柵極電平的電容值不足夠則可能由于存在兩個(gè)增益級(jí)而需要補(bǔ)償?？梢酝ㄟ^例如將電容器(NM0S晶體管M300)放置于輸出端子BS20與電源端子BI之間而在電源電壓Vdd與電壓V12之間實(shí)現(xiàn)這
一補(bǔ)償。也將注意到，NMOS晶體管M400形成的電容器連接于設(shè)備的輸出端子BS與參考端子B2之間。這一電容器使得有可能產(chǎn)生基于VBG的低通濾波器，由此提高對(duì)噪聲的抗擾性。另外，也將注意到，圖2的共源共柵晶體管M14已經(jīng)重復(fù)為兩個(gè)晶體管M14A和M14B，這樣使得這兩個(gè)晶體管M14A和M14B的柵極連接到基本上相同數(shù)目的NMOS晶體管柵·極(在這一實(shí)例中為晶體管M2B以及M3和M5的柵極)，這樣做是為了平衡電路的雜散電容。最后，輸出模塊MDS這里包括兩個(gè)其它PMOS晶體管(即晶體管M200和晶體管M13B)。晶體管M200的柵極連接到晶體管M9和MlO的柵極。晶體管M200的大小為晶體管MlO的大小的三倍那樣大，從而電流Ictat在穩(wěn)態(tài)中穿越它。因此，該設(shè)備擁有由晶體管M200的漏極形成的并且遞送與絕對(duì)溫度成反比的參考電流的第一附加輸出端子BSA。另外，輸出模塊MDS包括另一 PMOS晶體管Ml3B，該晶體管的柵極連接到PMOS晶體管M13的柵極，并且該晶體管的大小與晶體管M13的大小相同。因而,在穩(wěn)態(tài)中，電流Iztat穿越晶體管M13B,該Iztat為電流Iptat與電流Ictat之和。設(shè)備DIS因此包括能夠遞送獨(dú)立于絕對(duì)溫度的參考電流的第二附加輸出BSB。
權(quán)利要求
1.一種用于生成可調(diào)帶隙參考電壓的方法，包括生成與絕對(duì)溫度成正比的電流(Iptat)，包括均衡在芯(CR)的端子(BE1，BE2)兩端的電壓，所述芯(CR)被設(shè)計(jì)成然后由所述與絕對(duì)溫度成正比的電流穿越；生成與絕對(duì)溫度成反比的電流(Ictat);將這兩個(gè)電流求和；以及基于所述電流之和生成所述帶隙參考電壓(VBG)，其特征在于，所述均衡包括在所述芯(CR)的所述端子兩端連接第一反饋放大器(AMPl)，所述第一反饋放大器擁有至少一個(gè)第一級(jí)(ETl)，所述第一級(jí)布置為折疊設(shè)置并且包括根據(jù)共同柵極設(shè)置而布置的第一 PMOS晶體管；以及基于所述與絕對(duì)溫度成反比的電流(Ictat)偏置所述第一級(jí)，所述兩個(gè)電流的所述求和在所述第一放大器的反饋級(jí)(ETR)中執(zhí)行。
2.根據(jù)權(quán)利要求I所述的方法，其中通過使用第二反饋放大器(AMP2)來(lái)生成所述與絕對(duì)溫度成反比的電流(Ictat)，所述第二反饋放大器擁有至少一個(gè)第一級(jí)(ETlO)，所述第一級(jí)具有與所述第一放大器的所述第一級(jí)(ETlO)共同的部分，并且所述第二放大器的所述第一級(jí)也基于所述與絕對(duì)溫度成反比的電流來(lái)偏置。
3.根據(jù)權(quán)利要求2所述的方法，其中用所述與絕對(duì)溫度成反比的電流或者用這一與絕對(duì)溫度成反比的電流的一部分偏置所述第一放大器的所述第一級(jí)(ETl)和所述第二放大器的所述第一級(jí)(ETlO)。
4.一種用于生成可調(diào)帶隙參考電壓的設(shè)備，包括第一裝置，用于生成與絕對(duì)溫度成正比的電流，包括第一處理裝置，所述第一處理裝置連接到芯(CR)的端子并且設(shè)計(jì)成均衡在所述芯的所述端子兩端的電壓；第二裝置，用于生成與絕對(duì)溫度成反比的電流(Ictat)，連接到所述芯；以及輸出模塊(MDS)，設(shè)計(jì)成生成所述參考電壓(VBG)，其特征在于，所述第一處理裝置包括第一放大器(AMPl)和反饋級(jí)(ETR)，所述第一放大器擁有至少一個(gè)第一級(jí)(ETl)，所述第一級(jí)基于所述與絕對(duì)溫度成反比的電流來(lái)偏置、根據(jù)折疊設(shè)置來(lái)布置并且包括根據(jù)共同柵極設(shè)置而布置的第一 PMOS晶體管(M3，M4)，所述反饋級(jí)的輸入連接到所述放大器的輸出而所述反饋級(jí)的輸出連接到所述第一級(jí)的輸入以及所述芯的至少一個(gè)端子(BEl，BE2)，所述反饋級(jí)將由中間電流穿越，所述中間電流等于所述與絕對(duì)溫度成正比的電流(Iptat)與所述與絕對(duì)溫度成反比的電流(Ictat)之和，并且所述輸出模塊(MDS)連接到所述反饋級(jí)。
5.根據(jù)權(quán)利要求4所述的設(shè)備,其中所述第一放大器(AMPl)為差動(dòng)輸入單輸出放大器，并且所述反饋級(jí)(ETR)為單輸入差動(dòng)輸出反饋級(jí)。
6.根據(jù)權(quán)利要求4或者5所述的設(shè)備，其中所述第二生成裝置包括連接到所述芯的端子(BE2)的跟隨放大器設(shè)置(AMP2，M9)。
7.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述跟隨放大器設(shè)置包括第二放大器(AMP2)和反饋晶體管(M9)，所述第二放大器擁有至少一個(gè)第一級(jí)(ETlO)，所述第一級(jí)也基于所述與絕對(duì)溫度成反比的電流來(lái)偏置、包括根據(jù)共同柵極設(shè)置而布置的第二 PMOS晶體管(M4，M5)，所述第二放大器的所述第一級(jí)(ETlO)具有與所述第一放大器的所述第一級(jí)(ETl)共同的部分，所述反饋晶體管連接于所述第二放大器(AMP2)的輸出與所述第二放大器的輸入之間。
8.根據(jù)權(quán)利要求7所述的設(shè)備，其中偏置回路(BPL)連接于所述第二生成裝置與所述第一放大器(AMPl)和所述第二放大器(AMP2)的相應(yīng)第一級(jí)(ET1，ET10)之間并且設(shè)計(jì)成基于所述與絕對(duì)溫度成反比的電流(Ictat)偏置這些第一級(jí)(ET1，ET10)中的每級(jí)。
9.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述第一放大器的所述第一級(jí)(ETl)包括連接于所述芯的所述兩個(gè)端子(BE1，BE2)與參考電壓(B2)之間的至少一個(gè)差動(dòng)成對(duì)支路，所述第二放大器(AMP2)的所述第一級(jí)(ETlO)包括至少一個(gè)差動(dòng)成對(duì)支路，所述至少一個(gè)差動(dòng)成對(duì)支路具有與所述第一放大器的所述第一級(jí)的所述至少一個(gè)差動(dòng)成對(duì)支路共同的支路，并且所述第二生成裝置還包括與所述反饋晶體管(M9)串聯(lián)連接的第一電阻電路(CRSl)，所述第一放大器的所述第一級(jí)(ETl)在差動(dòng)成對(duì)支路內(nèi)包括與成對(duì)第一PMOS晶體管(M3，M4)串聯(lián)連接的成對(duì)第一 NMOS偏置晶體管(M7，M8)，所述第二放大器的所述第一級(jí)(ETl)在差動(dòng)成對(duì)支路內(nèi)包括與成對(duì)第二 PMOS晶體管(M3，M4)串聯(lián)連接的成對(duì)第二 NMOS偏置晶體管(M7，M8)，并且所述偏置回路(BPL)包括所述反饋晶體管(M9)、與所述反饋晶體管(M9) —起形成第一電流復(fù)制裝置的第一附加晶體管(MlO)和所述成對(duì)第一 NMOS偏置晶體管(M7，M8)并且設(shè)計(jì)成使與所述與絕對(duì)溫度成反比的電流或者與這一與絕對(duì)溫度成反比的電流的一部分(Ictat/3)相等的偏置電流(Ictat)流動(dòng)于每個(gè)支路中。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中所述反饋級(jí)(ETR)包括由其柵極相互連接的成對(duì)第三PMOS晶體管(Ml，M2)，所述第三晶體管(M1，M2)的相應(yīng)源極連接到電源端子(BI)，所述第三PMOS晶體管(M1，M2)的漏極分別鏈接到所述芯的所述兩個(gè)端子(BE1，BE2)，并且所述輸出模塊(MDS)包括第二電阻電路(CRS2)，所述第二電阻電路包括第二附加PMOS晶體管(M13)，所述第二附加PMOS晶體管與所述反饋級(jí)的所述第三PMOS晶體管(M1，M2) —起形成第二復(fù)制裝置(M1，M2，M13)，所述第二復(fù)制裝置被配置成在所述第二電阻電路(CRS2)中遞送與所述中間電流或者所述中間電流的倍數(shù)或者約數(shù)相等的復(fù)制電流(Iptat+Ictat)。
11.根據(jù)權(quán)利要求10所述的設(shè)備，還包括第一輔助晶體管(M11)，與所述第一附加晶體管(MlO) —起形成第一共源共柵設(shè)置；以及至少一個(gè)第二輔助晶體管(M14)，與所述第二電阻電路的所述第二附加PMOS晶體管(M13) —起形成第二共源共柵設(shè)置。
12.根據(jù)權(quán)利要求4至11之一所述的設(shè)備，其中所述第一放大器(AMPl)包括在共同源極型設(shè)置中布置的并且連接于所述第一級(jí)(ETl)的輸出(BSl)與所述反饋級(jí)(ETR)的輸入之間的反相器級(jí)(ET2)，所述反相器級(jí)(ET2)的輸出(BS2)形成所述放大器的輸出，并且所述第二放大器(AMP2)包括在共同源極型設(shè)置中布置的、連接與所述第一級(jí)的輸出與所述反饋晶體管(M9)的柵極之間的反相器級(jí)(ET20)。
13.根據(jù)與權(quán)利要求9組合的權(quán)利要求4至12之一所述的設(shè)備，其中所述第一放大器的所述第一級(jí)(ETl)包括以交叉方式連接于所述芯的所述兩個(gè)端子(BE1，BE2)與所述參考電壓之間的差動(dòng)成對(duì)支路以及第一偽電流鏡(M3，M5 ；M4, M40)，所述第二放大器的所述第一級(jí)(ETlO)包括以交叉方式在一方面為所述芯的端子和所述反饋晶體管的輸出與另一方面為所述參考電壓之間連接的差動(dòng)成對(duì)支路以及第二偽電流鏡(M4，M40 ；M150, M170)，并且所述第一處理裝置包括連接到所述偏置回路的虛支路(BDM)，從而分別與所述芯的所述兩個(gè)端子(BE1，BE2)連接的支路的數(shù)目相等。
14.根據(jù)組合的權(quán)利要求12和13所述的設(shè)備，其中所述第一放大器的所述反相器級(jí)(ET2)和所述第二放大器的所述反相器級(jí)(ET20)分別包括兩個(gè)不同的電流復(fù)制裝置(M125-M130 ;M190-M195)，每個(gè)電流復(fù)制裝置由兩個(gè)電流鏡連接到對(duì)應(yīng)第一級(jí)的兩個(gè)支路。
15.一種集成電路，包括根據(jù)權(quán)利要求4至14之一所述的設(shè)備。
全文摘要
本發(fā)明涉及用于生成可調(diào)帶隙參考電壓的方法和設(shè)備。用于生成可調(diào)帶隙參考電壓的方法包括生成與絕對(duì)溫度成正比的電流(Iptat)，包括均衡在芯(CR)的端子(BE1，BE2)兩端的電壓，芯(CR)被設(shè)計(jì)成然后由所述與絕對(duì)溫度成正比的電流穿越；生成與對(duì)溫度成反比的電流(Ictat)；將這兩個(gè)電流求和；以及基于所述電流之和生成所述帶隙參考電壓(VBG)；所述均衡包括在芯(CR)的端子兩端連接第一反饋放大器(AMP1)，第一反饋放大器擁有至少一個(gè)第一級(jí)(ET1)，第一級(jí)布置為折疊設(shè)置并且包括根據(jù)共同柵極設(shè)置而布置的第一PMOS晶體管；以及基于所述與絕對(duì)溫度成反比的電流(Ictat)偏置所述第一級(jí)，兩個(gè)電流的所述求和在第一放大器的反饋級(jí)(ETR)中執(zhí)行。
文檔編號(hào)G05F1/56GK102789254SQ20121016092
公開日2012年11月21日 申請(qǐng)日期2012年5月16日 優(yōu)先權(quán)日2011年5月17日
發(fā)明者J·弗特, T·索德 申請(qǐng)人:意法半導(dǎo)體(魯塞)公司