專(zhuān)利名稱(chēng)：低噪聲帶隙基準(zhǔn)電路和基準(zhǔn)源產(chǎn)生系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種低噪聲帯隙基準(zhǔn)電路和基準(zhǔn)源產(chǎn)生系統(tǒng)。
背景技術(shù)：
隨著CMOS集成電路的集成度進(jìn)ー步提高，越來(lái)越多的芯片采用片內(nèi)的電壓與電流基準(zhǔn)。片內(nèi)的電壓基準(zhǔn)與電源具有免疫エ藝偏差、降低電路系統(tǒng)復(fù)雜程度與成本、縮小系統(tǒng)面積等優(yōu)勢(shì)，因而被廣泛應(yīng)用于諸如數(shù)/模轉(zhuǎn)換器、通信電路、數(shù)據(jù)采集系統(tǒng)和精密傳感中。片內(nèi)的電壓與電流基準(zhǔn)源電路一般由帶隙基準(zhǔn)(bandgap)、基準(zhǔn)電壓與電流產(chǎn)生電路組成。首先由帶隙基準(zhǔn)產(chǎn)生與溫度無(wú)關(guān)的基準(zhǔn)電壓，而后經(jīng)過(guò)基準(zhǔn)電壓與電流的產(chǎn)生電路產(chǎn)生各種電壓和電流基準(zhǔn)。公開(kāi)號(hào)為CN102354245A的中國(guó)專(zhuān)利申請(qǐng)中公開(kāi)了ー種現(xiàn)有技術(shù)的帶隙基準(zhǔn)源的示意圖。參考

圖1，所述帶隙基準(zhǔn)源包括誤差放大器EA、PM0S管Ml和M2、第一三極管ql、第二三極管q2、電阻Rll和R12。各個(gè)器件的具體連接方式如圖I所示，在此不再贅述。繼續(xù)參考圖1，由于誤差放大器EA的鉗位作用，使得Vx與Vγ兩點(diǎn)的電壓基本相等，即Wy=Vbe2 ;同時(shí)，兩邊電路中的電流也相等，即
權(quán)利要求
1.一種低噪聲帯隙基準(zhǔn)電路，其特征在于，包括啟動(dòng)電路、鉗位電路、溫度系數(shù)補(bǔ)償電路和輸出電路； 所述啟動(dòng)電路用于向其他電路提供啟動(dòng)電壓，并在其他電路啟動(dòng)后關(guān)閉； 所述鉗位電路包括第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管；所述第一 PMOS管的柵極與漏極相連，源極耦接第一基準(zhǔn)電壓，漏極連接第一 NMOS管的漏極；所述第一 NMOS管的源極連接所述溫度系數(shù)補(bǔ)償電路，柵極連接第二 NMOS管的柵極；所述第二PMOS管的柵極連接所述第一 PMOS管的柵極，源極耦接第一基準(zhǔn)電壓，漏極連接第二 NMOS管的漏極；所述第二 NMOS管的柵極連接漏極并連接至所述啟動(dòng)電路，源極連接所述溫度系數(shù)補(bǔ)償電路； 所述溫度系數(shù)補(bǔ)償電路用于對(duì)鉗位電路輸出的電壓進(jìn)行溫度系數(shù)補(bǔ)償，并產(chǎn)生與溫度無(wú)關(guān)的基準(zhǔn)電壓； 所述輸出電路連接所述溫度系數(shù)補(bǔ)償電路，用于接收所述與溫度無(wú)關(guān)的基準(zhǔn)電壓并輸出第二基準(zhǔn)電壓。
2.如權(quán)利要求I所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述鉗位電路還包括第一電阻和第二電阻，所述第一電阻的第一端連接第一基準(zhǔn)電壓，第二端連接第一 PMOS管的源扱；所述第二電阻的第一端連接第一基準(zhǔn)電壓，第二端連接第二 PMOS管的源扱。
3.如權(quán)利要求I所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述溫度系數(shù)補(bǔ)償電路包括第三PMOS管、第三電阻、第四電阻、第一 PNP晶體管、第二 PNP晶體管、第三PNP晶體管和第四PMOS管； 所述第三PMOS管的源極耦接第一基準(zhǔn)電壓，柵極連接第一 PMOS管的柵極，漏極連接第三電阻的第一端并輸出啟動(dòng)電路的關(guān)斷電壓； 所述第三電阻的第二端連接第一 PNP晶體管的發(fā)射極； 所述第一 PNP晶體管的基極與集電極相連并連接至負(fù)向電壓； 第四電阻的第一端連接第一 NMOS管的源極，第二端連接第二 PNP晶體管的發(fā)射極； 所述第二 PNP晶體管的基極與集電極相連并連接至負(fù)向電壓； 所述第三PNP晶體管的發(fā)射極連接所述第二NMOS管的源極，基極與集電極相連并連接負(fù)向電壓； 所述第四PMOS管的柵極連接所述第三PMOS管的柵極，源極耦接第一基準(zhǔn)電壓，漏極作為所述溫度系數(shù)補(bǔ)償電路的輸出端輸出與溫度無(wú)關(guān)的基準(zhǔn)電壓。
4.如權(quán)利要求3所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述第三電阻為可變電阻。
5.如權(quán)利要求3所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述第一PNP晶體管的面積與第三PNP晶體管的面積相同，且所述第一 PNP晶體管的面積與第二 PNP晶體管的面積之間的比值為8 :1。
6.如權(quán)利要求3所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述溫度系數(shù)補(bǔ)償電路還包括第五電阻和第六電阻，所述第五電阻的第一端連接第一基準(zhǔn)電壓，第二端連接第三PMOS管的源扱；所述第六電阻的第一端連接第一基準(zhǔn)電壓，第二端連接所述第四PMOS管的源極。
7.如權(quán)利要求I所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述啟動(dòng)電路包括第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管； 所述第五PMOS管的柵極接收啟動(dòng)控制信號(hào)，源極連接第一基準(zhǔn)電壓，漏極連接第六PMOS管的源極； 所述第六PMOS管的柵極連接第七PMOS管的柵極，漏極連接第七PMOS管的源極； 所述第七PMOS管的柵極連接負(fù)向電壓，漏極連接第三NMOS管的漏極； 所述第三NMOS管的柵極接收溫度系數(shù)補(bǔ)償電路輸出的關(guān)斷電壓，源極連接負(fù)向電壓； 所述第四NMOS管的柵極接收啟動(dòng)控制信號(hào)，源極連接負(fù)向電壓，漏極連接第三NMOS管的漏極； 所述第五NMOS管的柵極連接第四NMOS管的漏扱，漏極連接第一基準(zhǔn)電壓，源極連接第六NMOS管的漏極，并作為啟動(dòng)電路的輸出端，輸出啟動(dòng)電壓； 所述第六NMOS管的柵極接收啟動(dòng)控制信號(hào)，源極連接負(fù)向電壓。
8.如權(quán)利要求I所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述輸出電路包括第八PMOS管、第七NMOS管和第八NMOS管； 所述第七NMOS管的柵極連接漏扱，源極連接負(fù)向電壓，漏極接收溫度系數(shù)補(bǔ)償電路輸出的與溫度無(wú)關(guān)的基準(zhǔn)電壓； 所述第八NMOS管的柵極連接第七NMOS管的柵極，源極連接負(fù)向電壓，漏極連接第八PMOS管的漏極； 所述第八PMOS管的柵極作為所述輸出電路的控制端接收輸出控制信號(hào)，源極作為輸出端輸出第二基準(zhǔn)電壓。
9.如權(quán)利要求8所述的低噪聲帶隙基準(zhǔn)電路，其特征在干，所述輸出電路還包括第九NMOS管，所述第九NMOS管的柵極連接第八PMOS管的源扱，源極與漏極相連并連接至負(fù)向電壓。
10.如權(quán)利要求9所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述輸出電路還包第六電阻；所述第六電阻的第一端連接第一基準(zhǔn)電壓，第二端連接第四PMOS管的源扱。
11.如權(quán)利要求I所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述第一基準(zhǔn)電壓在IKHz IOOKHz頻率范圍內(nèi)的電源抑制比大于或等于40dB。
12.—種基準(zhǔn)源產(chǎn)生系統(tǒng)，其特征在于，包括帶隙基準(zhǔn)產(chǎn)生電路、低壓差線性穩(wěn)壓電路以及如權(quán)利要求廣11任一項(xiàng)所述的低噪聲帶隙基準(zhǔn)電路； 所述帶隙基準(zhǔn)產(chǎn)生電路，用于產(chǎn)生第三基準(zhǔn)電壓； 所述低壓差線性穩(wěn)壓電路，連接所述帶隙基準(zhǔn)產(chǎn)生電路，用于根據(jù)所述第三基準(zhǔn)電壓和電源電壓產(chǎn)生第一基準(zhǔn)電壓； 所述低噪聲帯隙基準(zhǔn)電路連接所述低壓差線性穩(wěn)壓電路，用于根據(jù)所述第一基準(zhǔn)電壓產(chǎn)生第二基準(zhǔn)電壓。
13.如權(quán)利要求12所述的基準(zhǔn)源產(chǎn)生系統(tǒng)，其特征在于，所述第三基準(zhǔn)電壓在IKHz IOOKHz頻率范圍內(nèi)的電源抑制比大于或等于40dB ;所述第一基準(zhǔn)電壓在IKHz IOOKHz頻率范圍內(nèi)的電源抑制比大于或等于40dB。
14.如權(quán)利要求12所述的基準(zhǔn)源產(chǎn)生系統(tǒng)，其特征在于，所述低壓差線性穩(wěn)壓電路包括比較放大器、調(diào)整晶體管、第七電阻和第八電阻； 所述調(diào)整晶體管的源極連接電源電壓，漏極連接所述第七電阻的第一端，柵極連接所述比較放大器的輸出端； 所述第七電阻的第二端作為所述低壓差線性穩(wěn)壓電路的輸出端，用于輸出第一基準(zhǔn)電壓； 所述第八電阻的第一端連接所述第七電阻的第二端和所述比較放大器的第二輸入端，第二端接地； 所述比較放大器的第一輸入端連接所述帶隙基準(zhǔn)產(chǎn)生電路，用于接收所述第三基準(zhǔn)電壓。
15.如權(quán)利要求14所述的基準(zhǔn)源產(chǎn)生系統(tǒng)，其特征在于，所述低壓差線性穩(wěn)壓電路還包括第一電容，所述第一電容的一端連接所述第七電阻的第二端，另一端接地。
全文摘要
低噪聲帶隙基準(zhǔn)電路和基準(zhǔn)源產(chǎn)生系統(tǒng)。所述基準(zhǔn)源產(chǎn)生系統(tǒng)包括帶隙基準(zhǔn)產(chǎn)生電路、低壓差線性穩(wěn)壓電路以及低噪聲帶隙基準(zhǔn)電路；所述低噪聲帶隙基準(zhǔn)電路包括啟動(dòng)電路、鉗位電路、溫度系數(shù)補(bǔ)償電路和輸出電路；所述啟動(dòng)電路用于向其他電路提供啟動(dòng)電壓，并在其他電路啟動(dòng)后關(guān)閉；所述鉗位電路，包括采用電流鏡結(jié)構(gòu)連接的四個(gè)MOS管，以實(shí)現(xiàn)鉗位作用；所述溫度系數(shù)補(bǔ)償電路用于對(duì)鉗位電路輸出的電壓進(jìn)行溫度系數(shù)補(bǔ)償，并產(chǎn)生與溫度無(wú)關(guān)的基準(zhǔn)電壓；所述輸出電路用于輸出第二基準(zhǔn)電壓。所述基準(zhǔn)源產(chǎn)生系統(tǒng)具有極低噪聲和較高的電源抑制比。
文檔編號(hào)G05F1/56GK102681584SQ201210173518
公開(kāi)日2012年9月19日 申請(qǐng)日期2012年5月30日 優(yōu)先權(quán)日2012年5月30日
發(fā)明者張琦 申請(qǐng)人:昆山銳芯微電子有限公司