專利名稱：一種實(shí)時(shí)控制系統(tǒng)及控制方法
技術(shù)領(lǐng)域：
本發(fā)明屬于控制系統(tǒng)及方法，特別涉及到一種用于工業(yè)自動(dòng)控制的實(shí)時(shí)控制系統(tǒng)及控制方法，該實(shí)時(shí)控制系統(tǒng)包括一用于與外部數(shù)據(jù)通信的第一單片機(jī)，一用于內(nèi)部功能控制的第二單片機(jī)和一用于提供時(shí)鐘脈沖的時(shí)鐘源。
背景技術(shù)：
現(xiàn)有技術(shù)中，用于煤炭、油田、煉鋼等工業(yè)自動(dòng)化領(lǐng)域的實(shí)時(shí)工業(yè)控制系統(tǒng)由一片單片機(jī)加上存儲(chǔ)器、模/數(shù)轉(zhuǎn)換單元和外設(shè)接口構(gòu)成，其存在的缺陷是由于一個(gè)實(shí)時(shí)控制系統(tǒng)一般需要完成數(shù)據(jù)采集、模/數(shù)轉(zhuǎn)換、分析計(jì)算、數(shù)/模轉(zhuǎn)換、實(shí)時(shí)過(guò)程控制以及顯示等任務(wù)，單靠一片單片機(jī)來(lái)完成這些工作會(huì)大大延長(zhǎng)系統(tǒng)對(duì)控制對(duì)象的控制周期，從而使得系統(tǒng)的工作效率降低，不能實(shí)現(xiàn)高速實(shí)時(shí)控制。為了提高系統(tǒng)控制周期，對(duì)實(shí)時(shí)性要求較高的控制系統(tǒng)通常采用雙CPU控制方式，即使用兩個(gè)CPU來(lái)分工合作完成整個(gè)系統(tǒng)的控制任 務(wù)，如一個(gè)CPU用于數(shù)據(jù)采集分析，另一個(gè)CPU用于與上位機(jī)的數(shù)據(jù)通信。雙CPU通信時(shí)常常采用相同位寬的數(shù)據(jù)總線，但是在實(shí)際過(guò)程中經(jīng)常會(huì)遇到兩個(gè)CPU之間的數(shù)據(jù)總線寬度不匹配的通信問(wèn)題，需要進(jìn)行接口電路設(shè)計(jì)。為此，又一般采用兩片總線驅(qū)動(dòng)器外加雙端口RAM芯片器件來(lái)實(shí)現(xiàn)總線擴(kuò)展的方式來(lái)解決數(shù)據(jù)總線寬度不匹配的通信問(wèn)題，這種方式需要的外圍器件較多，總線傳輸路徑長(zhǎng)，潛在存在著通信的穩(wěn)定性和實(shí)時(shí)性問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種傳輸速率高、數(shù)據(jù)總線寬度匹配、抗干擾性強(qiáng)，成本低的實(shí)時(shí)控制系統(tǒng)。為解決上述技術(shù)問(wèn)題，本發(fā)明的實(shí)時(shí)控制系統(tǒng)，包括第一單片機(jī)、第二單片機(jī)和時(shí)鐘源，其特征在于還包括一個(gè)現(xiàn)場(chǎng)可編程門陣列器，該可編程門陣列器由第一雙端口 RAM模塊和第二雙端口 RAM模塊和旗語(yǔ)模塊組成；所述第一雙端口 RAM模塊和第二雙端口 RAM模塊一側(cè)與所述第一單片機(jī)相連接，另一側(cè)與第二單片機(jī)相連接；所述旗語(yǔ)模塊一側(cè)與所述第一單片機(jī)相連接，另一側(cè)與第二單片機(jī)和時(shí)鐘源相連接；
所述第一單片機(jī)和第二單片機(jī)用于操作可編程門陣列器；
所述時(shí)鐘源用于向操作可編程門陣列器提供時(shí)鐘脈沖；
所述第一雙端口 RAM模塊和第二雙端口 RAM模塊用于實(shí)現(xiàn)數(shù)據(jù)總線寬度由8位到16位的轉(zhuǎn)換；
所述旗語(yǔ)模塊用旗語(yǔ)信號(hào)semi、semr對(duì)第一雙端口 RAM模塊及第二雙端口 RAM模塊進(jìn)行控制；
所述第一雙端口 RAM模塊和第二雙端口 RAM模塊一側(cè)通過(guò)讀寫(xiě)信號(hào)線、8位數(shù)據(jù)總線、地址總線、Ul片選線、U2片選線與單片機(jī)連接；在第一雙端口 RAM模塊和第二雙端口 RAM模塊、Ul片選線、U2片選線與第一單片機(jī)之間設(shè)有第一邏輯或控制器和第二邏輯或控制器，所述第一單片機(jī)與第一邏輯或控制器通過(guò)單片機(jī)地址線AO、單片機(jī)地選線相連，在所述單片機(jī)地線AO與第二邏輯或控制器之間設(shè)有一邏輯非控制器；所述第一雙端口 RAM模塊和第二雙端口 RAM模塊的另一側(cè)通過(guò)讀寫(xiě)片選線、8位數(shù)據(jù)總線、地址總線與第二單片機(jī)相連接;
所述旗語(yǔ)模塊兩側(cè)通過(guò)讀寫(xiě)信號(hào)線與所述第一單片機(jī)和第二單片機(jī)相連接；
所述旗語(yǔ)模塊連接的地址線的數(shù)量與旗語(yǔ)的數(shù)量相配合，其相互關(guān)系為旗語(yǔ)模塊=2n,其中η表示地址線數(shù)量。與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)時(shí)控制系統(tǒng)具有如下優(yōu)點(diǎn)
總線擴(kuò)展只需要一個(gè)現(xiàn)場(chǎng)可編程門陣列器，該現(xiàn)場(chǎng)可編程門陣列器由該可編程門陣列器由第一雙端口 RAM模塊、第二雙端口 RAM模塊和旗語(yǔ)模塊組成，并在現(xiàn)場(chǎng)可編程門陣列器內(nèi)部實(shí)現(xiàn)，結(jié)構(gòu)簡(jiǎn)約，利于系統(tǒng)的小型化；總線擴(kuò)展只需要一個(gè)現(xiàn)場(chǎng)可編程門陣列器，總線傳輸路徑短，因而傳輸速率高；總線擴(kuò)展只需要一個(gè)現(xiàn)場(chǎng)可編程門陣列器，價(jià)格也不高，因 而抗干擾性高，成本低。本發(fā)明要解決的另一個(gè)技術(shù)問(wèn)題是提供利用上述實(shí)時(shí)控制系統(tǒng)的控制方法，該方法包括下列步驟
開(kāi)始步驟約定操作第一雙端口 RAM模塊之前，第一單片機(jī)和單片機(jī)先用旗語(yǔ)信號(hào)semi和semr對(duì)旗語(yǔ)模塊進(jìn)行操作、控制；雙端口 RAM模塊Ul、U2，由兩個(gè)旗語(yǔ)信號(hào)semi、semr進(jìn)行控制,其中semi用于確定左側(cè)單片機(jī)即第一單片機(jī)是否在對(duì)雙端口 RAM模塊U1、U2進(jìn)行操作，semr用于確定右側(cè)單片機(jī)即第二單片機(jī)是否在對(duì)雙端口 RAM模塊U1、U2進(jìn)行操作；
單片機(jī)向旗語(yǔ)模塊某地址寫(xiě)入數(shù)據(jù)的步驟；第一單片機(jī)向第一雙端口 RAM模塊的旗語(yǔ)信號(hào)semi寫(xiě)入數(shù)據(jù)“O”；
讀取寫(xiě)入數(shù)據(jù)的步驟由旗語(yǔ)模塊讀取上一步驟的旗語(yǔ)信號(hào)semi寫(xiě)入數(shù)據(jù)結(jié)果；判斷執(zhí)行步驟如果讀取結(jié)果為“0”，表明第二單片機(jī)沒(méi)有對(duì)雙端口 RAM模塊U1、U2進(jìn)行操作；此時(shí)，第一單片機(jī)向旗語(yǔ)信號(hào)對(duì)應(yīng)的區(qū)域U1、U2讀寫(xiě)數(shù)據(jù)；
如果讀取結(jié)果為“ I ”，表明第二單片機(jī)正在對(duì)Ul、U2進(jìn)行操作，此時(shí)，第一單片機(jī)不能向U1、U2讀寫(xiě)數(shù)據(jù)，嘗試對(duì)旗語(yǔ)模塊其它地址寫(xiě)入數(shù)據(jù)0，并返回讀取寫(xiě)入數(shù)據(jù)的步驟。如此重復(fù)循環(huán)上述步驟，完成控制過(guò)程。本控制方法保證了數(shù)據(jù)寬度轉(zhuǎn)換的穩(wěn)定性與可靠性。


圖I本發(fā)明實(shí)時(shí)控制系統(tǒng)的結(jié)構(gòu)示意 圖中，第一單片機(jī)I、第二單片機(jī)3、時(shí)鐘源4、現(xiàn)場(chǎng)可編程門陣列器2、第一雙端口 RAM模塊Ul、第二雙端口 RAM模塊U2、旗語(yǔ)模塊U3，第一邏輯或控制器UlI、第二邏輯或控制器U21、邏輯非控制器U211 ；
圖2為本發(fā)明實(shí)時(shí)控制系統(tǒng)的控制方法流程圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)作一步詳細(xì)說(shuō)明如圖I所示本發(fā)明的實(shí)時(shí)控制系統(tǒng)，在圖I中，本發(fā)明實(shí)時(shí)控制系統(tǒng)包括第一單片機(jī)I、第二單片機(jī)3和時(shí)鐘源4 ;該實(shí)時(shí)控制系統(tǒng)還包括一個(gè)現(xiàn)場(chǎng)可編程門陣列器2，該可編程門陣列器2由第一雙端口 RAM模塊Ul、第二雙端口 RAM模塊U2和旗語(yǔ)模塊U3組成；所述第一雙端口 RAM模塊Ul和第二雙端口 RAM模塊U2 —側(cè)的讀寫(xiě)信號(hào)、片選信號(hào)、數(shù)據(jù)總線、地址總線經(jīng)過(guò)如圖I所示的邏輯關(guān)系與所述第一單片機(jī)I相連接，另一側(cè)的讀寫(xiě)信號(hào)、片選信號(hào)、數(shù)據(jù)總線、地址總線經(jīng)過(guò)如圖I所示的邏輯關(guān)系與所述第二單片機(jī)3相連接，所述旗語(yǔ)模塊U3 —側(cè)與所述第一單片機(jī)I的讀寫(xiě)旗語(yǔ)信號(hào)相連接，另一側(cè)與第二單片機(jī)3的讀寫(xiě)旗語(yǔ)信號(hào)相連接；
所述第一單片機(jī)I和第二單片機(jī)3用于操作可編程門陣列器2 ;該第一單片機(jī)I為8位數(shù)機(jī)，該第二單片機(jī)3為16位數(shù)機(jī)，實(shí)際應(yīng)用中，也可以根據(jù)需要對(duì)第一單片機(jī)I和第二單片機(jī)3同時(shí)采用8位數(shù)機(jī)和16位數(shù)機(jī)，或者反過(guò)來(lái)第一單片機(jī)I為16位數(shù)機(jī)，第二單片機(jī)3為8位數(shù)機(jī)，以實(shí)現(xiàn)各種數(shù)據(jù)的轉(zhuǎn)換。所述時(shí)鐘源4與可編程門陣列器2的時(shí)鐘信號(hào)引腳相連接，以便系統(tǒng)供電后可自動(dòng)向操作可編程門陣列器2提供時(shí)鐘脈沖；
所述第一雙端口 RAM模塊Ul和第二雙端口 RAM模塊U2用于實(shí)現(xiàn)數(shù)據(jù)總線寬度由8位到16位的轉(zhuǎn)換；
所述旗語(yǔ)模塊U3用旗語(yǔ)信號(hào)semi、semr對(duì)雙端口 RAM模塊Ul、U2進(jìn)行控制，其中semi用于確定左側(cè)單片機(jī)即第一單片機(jī)是否在對(duì)第一雙端口 RAM模塊Ul和第二雙端口 RAM模塊U2進(jìn)行操作，semr用于確定第二單片機(jī)是否在對(duì)第一雙端口 RAM模塊Ul和第二雙端口RAM模塊U2進(jìn)行操作；
所述第一雙端口 RAM模塊Ul和第二雙端口 RAM模塊U2 —側(cè)通過(guò)讀寫(xiě)信號(hào)線、8位數(shù)據(jù)總線、地址總線、Ul片選線、U2片選線與第一單片機(jī)I連接；在第一雙端口 RAM模塊Ul和第二雙端口 RAM模塊U2、U1片選線、U2片選線與第一單片機(jī)I之間設(shè)有第一邏輯或控制器Ull和第二邏輯或控制器U21 ;所述第一單片機(jī)I與第一邏輯或控制器Ul I通過(guò)單片機(jī)地址線A0、單片機(jī)地選線相連接，在所述單片機(jī)地線AO與第二邏輯或控制器U21之間設(shè)有一邏輯非控制器U211 ;所述第一雙端口 RAM模塊Ul和第二雙端口 RAM模塊U2的另一側(cè)通過(guò)讀寫(xiě)片選線、8位數(shù)據(jù)總線、地址總線與第二單片機(jī)3相連接；所述旗語(yǔ)模塊U3兩側(cè)通過(guò)讀寫(xiě)信號(hào)線與所述第一單片機(jī)I和第二單片機(jī)3相連接；
所述旗語(yǔ)模塊U3連接的地址線的數(shù)量與旗語(yǔ)的數(shù)量相配合，其相互關(guān)系為旗語(yǔ)模塊(U3) =2n,其中η表示地址線數(shù)量；
現(xiàn)舉例詳細(xì)說(shuō)明本發(fā)明實(shí)時(shí)控制系統(tǒng)相關(guān)信號(hào)的連接、操作、轉(zhuǎn)換、控制過(guò)程假如第一單片機(jī)I向地址0x0000讀寫(xiě)數(shù)據(jù)時(shí)，由信號(hào)連接關(guān)系可知，此時(shí)第一雙端口 RAM模塊Ul片選信號(hào)有效，第二雙端口 RAM模塊U2片選信號(hào)無(wú)效，讀寫(xiě)的是第一雙端口 RAM模塊Ul的實(shí)際絕對(duì)地址0x0000中的數(shù)據(jù)；假如第一單片機(jī)I向地址0x0001讀寫(xiě)數(shù)據(jù)時(shí)，由信號(hào)連接關(guān)系可知，此時(shí)第一雙端口 RAM模塊Ul片選信號(hào)無(wú)效，第二雙端口 RAM模塊U2片選信號(hào)有效，讀寫(xiě)的是第二雙端口 RAM模塊U2的實(shí)際絕對(duì)地址0x0000中的數(shù)據(jù)；假如第一單片機(jī)I向地址0x0003讀寫(xiě)數(shù)據(jù)時(shí)，由信號(hào)連接關(guān)系可知，此時(shí)第一雙端口 RAM模塊Ul片選信號(hào)有效，第二雙端口 RAM模塊U2片選信號(hào)無(wú)效，讀寫(xiě)的是第一雙端口 RAM模塊Ul的實(shí)際絕對(duì)地址0x0001中的數(shù)據(jù)；假如第一單片機(jī)I向地址0x0004讀寫(xiě)數(shù)據(jù)時(shí)，由信號(hào)連接關(guān)系可知，此時(shí)第一雙端口 RAM模塊Ul片選信號(hào)無(wú)效，第二雙端口 RAM模塊U2片選信號(hào)有效，讀寫(xiě)的是第二雙端口 RAM模塊U2的實(shí)際絕對(duì)地址OxOOOl中的數(shù)據(jù)；即第一單片機(jī)I凡是操作偶地址時(shí),所操作的對(duì)象必然是第一雙端口 RAM模塊U1，凡是操作奇地址時(shí)，所操作的對(duì)象必然是第二雙端口 RAM模塊U2 ;由上述結(jié)果，若第一單片機(jī)I連續(xù)向地址0x0000、0x0001寫(xiě)入數(shù)據(jù)0xl2、0x34，則數(shù)據(jù)0x12被存放在第一雙端口 RAM模塊Ul的實(shí)際絕對(duì)地址0x0000中，數(shù)據(jù)0x34則被存放在第二雙端口 RAM模塊U2的實(shí)際絕對(duì)地址0x0000中；此時(shí)若第二單片機(jī)3讀取地址0x0000中的數(shù)據(jù)時(shí)，由信號(hào)連接關(guān)系可知，讀取的數(shù)據(jù)為0x1234 ;同理若由第二單片機(jī)3操作，則過(guò)程正好相反，即實(shí)現(xiàn)了 8位數(shù)據(jù)總線與16位數(shù)據(jù)總線之間的相互轉(zhuǎn)換。參見(jiàn)圖2所示的利用上述實(shí)時(shí)控制系統(tǒng)的控制方法，為便于理解和說(shuō)明，下面僅以對(duì)第一雙端口 RAM模塊Ul的控制方法為例加以說(shuō)明，對(duì)第二雙端口 RAM模塊U2的控制與對(duì)第一雙端口 RAM模塊Ul的控制的方法相同，不再重復(fù)說(shuō)明。從圖2可知，本控制方法包括下列步驟
開(kāi)始步驟；約定操作雙端口 RAM模塊Ul之前，第一單片機(jī)I和第二單片機(jī)3先用旗語(yǔ)信號(hào)semi和semr對(duì)旗語(yǔ)模塊U3進(jìn)行操作、控制；
單片機(jī)向旗語(yǔ)模塊某地址寫(xiě)入數(shù)據(jù)的步驟；第一單片機(jī)I向第一雙端口 RAM模塊Ul的旗語(yǔ)信號(hào)semi寫(xiě)入數(shù)據(jù)“O”；
讀取寫(xiě)入數(shù)據(jù)的步驟由然后再讀該旗語(yǔ)信號(hào)seml，若由旗語(yǔ)模塊U3讀取上一步驟的旗語(yǔ)信號(hào)seml寫(xiě)入數(shù)據(jù)結(jié)果；
判斷執(zhí)行步驟如果讀取結(jié)果為“0”，表明第二單片機(jī)3沒(méi)有對(duì)雙端口 RAM模塊Ul、U2進(jìn)行操作；此時(shí)，第一單片機(jī)I可以對(duì)U1、U2讀寫(xiě)數(shù)據(jù)；
如果讀取結(jié)果為“ I ”，表明第二單片機(jī)3正在對(duì)該區(qū)域U2進(jìn)行操作，此時(shí)，第一單片機(jī)I不能向旗語(yǔ)信號(hào)對(duì)應(yīng)的區(qū)域U2讀寫(xiě)數(shù)據(jù)，嘗試對(duì)旗語(yǔ)模塊U3其它地址寫(xiě)入數(shù)據(jù)0，并返回讀取寫(xiě)入數(shù)據(jù)的步驟。如此重復(fù)循環(huán)上述步驟，完成控制過(guò)程。
權(quán)利要求
1.一種實(shí)時(shí)控制系統(tǒng)，包括第一單片機(jī)(I)、第二單片機(jī)(3)和時(shí)鐘源(4)，其特征在于還包括一個(gè)現(xiàn)場(chǎng)可編程門陣列器(2)，該可編程門陣列器(2)由第一雙端口 RAM模塊(Ul)、第二雙端口 RAM模塊(U2)和旗語(yǔ)模塊(U3)組成，所述第一雙端口 RAM模塊(Ul)和第二雙端口 RAM模塊(U2) —側(cè)與所述第一單片機(jī)(I)相連接，另一側(cè)與第二單片機(jī)(3)相連接，所述旗語(yǔ)模塊(U3) —側(cè)與所述第一單片機(jī)(I)相連接，另一側(cè)與第二單片機(jī)(3)和時(shí)鐘源(4)相連接； 所述第一單片機(jī)(I)和第二單片機(jī)(3)用于操作可編程門陣列器(2)； 所述時(shí)鐘源(4)用于向操作可編程門陣列器(2)提供時(shí)鐘脈沖； 所述第一雙端口 RAM模塊(Ul)和第二雙端口 RAM模塊(U2)用于實(shí)現(xiàn)數(shù)據(jù)總線寬度由8位到16位的轉(zhuǎn)換； 所述旗語(yǔ)模塊(U3)用旗語(yǔ)信號(hào)semUsemr對(duì)第一雙端口 RAM模塊(Ul)和第二雙端口RAM模塊(U2)進(jìn)行控制。
2.根據(jù)權(quán)利要求I所述的實(shí)時(shí)控制系統(tǒng)，其特征在于所述第一雙端口RAM模塊(Ul)和第二雙端口 RAM模塊(U2) —側(cè)通過(guò)讀寫(xiě)信號(hào)線、8位數(shù)據(jù)總線、地址總線、Ul片選線、U2片選線與第一單片機(jī)(I)相連接； 在第一雙端口 RAM模塊(Ul)和第二雙端口 RAM模塊(U2)、U1片選線、U2片選線與第一單片機(jī)(I)之間設(shè)有第一邏輯或控制器(UlI)和第二邏輯或控制器(U21)； 所述第一單片機(jī)(I)與第一邏輯或控制器(Ull)通過(guò)單片機(jī)地址線A0、單片機(jī)地選線相連接，在所述單片機(jī)地線AO與第二邏輯或控制器(U21)之間設(shè)有一邏輯非控制器(U211)； 所述第一雙端口 RAM模塊(Ul)和第二雙端口 RAM模塊(U2)的另一側(cè)通過(guò)讀寫(xiě)片選線、8位數(shù)據(jù)總線、地址總線與第二單片機(jī)(3)相連接。
3.根據(jù)權(quán)利要求I所述的實(shí)時(shí)控制系統(tǒng)，其特征在于所述旗語(yǔ)模塊(U3)兩側(cè)通過(guò)讀寫(xiě)信號(hào)線與所述第一單片機(jī)(I)和第二單片機(jī)(3)相連接。
4.根據(jù)權(quán)利要求I所述的實(shí)時(shí)控制系統(tǒng)，其特征在于，所述旗語(yǔ)模塊(U3)連接的地址線的數(shù)量與旗語(yǔ)的數(shù)量相配合，其相互關(guān)系為旗語(yǔ)模塊(U3)=2n，其中η表示地址線數(shù)量。
5.根據(jù)權(quán)利要求I至3中任一項(xiàng)所述的實(shí)時(shí)控制系統(tǒng)，其特征在于，所述旗語(yǔ)模塊(U3)連接的地址線的數(shù)量與旗語(yǔ)的數(shù)量相配合，其相互關(guān)系為旗語(yǔ)模塊(U3)=2n，其中η表示地址線數(shù)量。
6.一種利用權(quán)利要求I至4中任一項(xiàng)實(shí)時(shí)控制系統(tǒng)的控制方法，包括下列步驟 開(kāi)始步驟；約定操作第一雙端口 RAM模塊(Ul)之前，第一單片機(jī)(I)和第二單片機(jī)(3)先用旗語(yǔ)信號(hào)semi和semr對(duì)旗語(yǔ)模塊(U3)進(jìn)行操作、控制； 單片機(jī)向旗語(yǔ)模塊某地址寫(xiě)入數(shù)據(jù)的步驟；第一單片機(jī)(I)向第一雙端口 RAM模塊(Ul)的旗語(yǔ)信號(hào)semi寫(xiě)入數(shù)據(jù)“O” ； 讀取寫(xiě)入數(shù)據(jù)的步驟由旗語(yǔ)模塊(U3)讀取上一步驟的旗語(yǔ)信號(hào)semi并寫(xiě)入數(shù)據(jù)結(jié)果; 判斷執(zhí)行步驟如果讀取結(jié)果為“0”，表明第二單片機(jī)(3)沒(méi)有對(duì)第二雙端口 RAM模塊(U2)進(jìn)行操作；此時(shí)，第一單片機(jī)(I)向旗語(yǔ)信號(hào)對(duì)應(yīng)的區(qū)域U2讀寫(xiě)數(shù)據(jù)； 如果讀取結(jié)果為“1”，表明第二單片機(jī)(3)正在對(duì)U2區(qū)域進(jìn)行操作，此時(shí)，第一單片機(jī)(I)不能向旗語(yǔ)信號(hào)對(duì)應(yīng)的U2區(qū)域讀寫(xiě)數(shù)據(jù)，嘗試對(duì)旗語(yǔ)模塊(U3)其它地址寫(xiě)入數(shù)據(jù)“O”，并返回讀取寫(xiě)入數(shù)據(jù)的步驟。
7.如此重復(fù)循環(huán)上述步驟，完成控制過(guò)程。
全文摘要
一種實(shí)時(shí)控制系統(tǒng)及控制方法。一種實(shí)時(shí)控制系統(tǒng)，包括第一、第二單片機(jī)(1，3)和時(shí)鐘源(4)還包括由兩側(cè)分別與第一、第二單片機(jī)(1，3)相連接的第一、第二雙端口RAM模塊(U1，U2)和兩側(cè)分別與第一、第二單片機(jī)(1，3)和時(shí)鐘源(4)相連接的旗語(yǔ)模塊(U3)組成的現(xiàn)場(chǎng)可編程門陣列器(2)；第一、第二單片機(jī)(1，3)用于操作可編程門陣列器(2)；時(shí)鐘源(4)用于向可編程門陣列器(2)提供時(shí)鐘脈沖；第一、第二雙端口RAM模塊(U1，U2)用于實(shí)現(xiàn)數(shù)據(jù)總線寬度由8位到16位的轉(zhuǎn)換；旗語(yǔ)模塊(U3)用旗語(yǔ)信號(hào)對(duì)第一、第二雙端口RAM模塊(U1，U2)進(jìn)行控制；具有總線寬度匹配、傳輸速率高、抗干擾性強(qiáng)等差等效果。
文檔編號(hào)G05B19/04GK102866646SQ20121035124
公開(kāi)日2013年1月9日 申請(qǐng)日期2012年9月20日 優(yōu)先權(quán)日2012年9月20日
發(fā)明者蘇惠強(qiáng), 楊斐, 廖彩霞, 盛小波, 賴歡, 袁江華, 周增碧, 董佳, 賈致紅 申請(qǐng)人:重慶望江工業(yè)有限公司