對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐返闹谱鞣椒?br> 【專利摘要】本發(fā)明公開了一種對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，其特征在于，包括：正溫度系?shù)電流產(chǎn)生單元，用于產(chǎn)生正溫度系數(shù)電流；負(fù)溫度系數(shù)電流產(chǎn)生單元，用于產(chǎn)生負(fù)溫度系數(shù)電流；在所述正溫度系數(shù)電流產(chǎn)生單元中引出一控制電壓到所述負(fù)溫度系數(shù)電流產(chǎn)生單元，用于產(chǎn)生負(fù)溫度系數(shù)電流，然后將所述正、負(fù)溫度系數(shù)電流鏡像后疊加輸出。本發(fā)明能省去了額外一個負(fù)溫度系數(shù)電流產(chǎn)生電路，通過對正溫度系數(shù)電流產(chǎn)生電路進(jìn)行改進(jìn)，產(chǎn)生出了負(fù)溫度系數(shù)電流，降低了電路功耗，面積和誤差，提高了性能。
【專利說明】對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?br> 【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐贰?br> 【背景技術(shù)】
[0002]常用的基準(zhǔn)電流產(chǎn)生電路需要為其他電路模塊提供基準(zhǔn)電流，供偏置等作用?；鶞?zhǔn)電流產(chǎn)生電路為了實現(xiàn)對溫度變化不敏感，一般需要進(jìn)行溫度補償。基本的溫度補償方法就是對一個正溫度系數(shù)的電流和一個負(fù)溫度系數(shù)的電流進(jìn)行疊加。常見的正溫度系數(shù)電流可以使用兩路電流通過三極管來實現(xiàn)，負(fù)溫度系數(shù)的電流使用基準(zhǔn)電壓除以電阻來實現(xiàn)。如圖1所示，為傳統(tǒng)的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，鏡像電流IPl直接流進(jìn)三極管PNPl的發(fā)射極，IP2經(jīng)過電阻Rl再流進(jìn)三極管PNP2的發(fā)射極。PNPl的發(fā)射極電壓連接到運算放大器的負(fù)極輸入端，IP2流進(jìn)電阻的一端電壓連接到運算放大器的正極輸入端。運算放大器的輸出控制鏡像電流IP1，IP2，形成負(fù)反饋(feedback)。IP3為IP1，IP2的鏡像電流輸出。負(fù)溫度系數(shù)電流IC由額外的電路模塊ICTAT generator(負(fù)溫度系數(shù)電流產(chǎn)生電路)產(chǎn)生。IP3和IC相加輸出為lout。該補償電路需要一個額外的負(fù)溫度系數(shù)電流產(chǎn)生電路產(chǎn)生出負(fù)溫度系數(shù)電流，從而增加了電路的功耗、面積及誤差，影響電路性能。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問題是提供一種對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，能通過對正溫度系數(shù)電流產(chǎn)生電路進(jìn)行改進(jìn)，省去額外的負(fù)溫度系數(shù)電流產(chǎn)生電路。
[0004]為解決上述技術(shù)問題，本發(fā)明提供的一種對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，其特征在于，包?
[0005]正溫度系數(shù)電流產(chǎn)生單元，用于產(chǎn)生正溫度系數(shù)電流；
[0006]負(fù)溫度系數(shù)電流產(chǎn)生單元，用于產(chǎn)生負(fù)溫度系數(shù)電流；
[0007]在所述正溫度系數(shù)電流產(chǎn)生單元中引出一控制電壓到所述負(fù)溫度系數(shù)電流產(chǎn)生單元，用于產(chǎn)生負(fù)溫度系數(shù)電流，然后將所述正、負(fù)溫度系數(shù)電流鏡像后疊加輸出。
[0008]進(jìn)一步的，所述正溫度系數(shù)電流產(chǎn)生單元包括第一 NMOS晶體管、第二 NMOS晶體管、第一三極管、第二三極管、第一電阻及一運算放大器，兩個成比例關(guān)系的第一電流及第二電流分別流進(jìn)所述第一 NMOS晶體管及第二 NMOS晶體管的漏端，所述第一 NMOS晶體管的源端與所述第一三極管的發(fā)射極相連，所述第二 NMOS晶體管的源端經(jīng)過所述第一電阻與所述第二三極管的發(fā)射極相連，所述第一三極管及第二三極管的集電極接地，所述第一NMOS晶體管及所述第二 NMOS晶體管的柵極分別和各自的漏極連接在一起，所述第一 NMOS晶體管及所述第二 NMOS晶體管的柵極分別于所述運算放大器的正負(fù)極輸入端相接，所述運算放大器的輸出端控制第一電流及第二電流，形成負(fù)反饋，所述第一 NMOS晶體管或所述第二 NMOS晶體管輸出一控制電壓到所述負(fù)溫度系數(shù)電流產(chǎn)生單元。
[0009]進(jìn)一步的，所述負(fù)溫度系數(shù)電流產(chǎn)生單元包括第三NMOS晶體管及第二電阻，所述正溫度系數(shù)電流產(chǎn)生單元輸出一控制電壓到所述第三NMOS晶體管的柵極，所述第三NMOS晶體管的源端經(jīng)過所述第二電阻再接地，第三電流流進(jìn)所述第三NMOS晶體管的漏端。
[0010]進(jìn)一步的，所述第一 NMOS晶體管及所述第二 NMOS晶體管尺寸成整數(shù)比例關(guān)系。
[0011]進(jìn)一步的，所述第一 NMOS晶體管及所述第二 NMOS晶體管一模一樣。
[0012]進(jìn)一步的，第一電流及第二電流大小成正整數(shù)比例關(guān)系。
[0013]進(jìn)一步的，第一電流及第二電流大小相同。
[0014]進(jìn)一步的，所述第一電阻及所述第二電阻類型相同，阻值成正整數(shù)比例關(guān)系。
[0015]進(jìn)一步的，所述第一電阻及所述第二電阻阻值相同。
[0016]本發(fā)明對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐肥∪チ祟~外一個負(fù)溫度系數(shù)電流產(chǎn)生電路，通過對正溫度系數(shù)電流產(chǎn)生電路進(jìn)行改進(jìn)，產(chǎn)生出了負(fù)溫度系數(shù)電流，降低了電路功耗，面積和誤差，提高了性能。
【專利附圖】

【附圖說明】
[0017]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0018]圖1是傳統(tǒng)的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償電路的電路圖；
[0019]圖2是本發(fā)明的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償電路的電路圖；
[0020]圖3是本發(fā)明的輸出正、負(fù)溫度系數(shù)基準(zhǔn)電流隨溫度變化的曲線及正、負(fù)溫度系數(shù)基準(zhǔn)電流疊加效果圖。
【具體實施方式】
[0021]為使貴審查員對本發(fā)明的目的、特征及功效能夠有更進(jìn)一步的了解與認(rèn)識，以下配合附圖詳述如后。
[0022]如圖2所示，為本發(fā)明的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐罚瑑蓚€成比例關(guān)系的電流IPl，IP2分別流進(jìn)兩個NMOS晶體管N1，N2的漏端。其中從NI的源端流出的電流直接流進(jìn)三極管PNPl的發(fā)射極；從N2的源端流出的電流經(jīng)過電阻Rl再流進(jìn)三極管PNP2的發(fā)射極，三極管PNPl和PNP2的集電極接地。晶體管NI，N2的柵極分別和各自的漏極連接在一起。且晶體管NI的柵極連接到運算放大器(OPA)的負(fù)極輸入端，晶體管N2的柵極連接到運算放大器的正極輸入端。運算放大器的輸出控制鏡像電流IP1，IP2，形成負(fù)反饋。IP3為IP1、IP2的鏡像電流輸出。晶體管NI (或N2)的柵極輸出控制電壓連接到晶體管N3的柵極，N3的源端經(jīng)過電阻R2再接地。晶體管N3的漏極連接到電流IC1，即從已有的正溫度系數(shù)電流產(chǎn)生單元中取出一個控制電壓，把該控制電壓加在另外一個正溫度系數(shù)電阻的兩端，形成了一個負(fù)溫度系數(shù)的電流IC1。IC2為ICl的鏡像電流輸出。其中R1，R2的電阻值為正溫度系數(shù)，IPl，IP2, IP3為正溫度系數(shù)，ICl，IC2為負(fù)溫度系數(shù)。IP3和IC2經(jīng)過相加則可以形成一個溫度系數(shù)接近于O的輸出電流lout，即實現(xiàn)了溫度系數(shù)補償。其中IP1、IP2、IP3的比例關(guān)系為1: M: N，晶體管N1、N2保持單個相同的類型，寬度和長度，他們的個數(shù)比例為1: M，IC1、IC2的比例關(guān)系為A: B，其中M、N、A、B為整數(shù)，具體的數(shù)值依具體工藝設(shè)計而定，優(yōu)選的M、N、A、B為整數(shù)1，電阻Rl、R2為類型相同，阻值成整數(shù)比例關(guān)系，優(yōu)選的為阻值比例1:1。
[0023]如圖3所示，圖3中上半部分為正溫度系數(shù)基準(zhǔn)電流IP3 (IPTAT)和負(fù)溫度系數(shù)基準(zhǔn)電流IC2 (ICTAT)隨溫度變化的曲線圖，圖3下半部分為正、負(fù)溫度系數(shù)基準(zhǔn)電流疊加后的輸出電流隨溫度變化的曲線圖，從圖中可以看出輸出電流1ut隨著溫度零下50°C到100°C的變化區(qū)間，數(shù)值變化范圍為6.925-7.075微安，基本保持不變或變化極小，基本實現(xiàn)了形成一個溫度系數(shù)接近于O的輸出電流lout。
[0024]以上通過具體實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，其特征在于，包? 正溫度系數(shù)電流產(chǎn)生單元，用于產(chǎn)生正溫度系數(shù)電流； 負(fù)溫度系數(shù)電流產(chǎn)生單元，用于產(chǎn)生負(fù)溫度系數(shù)電流； 其特征在于，在所述正溫度系數(shù)電流產(chǎn)生電源中引出一控制電壓加到所述負(fù)溫度系數(shù)電流產(chǎn)生單元中一正溫度系數(shù)的電阻上，用于產(chǎn)生負(fù)溫度系數(shù)電流，然后將所述正、負(fù)溫度系數(shù)電流鏡像后疊加輸出。
2.如權(quán)利要求1所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，其特征在于，所述正溫度系?shù)電流產(chǎn)生單元包括第一 NMOS晶體管、第二 NMOS晶體管、第一三極管、第二三極管、第一電阻及一運算放大器，兩個成比例關(guān)系的第一電流及第二電流分別流進(jìn)所述第一 NMOS晶體管及第二 NMOS晶體管的漏端，所述第一 NMOS晶體管的源端與所述第一三極管的發(fā)射極相連，所述第二 NMOS晶體管的源端經(jīng)過所述第一電阻與所述第二三極管的發(fā)射極相連，所述第一三極管及第二三極管的集電極接地，所述第一 NMOS晶體管及所述第二 NMOS晶體管的柵極分別和各自的漏極連接在一起，所述第一 NMOS晶體管及所述第二 NMOS晶體管的柵極分別于所述運算放大器的正負(fù)極輸入端相接，所述運算放大器的輸出端控制第一電流及第二電流，形成負(fù)反饋，所述第一 NMOS晶體管或所述第二 NMOS晶體管輸出一控制電壓到所述負(fù)溫度系數(shù)電流產(chǎn)生單元。
3.如權(quán)利要求1所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，其特征在于，所述?fù)溫度系數(shù)電流產(chǎn)生單元包括第三NMOS晶體管及第二電阻，所述正溫度系數(shù)電流產(chǎn)生單元輸出一控制電壓到所述第三NMOS晶體管的柵極，所述第三NMOS晶體管的源端經(jīng)過所述第二電阻再接地，第三電流流進(jìn)所述第三NMOS晶體管的漏端。
4.如權(quán)利要求2所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐罚涮卣髟谟?，所述第一NMOS晶體管及所述第二NMOS晶體管保持單個相同的類型，寬度和長度，他們的個數(shù)比例為 1: M。
5.如權(quán)利要求4所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，其特征在于，所述第?NMOS晶體管及所述第二 NMOS晶體管一模一樣。
6.如權(quán)利要求2所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐罚涮卣髟谟?，第一電流及第二電流大小成正整?shù)比例關(guān)系。
7.如權(quán)利要求6所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐?，其特征在于，第一電流及第二電流大小相同?br> 8.如權(quán)利要求2所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐罚涮卣髟谟?，所述第一電阻及所述第二電阻類型相同，阻值成正整?shù)比例關(guān)系。
9.如權(quán)利要求8所述的對基準(zhǔn)電流的溫度系數(shù)進(jìn)行補償?shù)碾娐罚涮卣髟谟?，所述第一電阻及所述第二電阻阻值相同?br> 【文檔編號】G05F1/567GK103823501SQ201210470146
【公開日】2014年5月28日 申請日期:2012年11月19日 優(yōu)先權(quán)日:2012年11月19日
【發(fā)明者】袁志勇 申請人:上海華虹宏力半導(dǎo)體制造有限公司