專利名稱：低壓差線性穩(wěn)壓器及其極點調(diào)整方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種低壓差線性穩(wěn)壓器及其極點調(diào)整方法。
背景技術(shù)：
低壓差線形穩(wěn)壓電路(Low Dropout Regulator, LD0)是降壓型直流線性穩(wěn)壓器，隨著SOC技術(shù)的發(fā)展，其在計算機、通訊、儀器儀表、消費類電子、攝像監(jiān)控等行業(yè)應(yīng)用無處不在。雖然與DC-DC開關(guān)電壓轉(zhuǎn)換器相比，LDO的效率低一些，但是它具有外圍元件少、紋波小、噪聲低、芯片面積小、電路結(jié)構(gòu)簡單等優(yōu)點，所以LDO在電源管理類芯片中一直占有 很大的比重。
隨著集成度的提高，越來越多的LDO作為SOC (System on Chip，片上系統(tǒng))芯片的子模塊給某個關(guān)鍵的模塊供電而集成到該SOC芯片中，而功能強大的SOC芯片中集成多個LDO模塊給不同的模塊供電已很普遍了。同時隨著SOC系統(tǒng)的工作頻率不斷提高，其中的數(shù)字電路帶來電源干擾也越來越嚴重，這就需要LDO有高速瞬態(tài)響應(yīng)速度、高輸出電壓控制精度、高PSRR、低噪聲等性能要求。如圖I所示，現(xiàn)有LDO包括誤差放大器0P、電流源ILUPM0S調(diào)整晶體管MP和分壓反饋網(wǎng)絡(luò)等構(gòu)成的負反饋系統(tǒng)。所述分壓反饋網(wǎng)絡(luò)包括第一電阻R1、第二電阻R2。所述第一電阻Rl和第二電阻R2組成分壓單元，分壓電壓被反饋至誤差放大器OP的正相輸入端。所述誤差放大器OP的負相輸入端接收基準電壓vref。所述電流源ILl提供誤差放大器OP的偏置電流。圖I所示的LDO —般有兩個極點一個是在PMOS調(diào)整晶體管MP柵極端的Pl極點，另一個是在LDO輸出端OUT的P2極點。為保證LDO的頻率穩(wěn)定性和足夠的相位裕度，Pl極點與P2極點的間距應(yīng)足夠大。目前LDO的需求者都希望LDO在待機情況下的功耗足夠低，電阻分壓采樣的電路功耗要非常小，這使得P2極點的頻率很小，Pl極點無法做到比P2極點的頻率小很多來滿足環(huán)路的相位穩(wěn)定性，并且P2的電容遠大于Pl點的電容。所以，在LDO待機時低功耗的情況下，主極點只能是P2極點(兩個極點中頻率低的即為主極點)。當LDO輸出端電流增大時，Pl極點的頻率基本保持不變，而P2極點的頻率逐漸變大，Pl極點和P2極點之間的頻率差縮小，造成頻率穩(wěn)定性變差。米勒補償方式在LDO待機低功耗的需求下變得很難有效，而輸出端外接大電容的方式可以獲得較好的效果。在LDO輸出端OUT外接一個大電容，減小了 Pl極點在LDO輸出端電流增大時的增大幅度，保證Pl極點與P2極點的頻率差足夠大，確保LDO的穩(wěn)定性。但是，LDO的發(fā)展趨勢越來越傾向于取消LDO輸出端的引腳，若無LDO輸出端的引腳，則無法將上述方法中的大電容與LDO輸出端在片外連接，LDO頻率穩(wěn)定性問題則會依然存在
發(fā)明內(nèi)容
本發(fā)明解決的問題是如何解決低壓差線性穩(wěn)壓器的頻率穩(wěn)定性問題。為解決上述問題，本發(fā)明提供一種低壓差線性穩(wěn)壓電路，包括誤差放大器、第一電流提供單元、第二電流提供單元、PMOS調(diào)整晶體管、第一電阻和第二電阻；所述PMOS調(diào)整晶體管的源極連接第一電壓端，漏極連接所述第一電阻的第一端，柵極連接所述誤差放大器的輸出端；所述第一電流提供單元適于產(chǎn)生基準電流；所述第二電流提供單元適于產(chǎn)生調(diào)節(jié)電流，所述調(diào)節(jié)電流與所述低壓差線性穩(wěn)壓器的輸出端的電流相關(guān)聯(lián)；所述誤差放大器的第一輸入端輸入?yún)⒖茧妷?，第二輸入端連接所述第一電阻的第二端和第二電阻的第一端，偏置電流輸入端輸入所述基準電流和調(diào)節(jié)電流疊加產(chǎn)生的偏置 電流；所述第一電阻的第一端為所述低壓差線性穩(wěn)壓器的輸出端；所述第二電阻的第二端連接第二電壓端；所述第一電壓端的電壓值大于第二電壓端的電壓值。本發(fā)明還提供一種低壓差線性穩(wěn)壓器的極點調(diào)整方法，包括提供基準電流和調(diào)節(jié)電流，所述調(diào)節(jié)電流與所述低壓差線性穩(wěn)壓器的輸出端的電流相關(guān)聯(lián)；疊加所述基準電流和調(diào)節(jié)電流，以獲得偏置電流；提供所述偏置電流至所述低壓差線性穩(wěn)壓器中的誤差放大器的偏置電流輸入端。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案至少具有以下優(yōu)點當負載變大時，低壓差線性穩(wěn)壓器的輸出端電流變大，低壓差線性穩(wěn)壓器輸出端的P2極點頻率變大，調(diào)節(jié)電流也相應(yīng)變大，這樣使得誤差放大器的輸出阻抗變小，PMOS調(diào)整晶體管柵極的Pl極點頻率變大。由于Pl極點和P2極點的頻率均有所增加，所以兩者的頻率差值可以基本保持在足夠大的距離，確保了低壓差線性穩(wěn)壓器的穩(wěn)定性。在負載電流很小的時候調(diào)節(jié)電流也非常小，低壓差線性穩(wěn)壓器整體的功耗很低。


圖I是現(xiàn)有技術(shù)中低壓差線性穩(wěn)壓電路的電路示意圖；圖2是本發(fā)明實施例一的低壓差線性穩(wěn)壓器示意圖；圖3是本發(fā)明實施例一的低壓差線性穩(wěn)壓電路的一種具體實施例示意圖；圖4是本發(fā)明本發(fā)明實施例二的低壓差線性穩(wěn)壓器示意圖；圖5是本發(fā)明實施例二的低壓差線性穩(wěn)壓電路的一種具體實施例示意圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列說明，本發(fā)明的優(yōu)點和特征將更清楚。如圖2所示，本發(fā)明實施例一提供一種低壓差線性穩(wěn)壓器，包括誤差放大器0P，第一電流提供單元11、第二電流提供單元12、PMOS調(diào)整晶體管MPl、第一電阻Rl和第二電阻R2。
所述PMOS調(diào)整晶體管MPl的源極連接第一電壓端VDD，漏極連接所述第一電阻Rl的第一端，柵極連接所述誤差放大器OP的輸出端OUTl ；所述第一電流提供單元11適于產(chǎn)生基準電流；所述第二電流提供單元12適于產(chǎn)生調(diào)節(jié)電流，所述調(diào)節(jié)電流與所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流相關(guān)聯(lián)；所述誤差放大器OPl的第一輸入端INl輸入?yún)⒖茧妷海诙斎攵薎N2連接所述第一電阻Rl的第二端和第二電阻R2的第一端，偏置電流輸入端BIAS輸入所述基準電流和調(diào)節(jié)電流疊加產(chǎn)生的偏置電流；所述第一電阻Rl的第一端為所述低壓差線性穩(wěn)壓器的輸出端0UT2 ；所述第二電阻R2的第二端連接第二電壓端GND ；所述第一電壓端VDD的電壓值大于第二電壓端GND的電壓值。所述第一電壓端VDD可以提供電源電壓，所述第二電壓端GND可以為提供地電壓。所述第二電流提供單元12提供的調(diào)節(jié)電流隨所述低壓線性穩(wěn)壓器的輸出端的電流增大而增大。在實施例一中，第二電流提供單元12分別與所述誤差放大器OPl的偏置電流輸入端BIAS和誤差放大器OPl的輸出端OUTl相連接，適于通過所述誤差放大器OPl輸出端OUTl上的電壓來采集所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流，從而產(chǎn)生與所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流相關(guān)聯(lián)的調(diào)節(jié)電流。所述調(diào)節(jié)電流可以隨所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流增大而增大。圖3是本發(fā)明實施例一的一種具體實施例。如圖3所示，所述第二電流提供單元12可以包括第二 PMOS晶體管MP2和第一電流鏡單元ILl。所述第二 PMOS晶體管MP2的源極連接所述第一電壓端VDD，漏極連接所述第二電流鏡單元的輸入端，柵極連接所述PMOS調(diào)整晶體管MPl的柵極；所述第二電流鏡單元ILl的第一輸出端連接所述誤差放大器OP的偏置電流輸入端BIAS，第二輸出端連接所述第二電壓端GND。第一電阻Rl和第二電阻R2上流過的電流非常小，所以第一晶體管MPl的漏極電流與低壓差線性穩(wěn)壓器的輸出端0UT2的電流大致相等?？紤]低壓差線性穩(wěn)壓器正常工作時晶體管都處在飽和區(qū)，柵源電壓差相等且襯底電壓一樣的晶體管漏極電流相等(忽略溝道長度調(diào)制效應(yīng))，所以第二 PMOS晶體管MP2的漏極電流與PMOS調(diào)整晶體管MPl的漏極電流大致相等。因此，在低功耗的情況下，第二 PMOS晶體管MP2的漏極電流與低壓差線性穩(wěn)壓器的輸出端0UT2近似相等。所述第一電流鏡單元ILl可以包括第一 NMOS晶體管麗I和第二 NMOS晶體管MN2。所述第一 NMOS晶體管MNl的漏極連接第一 NMOS晶體管MNl的柵極和第二 NMOS晶體管MN2的柵極并作為所述第一電流鏡單元ILl的輸入端，源極連接所述第二電壓端GND ;所述第二 NMOS晶體管的漏極作為所述第一電流鏡單元ILl的第一輸出端，源極作為所述第一電流鏡單元ILl的第二輸出端。所述第一電流提供單元包括第五NMOS晶體管MN5，所述第五NMOS晶體管麗5的漏極連接所述誤差放大器OP的偏置電流輸入端BIAS，源極連接所述第二電壓端GND，柵極輸入偏置電壓。所述誤差放大器OP可以包括第五PMOS晶體管、第六PMOS晶體管、第六NMOS晶體管和第七NMOS晶體管。所述第五PMOS晶體管的源極連接所述第一電壓端VDD，漏極連接所述第五PMOS晶體管的柵極、第六PMOS晶體管的柵極和第六NMOS晶體管的漏極。所述第六PMOS晶體管的源極連接所述第一電壓端VDD，漏極連接所述第七NMOS晶體管的漏極并作為所述誤差放大器OP的輸出端OUTl。所述第六NMOS晶體管的源極連接所述第七NMOS晶體管的源極并作為所述誤差放大器OP的偏置電流輸入端BIAS，柵極作為所述誤差放大器OP的第二輸入端IN2。所述第七NMOS晶體管的柵極作為所述誤差放大器OP的第一輸入端INl。在本實施例一中，第二 PMOS晶體管MP2的漏極電流與PMOS調(diào)整晶體管MPl的漏極電流大致相等，實現(xiàn)了第二電流提供單元12通過誤差放大器OPl輸出端OUTl上的電壓來采集低壓差線性穩(wěn)壓器的輸出端0UT2的電流。第二 PMOS晶體管MP2源極采集到的電流可以通過第一電流鏡單元鏡像到誤差放大器OP的偏置電流輸入端BIAS。本發(fā)明實施例一提供的第二電流提供單元12通過誤差放大器OPl輸出端OUTl上·的電壓來采集所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流，從而產(chǎn)生與低壓差線性穩(wěn)壓器的輸出端0UT2的電流相關(guān)聯(lián)的調(diào)節(jié)電流。當負載變大時，低壓差線性穩(wěn)壓器的輸出端0UT2電流變大，P2極點(低壓差線性穩(wěn)壓器的輸出端0UT2)頻率變大。低壓差線性穩(wěn)壓器的輸出端0UT2電流變大導致第二電流提供單元12的調(diào)節(jié)電流也變大，這樣使得誤差放大器OP的輸出阻抗變小，Pl極點(第一PMOS調(diào)整晶體管MPl的柵極)頻率變大。由于Pl極點和P2極點的頻率均有所增加，這樣就可以保證極點向相同的方向移動，采樣反饋系數(shù)大于或等于I時Pl極點與P2極點的相對位置就不可能減小，這樣兩者的頻率差值可以基本保持在足夠大的距離，確保了低壓差線性穩(wěn)壓器的穩(wěn)定性。如圖4所示，實施例二提供的低壓差線性穩(wěn)壓器與實施例一的區(qū)別在于第二電流提供單元12分別與所述誤差放大器OPl的偏置電流輸入端BIAS和低壓差線性穩(wěn)壓器的輸出端0UT2相連接，適于直接采集所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流，從而產(chǎn)生與所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流相關(guān)聯(lián)的調(diào)節(jié)電流。圖5為本發(fā)明實施例二的一種具體實施例。如圖5所示，所述第二電流提供單元12包括第二電流鏡單元IL2和第三電流鏡單元IL3。所述PMOS調(diào)整晶體管MPl的漏極通過所述第二電流鏡單元IL2連接所述第一電阻Rl的第一端；所述第二電流鏡單元IL2的輸入端連接所述PMOS調(diào)整晶體管MPl的漏極，第一輸出端連接所述第一電阻Rl的第一端，第二輸出端連接所述第三電流鏡單元IL3的輸入端；所述第三電流鏡單元IL3的第一輸出端連接所述誤差放大器的偏置電流輸入端，第二輸出端連接所述第二電壓端GND。所述第二電流鏡單元IL2可以包括第三PMOS晶體管MP3和第四PMOS晶體管MP4。所述第三PMOS晶體管MP3的源極連接所述第四PMOS晶體管MP4的源極并作為所述第二電流鏡單元的輸入端，柵極連接所述第三PMOS晶體管MP3的漏極和第四PMOS晶體管MP4的柵極并作為所述第二電流鏡單元IL2的第一輸出端；所述第四PMOS晶體管MP4的漏極作為所述第二電流鏡單元IL2的第二輸出端。所述第三電流鏡單元IL3可以包括第三NMOS晶體管麗3和第四NMOS晶體管MN4。所述第三NMOS晶體管MN3的漏極連接第三NMOS晶體管MN3的柵極和第四NMOS晶體管MN4的柵極并作為所述第三電流鏡單元IL3的輸入端，源極連接所述第二電壓端GND ;所述第四NMOS晶體管MN4的漏極作為所述第三電流鏡單元IL3的第一輸出端，源極作為所述第三電流鏡單元IL3的第二輸出端。在本實施例二中，第二電流鏡單元可以將PMOS調(diào)整晶體管MPl的漏極電流鏡像到第三電流鏡單元的輸入端，從而實現(xiàn)低壓差線性穩(wěn)壓器的輸出端0UT2的電流的采集。本發(fā)明實施例二提供的第二電流提供單元12直接采集所述低壓差線性穩(wěn)壓器的輸出端0UT2的電流，從而產(chǎn)生與低壓差線性穩(wěn)壓器的輸出端0UT2的電流相關(guān)聯(lián)的調(diào)節(jié)電流。當負載變大時，P2極點的頻率變大，第二電流提供單元12產(chǎn)生的調(diào)節(jié)電流增大，使得誤差放大器OP的輸出阻抗變小、Pl極點頻率變大，Pl極點和P2極點的頻率差值可以基本保持在足夠大的距離，確保了低壓差線性穩(wěn)壓器的穩(wěn)定性。在其他實施例中，所述第一電流提供單元可以通過現(xiàn)有技術(shù)中其他偏置電流產(chǎn)生電路來實現(xiàn)。
在其他實施例中，所述第二電流提供單元可以采用電流控制電流源或電壓控制電流源來實現(xiàn)。所述第二電流提供單元為電流控制電流源時，所述電流控制電流源的控制端與所述低壓差線性穩(wěn)壓器的輸出端0UT2相連接。所述第二電流提供單元為電壓控制電流源時，所述電壓控制電流源的控制端與所述PMOS調(diào)整晶體管的柵極相連接。在其他實施例中，所述第一電流鏡單元、第二電流鏡單元和第三電流鏡單元也可以采用現(xiàn)有技術(shù)中其他類型的電流鏡電路來實現(xiàn)。本發(fā)明還提供一種低壓差線性穩(wěn)壓器的極點調(diào)整方法，包括步驟SI，提供基準電流和調(diào)節(jié)電流，所述調(diào)節(jié)電流與所述低壓差線性穩(wěn)壓器的輸出端的電流相關(guān)聯(lián)；步驟S2，疊加所述基準電流和調(diào)節(jié)電流，以獲得偏置電流；步驟S3，提供所述偏置電流至所述低壓差線性穩(wěn)壓器中的誤差放大器的偏置電流輸入端?？蛇x的，步驟SI中的提供調(diào)節(jié)電流可以包括采集所述低壓差線性穩(wěn)壓器的輸出端電流以產(chǎn)生所述調(diào)節(jié)電流?？蛇x的，步驟SI中的提供調(diào)節(jié)電流也可以包括采集所述低壓差線性穩(wěn)壓器中的PMOS調(diào)整晶體管的柵極端電壓以產(chǎn)生所述調(diào)節(jié)電流。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種低壓差線性穩(wěn)壓器，其特征在于，包括誤差放大器、第一電流提供單元、第二電流提供單元、PMOS調(diào)整晶體管、第一電阻和第二電阻； 所述PMOS調(diào)整晶體管的源極連接第一電壓端，漏極連接所述第一電阻的第一端，柵極連接所述誤差放大器的輸出端； 所述第一電流提供單元適于產(chǎn)生基準電流； 所述第二電流提供單元適于產(chǎn)生調(diào)節(jié)電流，所述調(diào)節(jié)電流與所述低壓差線性穩(wěn)壓器的輸出端的電流相關(guān)聯(lián)； 所述誤差放大器的第一輸入端輸入?yún)⒖茧妷?，第二輸入端連接所述第一電阻的第二端和第二電阻的第一端，偏置電流輸入端輸入所述基準電流和調(diào)節(jié)電流疊加產(chǎn)生的偏置電流； 所述第一電阻的第一端為所述低壓差線性穩(wěn)壓器的輸出端； 所述第二電阻的第二端連接第二電壓端； 所述第一電壓端的電壓值大于第二電壓端的電壓值。
2.如權(quán)利要求I所述的低壓差線性穩(wěn)壓器，其特征在于，所述第二電流提供單元包括第二 PMOS晶體管和第一電流鏡單元； 所述第二 PMOS晶體管的源極連接所述第一電壓端，漏極連接所述第一電流鏡單元的輸入端，柵極連接所述PMOS調(diào)整晶體管的柵極； 所述第一電流鏡單兀的第一輸出端連接所述誤差放大器的偏置電流輸入端，第二輸出端連接所述第二電壓端。
3.如權(quán)利要求2所述的低壓差線性穩(wěn)壓器，其特征在于，所述第一電流鏡單元包括第一 NMOS晶體管和第二 NMOS晶體管； 所述第一 NMOS晶體管的漏極連接第一 NMOS晶體管的柵極和第二 NMOS晶體管的柵極并作為所述第一電流鏡單元的輸入端，源極連接所述第二電壓端； 所述第二 NMOS晶體管的漏極作為所述第一電流鏡單元的第一輸出端，源極作為所述第一電流鏡單元的第二輸出端。
4.如權(quán)利要求I所述的低壓差線性穩(wěn)壓器，其特征在于，所述第二電流提供單元包括第二電流鏡單元和第三電流鏡單元； 所述PMOS調(diào)整晶體管的漏極通過所述第二電流鏡單元連接所述第一電阻的第一端；所述第二電流鏡單元的輸入端連接所述PMOS調(diào)整晶體管的漏極，第一輸出端連接所述第一電阻的第一端，第二輸出端連接所述第三電流鏡單元的輸入端； 所述第三電流鏡單元的第一輸出端連接所述誤差放大器的偏置電流輸入端，第二輸出端連接所述第二電壓端。
5.如權(quán)利要求4所述的低壓差線性穩(wěn)壓器，其特征在于，所述第二電流鏡單元包括第三PMOS晶體管和第四PMOS晶體管； 所述第三PMOS晶體管的源極連接所述第四PMOS晶體管的源極并作為所述第二電流鏡單元的輸入端，柵極連接所述第三PMOS晶體管的漏極和第四PMOS晶體管的柵極并作為所述第二電流鏡單元的第一輸出端； 所述第四PMOS晶體管的漏極作為所述第二電流鏡單元的第二輸出端。
6.如權(quán)利要求4所述的低壓差線性穩(wěn)壓器，其特征在于，所述第三電流鏡單元包括第三NMOS晶體管和第四NMOS晶體管； 所述第三NMOS晶體管的漏極連接第三NMOS晶體管的柵極和第四NMOS晶體管的柵極并作為所述第三電流鏡單元的輸入端，源極連接所述第二電壓端； 所述第四NMOS晶體管的漏極作為所述第三電流鏡單元的第一輸出端，源極作為所述第三電流鏡單元的第二輸出端。
7.如權(quán)利要求I所述的低壓差線性穩(wěn)壓器，其特征在于，所述調(diào)節(jié)電流隨所述低壓差線性穩(wěn)壓器的輸出端的電流增大而增大。
8.—種低壓差線性穩(wěn)壓器的極點調(diào)整方法，其特征在于，包括 提供基準電流和調(diào)節(jié)電流，所述調(diào)節(jié)電流與所述低壓差線性穩(wěn)壓器的輸出端的電流相關(guān)聯(lián); 疊加所述基準電流和調(diào)節(jié)電流，以獲得偏置電流； 提供所述偏置電流至所述低壓差線性穩(wěn)壓器中的誤差放大器的偏置電流輸入端。
9.如權(quán)利要求8所述的極點調(diào)整方法，其特征在于，提供調(diào)節(jié)電流包括 采集所述低壓差線性穩(wěn)壓器的輸出端電流以產(chǎn)生所述調(diào)節(jié)電流。
10.如權(quán)利要求8所述的極點調(diào)整方法，其特征在于，提供調(diào)節(jié)電流包括 采集所述低壓差線性穩(wěn)壓器中的PMOS調(diào)整晶體管的柵極端電壓以產(chǎn)生所述調(diào)節(jié)電流。
全文摘要
一種低壓差線性穩(wěn)壓器及其極點調(diào)整方法，所述低壓差線性穩(wěn)壓器的PMOS調(diào)整晶體管的源極連接第一電壓端，漏極連接所述第一電阻的第一端，柵極連接所述誤差放大器的輸出端；第一電流提供單元適于產(chǎn)生基準電流；第二電流提供單元適于產(chǎn)生調(diào)節(jié)電流，所述調(diào)節(jié)電流與所述低壓差線性穩(wěn)壓器的輸出端的電流相關(guān)聯(lián)；誤差放大器的第一輸入端輸入?yún)⒖茧妷?，第二輸入端連接所述第一電阻的第二端和第二電阻的第一端，偏置電流輸入端輸入所述基準電流和調(diào)節(jié)電流疊加產(chǎn)生的偏置電流；第一電阻的第一端為所述低壓差線性穩(wěn)壓器的輸出端；第二電阻的第二端連接第二電壓端；第一電壓端的電壓值大于第二電壓端的電壓值。
文檔編號G05F1/56GK102945059SQ20121047689
公開日2013年2月27日 申請日期2012年11月21日 優(yōu)先權(quán)日2012年11月21日
發(fā)明者張志軍 申請人:上海宏力半導體制造有限公司