基準電壓發(fā)生器和相應的集成電路的制作方法
【專利摘要】本發(fā)明提供了一種基準電壓發(fā)生器和相應的集成電路。該基準電壓發(fā)生器包括：電流鏡，連接在輸入電壓與地之間，包括源電流支路和鏡像電流支路；電阻性元件，串聯(lián)連接在該源電流支路中；以及穩(wěn)壓元件，串聯(lián)連接在該鏡像電流支路中，其中該鏡像電流支路中產(chǎn)生的鏡像電流可操作以滿足該穩(wěn)壓元件的工作電流要求，該穩(wěn)壓元件的一端作為基準電壓輸出端。本發(fā)明的實施方式，對于具有較大變化范圍的輸入電壓的應用，提供了更小變化范圍的電流以及更低的功率消耗，從而有助于高電壓低功耗集成電路的運作，尤其是在待機時需要較小電流的應用中具有優(yōu)勢。
【專利說明】基準電壓發(fā)生器和相應的集成電路
【技術領域】
[0001]本發(fā)明的各實施方式總體上涉及互補金屬氧化物半導體(CMOS)高電壓低功耗集成電路，并且更具體地涉及用于高電壓低功耗集成電路的基準電壓發(fā)生器和相應的集成電路。
【背景技術】
[0002]基準電壓發(fā)生器是用于在高電壓集成電路中生成粗略基準電壓的基本塊。如圖1中所示，傳統(tǒng)的基準電壓發(fā)生器的結構是用齊納管(zener)與限流電阻器(Rlim)進行串聯(lián)，從而產(chǎn)生基準電壓(VZ)，其中電源電壓(VDDH)為輸入電壓。
[0003]然而，在圖1中所示的基準電壓發(fā)生器中，當輸入電壓增加時非常難以實現(xiàn)低功耗。而且當輸入電壓發(fā)生變化時，基準電壓發(fā)生器中的電流會在巨大范圍內(nèi)變化，其中輸入電壓的變化范圍越大，電流的變化范圍也會越大。
[0004]根據(jù)齊納管的特性，其電流需要大于其最小擊穿電流(Imin)，才能保證其輸出穩(wěn)定的基準電壓。參照圖1所示，可以得到以下公式:
[0005]Imin= (VDDHmin-VZ)/Rlim ;以及
[0006]Imax= (VDDHmax-VZ) /Rl im0
[0007]其中Imin如上所述為基準電壓發(fā)生器中需要滿足的最小擊穿電流，Imax是基準電壓發(fā)生器中的最大電流，VDDHmin是基準電壓發(fā)生器的最小輸入電壓，VDDHmax是基準電壓發(fā)生器的最大輸入電壓，VZ是基準電壓發(fā)生器所實現(xiàn)的基準電壓，Rlim是限流電阻器的電阻。
[0008]以輸入電壓在7V至18V之間變化、需要實現(xiàn)的VZ為6V并且Imin為10 μ A為例，通過上述公式可以計算出，需要在圖1中的基準電壓發(fā)生器中使用的Rlim為IOOkQ，因而Imax為120μ Α。由此可知，圖1中的基準電壓發(fā)生器中最大電流Imax與最小擊穿電流Imin的比例為120μΑ/10μΑ = 1200%，即其中最大電流Imax是最小擊穿電流Imin的12倍。上述輸入電壓在7V至18V之間僅為舉例，目前的高壓工藝可以使得輸入電壓高達100V，從而使得基準電壓發(fā)生器中的最大電流Imax與最小擊穿電流Imin的比例可能遠大于上述12倍，從而對高電壓低功耗集成電路的正常使用造成嚴重的不良影響。
[0009]由此可知，傳統(tǒng)的基準電壓發(fā)生器存在當輸入電壓變化大時基準電壓發(fā)生器中的電流變化范圍過大的缺點。

【發(fā)明內(nèi)容】

[0010]本發(fā)明的示例性實施方式涉及用于高電壓低功耗集成電路的基準電壓發(fā)生器。
[0011]在本發(fā)明的一個實施方式中，提供了一種基準電壓發(fā)生器，包括:電流鏡，連接在輸入電壓與地之間，包括源電流支路和鏡像電流支路；電阻性元件，串聯(lián)連接在該源電流支路中；以及穩(wěn)壓元件，串聯(lián)連接在該鏡像電流支路中，其中該鏡像電流支路中產(chǎn)生的鏡像電流可操作以滿足該穩(wěn)壓元件的工作電流要求，該穩(wěn)壓元件的一端作為基準電壓輸出端。[0012]在一個實施方式中，電流鏡包括連接在該源電流支路中的第一晶體管和連接在該鏡像電流支路中的第二晶體管。
[0013]在一個實施方式中，該第一晶體管和該第二晶體管均是PMOS管，第一 PMOS管的源極和第二 PMOS管的源極連接到該輸入電壓，該第一 PMOS管的柵極和該第二 PMOS管的柵極連接在一起，該第一 PMOS管的柵極和漏極相連接，該電阻性元件的一端連接到該第一 PMOS管的漏極并且該電阻性元件的另一端接地，該穩(wěn)壓元件的一端連接到該第二 PMOS管的漏極并且該穩(wěn)壓元件的另一端接地。
[0014]在一個實施方式中，該第二 PMOS管的寬度是該第一 PMOS管的寬度的I至10倍。
[0015]在一個實施方式中，該電阻性元件包括一個電阻或一個NMOS管。
[0016]在一個實施方式中，該穩(wěn)壓元件包括一個齊納管或者一個二極管。
[0017]在一個實施方式中，該基準電壓發(fā)生器還包括一個放大電路，該放大電路的一個輸入端與該穩(wěn)壓兀件的該一端連接，該放大電路的輸出端作為該基準電壓輸出端。
[0018]在一個實施方式中，該輸入電壓是7V至100V中的任一預定值。
[0019]在一個實施方式中，還提供了 一種集成電路，它包括根據(jù)前述的基準電壓發(fā)生器。
[0020]本發(fā)明的實施方式具有以下優(yōu)點，即本發(fā)明的實施方式提供了用于高電壓低功耗集成電路的低功耗基準電壓發(fā)生器，對于具有較大變化范圍的輸入電壓的應用提供了更小變化范圍的電流以及更低的功率消耗，從而有助于高電壓低功耗集成電路的運作，尤其是在待機時需要較小電流的應用中具有優(yōu)勢。
【專利附圖】

【附圖說明】
[0021]結合附圖并參考以下詳細說明，本發(fā)明各實施方式的特征、優(yōu)點及其他方面將變得更加明顯，在此以示例性而非限制性的方式示出了本發(fā)明的若干實施方式。在附圖中:
[0022]圖1為根據(jù)現(xiàn)有技術的傳統(tǒng)的基準電壓發(fā)生器的電路圖；以及
[0023]圖2為根據(jù)本發(fā)明的示例性實施方式的用于高電壓低功耗集成電路的基準電壓發(fā)生器的電路圖。
【具體實施方式】
[0024]以下參考附圖詳細描述本發(fā)明的各個示例性實施方式。應當注意，根據(jù)以下描述可以容易地認識到在此公開的結構和方法的備選實施方式并將它們用作在不背離本發(fā)明的原理和精神的前提下可以使用的可行實施方式。
[0025]應當理解，給出這些示例性實施方式僅僅是為了使本領域技術人員能夠更好地理解進而實現(xiàn)本發(fā)明，而并非以任何方式限制本發(fā)明的范圍。
[0026]參照圖2，其為根據(jù)本發(fā)明的示例性實施方式的用于高電壓低功耗集成電路的基準電壓發(fā)生器的電路圖。
[0027]如圖2中所示，根據(jù)本發(fā)明的基準電壓發(fā)生器包括相互并聯(lián)在輸入電壓(VDDH)與接地之間的左右兩個支路。其中，左支路中為串聯(lián)的P溝道金屬氧化物半導體(PMOS)管與限流電阻器(Rlim)，右支路中為串聯(lián)的P溝道金屬氧化物半導體(PMOS)管與齊納管(zener)。其中，左右兩個支路中的PMOS管的柵極連接在一起，左右兩個支路中的PMOS管的源極均連接到輸入電壓，左支路中的PMOS管的柵極與漏極連接。由于左右兩個支路中的PMOS管的柵極與柵極、源極與源極連接在一起，因此它們的柵源電壓(VGS)相等。因為PMOS管導通時的電流主要取決于PMOS管的尺寸以及VGS，因此按照上述元件布置的兩個PMOS管形成電流鏡，其中左支路中使用PMOS管產(chǎn)生電流，而右支路則將所產(chǎn)生的電流鏡像之后灌入右支路的齊納管中。其中，當左右兩個PMOS管的尺寸為1:1時，在左支路中產(chǎn)生電流后，會在右支路中產(chǎn)生相同的鏡像電流；當左右兩個PMOS管的尺寸為1: N時，在左支路中產(chǎn)生電流后，會在右支路中產(chǎn)生N倍的鏡像電流。
[0028]在本發(fā)明的示例性實施方式中，以左右兩個PMOS管尺寸相等為例進行示例性說明。
[0029]根據(jù)PMOS管的性質，必須在施加到PMOS管上的電壓達到閾值電壓(開始電壓)時，PMOS管才能開始正常工作，因此在圖2中的基準電壓發(fā)生器中，如果左支路中的PMOS管的閾值電壓是VT，則可以得到以下公式:
[0030]Imax/Imin = (VDDHmax-VT)/(VDDHmin-VT)。
[0031]其中，Imin為基準電壓發(fā)生器中需要為齊納管(Zener)滿足的最小擊穿電流，Imax是基準電壓發(fā)生器中每個支路中的最大電流，VDDHmin是基準電壓發(fā)生器的最小輸入電壓，VDDHmax是基準電壓發(fā)生器的最大輸入電壓，VT如上所述是左支路中的PMOS管的閾值電壓。
[0032]以輸入電壓在7V至18V之間變化、VT為IV并且Imin為10 μ A為例，通過上述公式可以計算出，需要在圖1中的基準電壓發(fā)生器中使用的Rlim為600k，因而Imax為28.3 μ Α。由此可知，圖1中的基準電壓發(fā)生器中每個支路中的最大電流Imax與最小擊穿電流Imin的比例也即總最大電流與總最小電流的比例為28.3μ A/ΙΟμ A = 283%，即其中最大電流Imax是最小擊穿電流Imin的2.83倍。對比在【背景技術】中的描述可知,在輸入電壓的變化范圍一致的情況下，根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器中的最大電流Imax與最小擊穿電流Imin的比例遠小于傳統(tǒng)的基準電壓發(fā)生器中的最大電流Imax與最小擊穿電流Imin的比例，并且根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器中的最大電流(28.3 μ AX 2 = 56.6 μ Α)也遠小于傳統(tǒng)的基準電壓發(fā)生器中的最大電流(120 μ Α)，因此根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器在輸入電壓具有較大變化范圍時功率消耗更低。
[0033]如前所述，由于可以將根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器中的電流鏡中的PMOS管設計為大小成比例，因此可以通過將左支路中PMOS管設計為比右支路的PMOS管小從而使得在能夠滿足右支路中的齊納管的最小擊穿電流的如提下使左支路中的電流減小，從而可以使整個基準電壓發(fā)生器中的總電流以及總功耗更小。
[0034]應當注意，盡管可以通過調整根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器中的電流鏡中的兩個PMOS管的大小，但兩個PMOS管大小的比例需要根據(jù)實際情況來確定，其中尤其需要考慮基準電壓發(fā)生器的設計成本和漏電可能造成的影響。因為如果將兩個PMOS管大小的比例設計得過大，則會導致一個PMOS管所占據(jù)的面積過大，從而導致集成電路總成本的提高。同時，當由于兩個PMOS管大小的比例被設計得過大而造成其中一個PMOS管的電流過小時，該電流有可能被漏電所淹沒，從而導致基準電壓發(fā)生器無法正常運作。根據(jù)對設計成本和漏電可能造成的影響所進行的評估，優(yōu)選地兩個PMOS管大小的比例通常不超過10倍。[0035]可以對由根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器產(chǎn)生的基準電壓(VZ)進行各種處理以使其可以用于多種目的。例如，由于所產(chǎn)生的基準電壓并沒有電流驅動能力而僅僅是一個電壓，因此可以為其增加電流驅動能力，從而使得可以利用基準電壓驅動其他元件和/或電路。其中，被增加了電流驅動能力的基準電壓可以充當電源使用。
[0036]應當理解，在根據(jù)本發(fā)明的示例性實施方式中采用由兩個PMOS管實現(xiàn)的電流鏡以實現(xiàn)本發(fā)明的技術效果，但能夠適用于本發(fā)明的電流鏡并不僅限于由兩個PMOS管來實現(xiàn)，而是可以具有更復雜的結構。即，只要是能夠實現(xiàn)通過在一個支路中的電流而在另一支路中產(chǎn)生鏡像電流的電流鏡結構都可以用于本發(fā)明。
[0037]應當理解，盡管在上述實施方式中使用齊納管來實現(xiàn)根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器，但是也可以通過使用諸如普通二極管之類的其他穩(wěn)壓元件(器件)來實現(xiàn)基準電壓發(fā)生器，因為它們也具有可以滿足基準電壓發(fā)生器要求的穩(wěn)定性。概括而言，在本發(fā)明的各種示例性實施例中，使用穩(wěn)壓元件將變化范圍可能很大的電流變換成穩(wěn)定的電壓，從而產(chǎn)生穩(wěn)定的基準電壓。
[0038]不過，相對于普通二極管而言，在基準電壓發(fā)生器中使用齊納管的好處在于無論對齊納管施加多么大的電流，只要該電流達到齊納管的最小擊穿電流(Imin)，則所產(chǎn)生的基準電壓更加穩(wěn)定，這是因為齊納管與普通二極管的穩(wěn)定性曲線斜率不同。同時，分別使用齊納管和普通二極管的基準電壓發(fā)生器所產(chǎn)生的基準電壓的大小也會存在差異。舉例來說，當電流變大10倍時，使用齊納管的基準電壓發(fā)生器所產(chǎn)生的基準電壓可能從6V變?yōu)?br> 6.1V，而使用普通二極管的基準電壓發(fā)生器所產(chǎn)生的基準電壓可能從0.7V變?yōu)?.8V。其中，雖然由使用普通二極管的基準電壓發(fā)生器所產(chǎn)生的0.7V的基準電壓作為基準來說可能稍低，但是可以對其進行放大，從而實現(xiàn)與使用齊納管的基準電壓發(fā)生器類似的效果。
[0039]應當理解，在根據(jù)本發(fā)明的示例性實施方式中使用限流電阻器Rlim僅為示例。在根據(jù)本發(fā)明的示例性實施方式的基準電壓發(fā)生器中僅需要使用能夠起到類似于電阻器作用、將電壓轉換成電流的電阻性元件(電阻性負載)即可，而并不需要將其限定為電阻器。例如，可以使用N溝道金屬氧化物半導體(NMOS)管作為電阻性元件代替限流電阻器Rlim。
[0040]從上述描述應當理解，在不脫離本發(fā)明真實精神的情況下，可以對本發(fā)明各實施方式進行修改和變更，例如，改為使用普通二極管作為穩(wěn)壓元件或者使用NMOS管作為電阻性元件；可以采用普通晶體管而不是MOS管來實現(xiàn)電流鏡(但是，采用MOS管實現(xiàn)的電流鏡功耗較小)。本說明書中的描述僅僅是用于說明性的，而不應被認為是限制性的。
[0041]雖然已經(jīng)參考若干【具體實施方式】描述了本發(fā)明，但是應該理解，本發(fā)明并不限于所公開的【具體實施方式】。本發(fā)明旨在涵蓋在所附權利要求的精神和范圍內(nèi)所包括的各種修改和等同布置。所附權利要求的范圍符合最寬泛的解釋，從而包含所有這樣的修改及等同結構和功能。
【權利要求】
1.一種基準電壓發(fā)生器，包括: 電流鏡，連接在輸入電壓與地之間，包括源電流支路和鏡像電流支路； 電阻性元件，串聯(lián)連接在所述源電流支路中；以及 穩(wěn)壓元件，串聯(lián)連接在所述鏡像電流支路中，其中所述鏡像電流支路中產(chǎn)生的鏡像電流可操作以滿足所述穩(wěn)壓元件的工作電流要求，所述穩(wěn)壓元件的一端作為基準電壓輸出端。
2.根據(jù)權利要求1所述的基準電壓發(fā)生器，其中所述電流鏡包括連接在所述源電流支路中的第一晶體管和連接在所述鏡像電流支路中的第二晶體管。
3.根據(jù)權利要求2所述的基準電壓發(fā)生器，其中所述第一晶體管和所述第二晶體管均是PMOS管，第一 PMOS管的源極和第二 PMOS管的源極連接到所述輸入電壓，所述第一 PMOS管的柵極和所述第二 PMOS管的柵極連接在一起，所述第一 PMOS管的柵極和漏極相連接，所述電阻性元件的一端連接到所述第一 PMOS管的漏極并且所述電阻性元件的另一端接地，所述穩(wěn)壓元件的一端連接到所述第二 PMOS管的漏極并且所述穩(wěn)壓元件的另一端接地。
4.根據(jù)權利要求2或3所述的基準電壓發(fā)生器，其中所述第二PMOS管的寬度是所述第一 PMOS管的寬度的I至10倍。
5.根據(jù)權利要求1至3中任一項所述的基準電壓發(fā)生器，其中所述電阻性元件包括一個電阻或一個NMOS管。
6.根據(jù)權利要求1至3中任一項所述的基準電壓發(fā)生器，其中所述穩(wěn)壓元件包括一個齊納管或者一個二極管。
7.根據(jù)權利要求1至3中任一項所述的基準電壓發(fā)生器，還包括一個放大電路，所述放大電路的一個輸入端與所述穩(wěn)壓元件的所述一端連接，所述放大電路的輸出端作為所述基準電壓輸出端。
8.根據(jù)權利要求7所述的集成電路，其中所述輸入電壓是7V至100V中的任一預定值。
9.一種集成電路，包括根據(jù)權利要求1至8中任一項所述的基準電壓發(fā)生器。
【文檔編號】G05F3/26GK103853229SQ201210527535
【公開日】2014年6月11日 申請日期:2012年12月5日 優(yōu)先權日:2012年12月5日
【發(fā)明者】宋振宇, 孫俊岳 申請人:艾爾瓦特集成電路科技（天津）有限公司