專利名稱：電子節(jié)電設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子技術(shù)領(lǐng)域，特別涉及一種電子節(jié)電設(shè)備。
背景技術(shù)：
現(xiàn)在的電子設(shè)備在運行的時候，往往只考慮其運行的可靠性、穩(wěn)定性還有抗干擾能力，在節(jié)電方面主要是經(jīng)由加工精度還有縮小體積還有電子元件的大小來節(jié)電，但是這樣容易造成受外界干擾波動影響大的缺陷。
發(fā)明內(nèi)容本實用新型提供一種電子節(jié)電設(shè)備，經(jīng)由嵌入式ARM芯片、電子設(shè)備驅(qū)動端、電子設(shè)備供電啟動端還有電子設(shè)備供電屏蔽器組成的電子節(jié)電設(shè)備，不會導(dǎo)致造成受外界干擾波動影響大的缺陷。為實現(xiàn)上述目的，本實用新型的技術(shù)方案為一種電子節(jié)電設(shè)備，帶有嵌入式ARM芯片4，嵌入式ARM芯片4按冗余接口功能同電子設(shè)備驅(qū)動端1、電子設(shè)備供電啟動端2還有電子設(shè)備供電屏蔽器3通信導(dǎo)通，電子設(shè)備驅(qū)動端I的冗余接口還有電子設(shè)備供電屏蔽器3的冗余接口通信導(dǎo)通。經(jīng)由嵌入式ARM芯片4、電子設(shè)備驅(qū)動端1、電子設(shè)備供電啟動端2還有電子設(shè)備供電屏蔽器3組成的電子節(jié)電設(shè)備，不會導(dǎo)致造成受外界干擾波動影響大的缺陷。

圖1為本實用新型的結(jié)構(gòu)示意圖。
具體實施方式
下面經(jīng)由附圖對本實用新型做進(jìn)一步說明如附圖1所示，電子節(jié)電設(shè)備，帶有嵌入式ARM芯片4，嵌入式ARM芯片4按冗余接口功能同電子設(shè)備驅(qū)動端1、電子設(shè)備供電啟動端2還有電子設(shè)備供電屏蔽器3通信導(dǎo)通，電子設(shè)備驅(qū)動端I的冗余接口還有電子設(shè)備供電屏蔽器3的冗余接口通信導(dǎo)通。經(jīng)由嵌入式ARM芯片4、電子設(shè)備驅(qū)動端1、電子設(shè)備供電啟動端2還有電子設(shè)備供電屏蔽器3組成的電子節(jié)電設(shè)備，不會導(dǎo)致造成受外界干擾波動影響大的缺陷。
權(quán)利要求1. 一種電子節(jié)電設(shè)備，帶有嵌入式ARM芯片(4)，其特征在于嵌入式ARM芯片(4)按冗余接口功能同電子設(shè)備驅(qū)動端(I)、電子設(shè)備供電啟動端(2)還有電子設(shè)備供電屏蔽器(3)通信導(dǎo)通，電子設(shè)備驅(qū)動端(I)的冗余接口還有電子設(shè)備供電屏蔽器(3)的冗余接口通信導(dǎo)通。
專利摘要一種電子節(jié)電設(shè)備，經(jīng)由嵌入式ARM芯片、電子設(shè)備驅(qū)動端、電子設(shè)備供電啟動端還有電子設(shè)備供電屏蔽器組成的電子節(jié)電設(shè)備，不會導(dǎo)致造成受外界干擾波動影響大的缺陷。
文檔編號G05B19/042GK202904277SQ20122049833
公開日2013年4月24日 申請日期2012年9月27日 優(yōu)先權(quán)日2012年9月27日
發(fā)明者田偉國 申請人:陜西子竹電子有限公司