一種智能功率模塊的制作方法
【專利摘要】本發(fā)明屬于功率驅(qū)動控制領(lǐng)域，提供了一種智能功率模塊。本發(fā)明通過在智能功率模塊中采用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊的HVIC芯片，在HVIC芯片的三個(gè)上橋臂信號端為低電平（低電平時(shí)間大于高電平時(shí)間）時(shí)可使HVIC芯片對濾波電容和智能功率模塊外接的儲能電容進(jìn)行充電，使充電時(shí)間大幅度增加，從而使智能功率模塊在啟動時(shí)對濾波電容和儲能電容的充電時(shí)間相應(yīng)地增加，并降低IGBT管在上電啟動時(shí)的發(fā)熱量，延長IGBT管的壽命和智能功率模塊的壽命，提高智能功率模塊的使用安全性。
【專利說明】一種智能功率模塊

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于功率驅(qū)動控制領(lǐng)域，尤其涉及一種智能功率模塊。

【背景技術(shù)】
[0002] 智能功率模塊（IPM，Intelligent Power Module),是一種結(jié)合電力電子技術(shù)和集 成電路技術(shù)的功率驅(qū)動類產(chǎn)品。智能功率模塊把功率開關(guān)器件和高壓驅(qū)動電路集成在一 起，并內(nèi)置有過電壓、過電流和過熱等故障檢測電路。智能功率模塊一方面通過接收MCU的 控制信號并驅(qū)動后續(xù)電路工作，另一方面又將系統(tǒng)的狀態(tài)檢測信號反饋回MCU。與傳統(tǒng)分立 方案相比，智能功率模塊以其高集成度、高可靠性等優(yōu)勢贏得越來越大的市場，尤其適合于 驅(qū)動電機(jī)的變頻器及各種逆變電源，是用于變頻調(diào)速、冶金機(jī)械、電力牽引、伺服驅(qū)動及變 頻家電的理想電力電子器件。
[0003] 現(xiàn)有的智能功率模塊的電路結(jié)構(gòu)如圖1所示，其用于輸出U相電、V相電及W相電。 其中：
[0004] HVIC(High Voltage Integrated Circuit，高壓集成電路)芯片 101 的電源端 VCC 作為智能功率模塊的低壓區(qū)供電正端VDD，VDD處的電壓一般為15V，HVIC芯片101的第一 上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別作為智能功率 模塊的U相上橋臂輸入端UHIN、V相上橋臂輸入端VHIN及W相上橋臂輸入端WHIN ;HVIC芯 片101的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3分別 作為智能功率模塊的U相下橋臂輸入端ULIN、V相下橋臂輸入端VLIN及W相下橋臂輸入端 WLIN ;在此，智能功率模塊的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2、第三上橋臂 信號端HIN3、第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3 的輸入信號的電壓范圍是〇?5V ;HVIC芯片101的接地端GND作為智能功率模塊的低壓區(qū) 供電負(fù)端COM ;HVIC芯片101的第一供電正端VB1作為智能功率模塊的U相高壓區(qū)供電正 端UVB，HVIC芯片101的第一高壓區(qū)控制端H01與IGBT管Q1的柵極相連，HVIC芯片101 的第一供電負(fù)端VS1端與所述IGBT管Q1的源極、快恢復(fù)二極管D1的陽極、IGBT管D4的 漏極以及快恢復(fù)二極管D4的陰極相連，并作為智能功率模塊的U相高壓區(qū)供電負(fù)端UVS，濾 波電容C1連接于智能功率模塊的U相高壓區(qū)供電正端UVB與U相高壓區(qū)供電負(fù)端UVS之 間；HVIC芯片101的第二供電正端VB2作為智能功率模塊的V相高壓區(qū)供電正端VVB，HVIC 芯片101的第二高壓區(qū)控制端H02與IGBT管Q2的柵極相連，HVIC芯片101的第二供電負(fù) 端VS2與IGBT管Q2的源極、快恢復(fù)二極管D2的陽極、IGBT管Q5的漏極以及快恢復(fù)二極 管D5的陰極相連，并作為智能功率模塊的V相高壓區(qū)供電負(fù)端VVS，濾波電容C2連接于智 能功率模塊的V相高壓區(qū)供電正端VVB與V相高壓區(qū)供電負(fù)端VVS之間；HVIC芯片101的 第三供電正端VB3作為智能功率模塊的W相高壓區(qū)供電正端WVB，HVIC芯片101的第三高 壓區(qū)控制端H03與IGBT管Q3的柵極相連，HVIC芯片101的第三供電負(fù)端VS3與IGBT管 Q3的源極、快恢復(fù)二極管D3的陽極、IGBT管Q6的漏極以及快恢復(fù)二極管D6的陰極相連， 并作為智能功率模塊的W相高壓區(qū)供電負(fù)端WVS，濾波電容C3連接于智能功率模塊的W相 高壓區(qū)供電正端WVB與W相高壓區(qū)供電負(fù)端WVS之間；HVIC芯片101的第一低壓區(qū)控制端 L01、第二低壓區(qū)控制端L02及第三低壓區(qū)控制端L03分別與所述IGBT管Q4的柵極、IGBT 管Q5的柵極以及IGBT管Q6的柵極相連；IGBT管Q4的源極與快恢復(fù)二極管D4的陽極相 連，并作為智能功率模塊的U相低電壓參考端UN ;IGBT管Q5的源極與快恢復(fù)二極管D5的 陽極相連，并作為智能功率模塊的V相低電壓參考端VN ;IGBT管Q6的源極與快恢復(fù)二極管 D6的陽極相連，并作為智能功率模塊的W相低電壓參考端WN ; IGBT管Q1的漏極、快恢復(fù)二 極管D1的陰極、IGBT管Q2的漏極、快恢復(fù)二極管D2的陰極、IGBT管Q3的集電極、快恢復(fù) 二極管D3的陰極共接并作為智能功率模塊的高電壓輸入端P，P -般接入300V電壓。
[0005] HVIC 芯片 101 的作用是將 HIN1、HIN2、HIN3、LIN1、LIN2、LIN3 所接收的 0 ?5V 的邏輯信號分別傳到HOI、H02、H03、L01、L02、L03,其中HOI、H02及H03所輸出的是VS? VS+15V的邏輯信號，L01、L02、L03是0?15V的邏輯信號；同一相的輸入信號不能同時(shí)為 高電平，即第一上橋臂信號端HIN1與第一下橋臂信號端LIN1的輸入信號不能同時(shí)為高電 平，第二上橋臂信號端HIN2與第二下橋臂信號端LIN2的輸入信號不能同時(shí)為高電平，第三 上橋臂信號端HIN3與第三下橋臂信號端LIN3的輸入信號不能同時(shí)為高電平。
[0006] HVIC芯片101內(nèi)部包含有自舉電路，該自舉電路的結(jié)構(gòu)如下：
[0007] 高壓DM0S管DM1的源極、高壓DM0S管DM2的源極以及高壓DM0S管DM3的源極共 接于HVIC芯片101的電源端VCC，高壓DM0S管DM1的襯底、高壓DM0S管DM2的襯底以及高 壓DM0S管DM3的襯底均接地，高壓DM0S管DM1的漏極、高壓DM0S管DM2的漏極以及高壓 DM0S管DM3的漏極分別連接HVIC芯片101的第一供電正端VB1、第二供電正端VB2及第三 供電正端VB3, U相控制電路1011的輸入端、V相控制電路1012的輸入端及W相控制電路 1013的輸入端分別連接HVIC芯片101的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2 及第三下橋臂信號端LIN3, U相控制電路1011的輸出端、V相控制電路1012的輸出端及W 相控制電路1013的輸出端分別與高壓DM0S管DM1的柵極、高壓DM0S管DM2的柵極以及高 壓DM0S管DM3的柵極相連接。
[0008] 在實(shí)際應(yīng)用時(shí)，智能功率模塊的接線方法如圖2所示，電容C4連接于UVB與UVS 之間，電容C5連接于VVB與VVS之間，電容C6連接于WVB與WVS之間；UN、VN、WN共接于電 阻R1的第一端，電阻R1的第二端與COM共接于地。以下是以U相為例說明智能功率模塊 的工作原理：
[0009] 當(dāng)LIN1為高電平時(shí)，HIN1則必須為低電平，此時(shí)，L01和H01分別輸出高電平和低 電平，從而使VS1處的電壓約為0V，在LIN1為高電平時(shí)，U相控制電路1011輸出高電平使 高壓DM0S管DM1導(dǎo)通，VCC通過高壓DM0S管DM1向電容C1和電容C4充電，當(dāng)時(shí)間足夠長 或使電容C1和電容C4充電前的剩余電量足夠多時(shí)，VB1對VS1的電壓接近15V。
[0010] 當(dāng)LIN1為低電平時(shí)，HIN1為低電平或高電平。當(dāng)HIN1為低電平時(shí)，L01和H01均 輸出低電平，此時(shí)U相高壓區(qū)不工作且無輸出；而當(dāng)HIN1為高電平時(shí)，L01和H01分別輸出 低電平和高電平，從而使VS1處的電壓約為300V。在LIN1為低電平時(shí)，U相控制電路1011 輸出低電平使高壓DM0S管DM1截止，VB1的電壓被抬高至315V左右，通過電容C1及電容C4 的電量維持U相高壓區(qū)工作，如果HIN1為高電平的持續(xù)時(shí)間足夠短或電容C1和電容C4存 儲的電量足夠多，在U相高壓區(qū)工作過程中，VB1對VS1的電壓可保持在14V以上。實(shí)際應(yīng) 用過程中，在智能功率模塊外接的電容C4充分充電后，VB1對VS1的電壓能夠保持在14V? 15V之間以維持智能功率模塊的正常工作，但在剛上電時(shí)，VB1對VS1的電壓VB1-VS1的波 形往往會如圖3所示。由于電容C1和電容C4的初始電量為0,所以在剛上電時(shí)，電容C1和 電容C4要被充電，當(dāng)LIN1對GND的電壓LIN1-GND為高電平時(shí)，U相控制電路1011控制高 壓DMOS管DM1導(dǎo)通，以便VCC對電容C1和電容C4進(jìn)行充電，由于電容C4的電容量一般比 較大且會達(dá)到0. 5?lmF，所以，按照現(xiàn)行的充電原理，電容C1和電容C4只有在LIN1為高 電平時(shí)才能被充電，則在上電后LIN1輸入的前三個(gè)輸入信號時(shí)，VB1對VS1的電壓往往達(dá) 不到IGBT管Q1的飽和壓降穩(wěn)定時(shí)所需的電壓V KBT，而在H01輸出高電平時(shí)，H01對VS1的 電壓差和VB1對VS1的電壓差是一致的，因此，在剛上電時(shí)，H01對VS1的電壓達(dá)不到V rcBT， 貝1J IGBT管Q1無法穩(wěn)定導(dǎo)通。根據(jù)IGBT管的柵極-射極電壓VeE與其飽和壓降VrasAT的關(guān) 系特性，當(dāng)V eE〈VKBT時(shí)，IGBT管的飽和壓降VeESAT會急劇上升，進(jìn)而導(dǎo)致IGBT管導(dǎo)通時(shí)的功 耗急劇增大。
[0011] 因此，對于上述現(xiàn)有的智能功率模塊，在剛上電時(shí)，IGBT管的飽和壓降會非常大， 導(dǎo)致IGBT管因功耗驟增而急劇發(fā)熱，對于某些特殊工況，甚至?xí)驗(yàn)闊崃糠e聚而導(dǎo)致IGBT 管爆炸，而對于常規(guī)工況，每次上電瞬間的急劇發(fā)熱也會導(dǎo)致IGBT管的使用壽命縮短，進(jìn) 而縮短智能功率模塊的使用壽命。
[0012] 綜上所述，現(xiàn)有的智能功率模塊存在因上電時(shí)IGBT管的飽和壓降過大并急劇發(fā) 熱而縮短使用壽命，甚至?xí)?IGBT管爆炸而損壞的問題。


【發(fā)明內(nèi)容】

[0013] 本發(fā)明提供了一種智能功率模塊，旨在解決現(xiàn)有的智能功率模塊所存在的因上電 時(shí)IGBT管的飽和壓降過大并急劇發(fā)熱而縮短使用壽命，甚至?xí)?IGBT管爆炸而損壞的問 題。
[0014] 本發(fā)明是這樣實(shí)現(xiàn)的，一種智能功率模塊，包括HVIC芯片、IGBT管Q1、快恢復(fù)二極 管Dl、IGBT管Q2、快恢復(fù)二極管D2、IGBT管Q3、快恢復(fù)二極管D3、IGBT管Q4、快恢復(fù)二極 管D4、IGBT管Q5、快恢復(fù)二極管D5、IGBT管Q6、快恢復(fù)二極管D6、濾波電容C1、濾波電容C2 及濾波電容C3 ;所述HVIC芯片的電源端為所述智能功率模塊的低壓區(qū)供電正端，所述HVIC 芯片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端分別為所述智能功率模 塊的U相上橋臂輸入端、V相上橋臂輸入端及W相上橋臂輸入端，所述HVIC芯片的第一下橋 臂信號端、第二下橋臂信號端及第三下橋臂信號端分別為所述智能功率模塊的U相下橋臂 輸入端、V相下橋臂輸入端及W相下橋臂輸入端，所述HVIC芯片的接地端作為所述智能功率 模塊的低壓區(qū)供電負(fù)端，所述HVIC芯片的第一供電正端作為所述智能功率模塊的U相高壓 區(qū)供電正端，所述HVIC芯片的第一高壓區(qū)控制端與所述IGBT管Q1的柵極相連，所述HVIC 芯片的第一供電負(fù)端與所述IGBT管Q1的源極、所述快恢復(fù)二極管D1的陽極、所述IGBT管 D4的漏極以及所述快恢復(fù)二極管D4的陰極共接作為所述智能功率模塊的U相高壓區(qū)供電 負(fù)端，所述濾波電容C1連接于所述智能功率模塊的U相高壓區(qū)供電正端與U相高壓區(qū)供電 負(fù)端之間，所述HVIC芯片的第二供電正端作為所述智能功率模塊的V相高壓區(qū)供電正端， 所述HVIC芯片的第二高壓區(qū)控制端與所述IGBT管Q2的柵極相連，所述HVIC芯片的第二 供電負(fù)端與所述IGBT管Q2的源極、所述快恢復(fù)二極管D2的陽極、所述IGBT管Q5的漏極 以及所述快恢復(fù)二極管D5的陰極共接作為智能功率模塊的V相高壓區(qū)供電負(fù)端，所述濾波 電容C2連接于所述智能功率模塊的V相高壓區(qū)供電正端與V相高壓區(qū)供電負(fù)端之間，所述 HVIC芯片的第三供電正端作為所述智能功率模塊的W相高壓區(qū)供電電源正端，所述HVIC芯 片的第三高壓區(qū)控制端與所述IGBT管Q3的柵極相連，所述HVIC芯片的第三供電負(fù)端與所 述IGBT管Q3的源極、所述快恢復(fù)二極管D3的陽極、所述IGBT管Q6的漏極以及所述快恢 復(fù)二極管D6的陰極共接作為所述智能功率模塊的W相高壓區(qū)供電負(fù)端，所述濾波電容C3 連接于智能功率模塊的W相高壓區(qū)供電正端與W相高壓區(qū)供電負(fù)端之間；所述HVIC芯片的 第一低壓區(qū)控制端、第二低壓區(qū)控制端及第三低壓區(qū)控制端分別與所述IGBT管Q4的柵極、 所述IGBT管Q5的柵極以及所述IGBT管Q6的柵極相連；所述IGBT管Q1的漏極與所述快 恢復(fù)二極管D1的陰極、所述IGBT管Q2的漏極、所述快恢復(fù)二極管D2的漏極、所述IGBT管 Q3的漏極及所述快恢復(fù)二極管D3的陰極共接所形成的共接點(diǎn)作為所述智能功率模塊的高 電壓輸入端，所述IGBT管Q4的源極與所述快恢復(fù)二極管D4的陽極共接所形成的共接點(diǎn)作 為所述智能功率模塊的U相低電壓參考端，所述IGBT管Q5的源極與所述快恢復(fù)二極管D5 的陽極共接所形成的共接點(diǎn)作為所述智能功率模塊的V相低電壓參考端，所述IGBT管Q6 的源極與所述快恢復(fù)二極管D6的陽極共接所形成的共接點(diǎn)作為所述智能功率模塊的W相 低電壓參考端；
[0015] 所述HVIC芯片包括一自舉電路，所述自舉電路包括：
[0016] 高壓DM0S管DM1、高壓DM0S管DM2、高壓DM0S管DM3、U相調(diào)整模塊、V相調(diào)整模 塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊；
[0017] 所述高壓DM0S管DM1的源極與所述高壓DM0S管DM2的源極以及所述高壓DM0S管 DM3的源極共接于所述HVIC芯片的電源端，所述高壓DM0S管DM1的漏極、所述高壓DM0S管 DM2的漏極及所述高壓DM0S管DM3的漏極分別連接所述HVIC芯片的第一供電正端、第二供 電正端及第三供電正端，所述高壓DM0S管DM1的襯底、所述高壓DM0S管DM2的襯底及所述 高壓DM0S管DM3的襯底均接地，所述U相調(diào)整模塊的第一輸入端與所述U相電壓采樣模塊 的控制端共接于所述HVIC芯片的第一下橋臂信號端，所述U相電壓采樣模塊的輸入端和輸 出端分別連接所述高壓DM0S管DM1的漏極和所述U相調(diào)整模塊的第二輸入端，所述U相調(diào) 整模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第一供電負(fù)端和所述高壓DM0S管 DM1的柵極，所述V相調(diào)整模塊的第一輸入端與所述V相電壓采樣模塊的控制端共接于所述 HVIC芯片的第二下橋臂信號端，所述V相電壓采樣模塊的輸入端和輸出端分別連接所述高 壓DM0S管DM2的漏極和所述V相調(diào)整模塊的第二輸入端，所述V相調(diào)整模塊的第三輸入端 和輸出端分別連接所述HVIC芯片的第二供電負(fù)端和所述高壓DM0S管DM2的柵極，所述W 相調(diào)整模塊的第一輸入端與所述W相電壓采樣模塊的控制端共接于所述HVIC芯片的第三 下橋臂信號端，所述W相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DM0S管DM3的 漏極和所述W相調(diào)整模塊的第二輸入端，所述W相調(diào)整模塊的第三輸入端和輸出端分別連 接所述HVIC芯片的第三供電負(fù)端和所述高壓DM0S管DM3的柵極；
[0018] 在所述HVIC芯片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端 為高電平時(shí)，所述HVIC芯片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端 為低電平；在所述HVIC芯片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端 為低電平時(shí)，所述HVIC芯片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端 為高電平或低電平；
[0019] 當(dāng)所述HVIC芯片的第一上橋臂信號端為低電平時(shí)，所述U相調(diào)整模塊根據(jù)所述 HVIC芯片的第一下橋臂信號端所輸入的電平、所述U相電壓采樣模塊的輸出電壓以及所述 HVIC芯片的第一供電負(fù)端的電壓輸出高電平驅(qū)動所述高壓DM0S管DM1導(dǎo)通，且所述HVIC 芯片的電源端所輸入的電壓通過所述高壓DM0S管DM1對濾波電容C1和連接于所述智能功 率模塊的U相高壓區(qū)供電正端與U相高壓區(qū)供電負(fù)端之間的儲能電容進(jìn)行充電；
[0020] 當(dāng)所述HVIC芯片的第二上橋臂信號端為低電平時(shí)，所述V相調(diào)整模塊根據(jù)所述 HVIC芯片的第二下橋臂信號端所輸入的電平、所述V相電壓采樣模塊的輸出電壓以及所述 HVIC芯片的第二供電負(fù)端的電壓輸出高電平驅(qū)動所述高壓DM0S管DM2導(dǎo)通，且所述HVIC 芯片的電源端所輸入的電壓通過所述高壓DM0S管DM2對濾波電容C2和連接于所述智能功 率模塊的V相高壓區(qū)供電正端與V相高壓區(qū)供電負(fù)端之間的儲能電容進(jìn)行充電；
[0021] 當(dāng)所述HVIC芯片的第三上橋臂信號端為低電平時(shí)，所述W相調(diào)整模塊根據(jù)所述 HVIC芯片的第三下橋臂信號端所輸入的電平、所述W相電壓采樣模塊的輸出電壓以及所述 HVIC芯片的第三供電負(fù)端的電壓輸出高電平驅(qū)動所述高壓DM0S管DM3導(dǎo)通，且所述HVIC 芯片的電源端所輸入的電壓通過所述高壓DM0S管DM3對濾波電容C3和連接于所述智能功 率模塊的W相高壓區(qū)供電正端與W相高壓區(qū)供電負(fù)端之間的儲能電容進(jìn)行充電。
[0022] 在本發(fā)明中，通過在智能功率模塊中采用包括高壓DM0S管DM1、高壓DM0S管DM2、 高壓DM0S管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓 采樣模塊以及W相電壓采樣模塊的HVIC芯片，在HVIC芯片的第一上橋臂信號端、第二上橋 臂信號端及第三上橋臂信號端為低電平(低電平時(shí)間大于高電平時(shí)間）時(shí)可使HVIC芯片的 第一供電正端、第二供電正端及第三供電正端對濾波電容和智能功率模塊外接的儲能電容 進(jìn)行充電，使充電時(shí)間得到大幅度的增加，從而使智能功率模塊在啟動時(shí)對濾波電容和儲 能電容的充電時(shí)間相應(yīng)地增加，并進(jìn)而降低IGBT管在上電啟動工作時(shí)的發(fā)熱量，延長IGBT 管的使用壽命和智能功率模塊的使用壽命，提高智能功率模塊的使用安全性，解決了現(xiàn)有 的智能功率模塊所存在的因上電時(shí)IGBT管的飽和壓降過大并急劇發(fā)熱而縮短使用壽命， 甚至?xí)?IGBT管爆炸而損壞的問題。

【專利附圖】

【附圖說明】
[0023] 圖1是現(xiàn)有的智能功率模塊的結(jié)構(gòu)示意圖；
[0024] 圖2是智能功率模塊在實(shí)際應(yīng)用中的示意圖；
[0025] 圖3是現(xiàn)有的智能功率模塊在上電啟動后的工作過程中所涉及的各電壓信號波 形圖；
[0026] 圖4是本發(fā)明實(shí)施例提供的智能功率模塊的結(jié)構(gòu)示意圖；
[0027] 圖5是本發(fā)明實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的U相調(diào)整模塊 和U相電壓采樣模塊的示例電路結(jié)構(gòu)圖；
[0028] 圖6是本發(fā)明實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的V相調(diào)整模塊 和V相電壓采樣模塊的示例電路結(jié)構(gòu)圖；
[0029] 圖7是本發(fā)明實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的W相調(diào)整模塊 和W相電壓采樣模塊的示例電路結(jié)構(gòu)圖；
[0030] 圖8是本發(fā)明實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的U相調(diào)整模塊 在工作過程中所涉及的電平信號波形圖。

【具體實(shí)施方式】
[0031] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0032] 本發(fā)明實(shí)施例通過在智能功率模塊中采用包括高壓DM0S管DM1、高壓DM0S管 DM2、高壓DM0S管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相 電壓采樣模塊以及W相電壓采樣模塊的HVIC芯片，使智能功率模塊在啟動時(shí)對濾波電容 和儲能電容的充電時(shí)間相應(yīng)地增加，并進(jìn)而降低IGBT管在上電啟動工作時(shí)的發(fā)熱量，延長 IGBT管的使用壽命和智能功率模塊的使用壽命，提高智能功率模塊的使用安全性。
[0033] 圖4示出了本發(fā)明實(shí)施例提供的智能功率模塊的結(jié)構(gòu)，為了便于說明，僅示出了 與本發(fā)明相關(guān)的部分，詳述如下：
[0034] 智能功率模塊包括HVIC芯片100、IGBT管Q1、快恢復(fù)二極管Dl、IGBT管Q2、快恢 復(fù)二極管D2、IGBT管Q3、快恢復(fù)二極管D3、IGBT管Q4、快恢復(fù)二極管D4、IGBT管Q5、快恢 復(fù)二極管D5、IGBT管Q6、快恢復(fù)二極管D6、濾波電容C1、濾波電容C2及濾波電容C3。
[0035] HVIC芯片100的電源端VCC為智能功率模塊100的低壓區(qū)供電正端VDD，HVIC芯 片100的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別 為智能功率模塊的U相上橋臂輸入端UHIN、V相上橋臂輸入端VHIN及W相上橋臂輸入端 WHIN, HVIC芯片100的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號 端LIN3分別為智能功率模塊的U相下橋臂輸入端ULIN、V相下橋臂輸入端VLIN及W相下 橋臂輸入端WLIN，HVIC芯片100的接地端GND作為智能功率模塊的低壓區(qū)供電負(fù)端C0M， HVIC芯片100的第一供電正端VB1作為智能功率模塊的U相高壓區(qū)供電正端UVB，HVIC芯 片100的第一高壓區(qū)控制端H01與IGBT管Q1的柵極相連，HVIC芯片100的第一供電負(fù)端 VS1與IGBT管Q1的源極、快恢復(fù)二極管D1的陽極、IGBT管D4的漏極以及快恢復(fù)二極管 D4的陰極共接作為智能功率模塊的U相高壓區(qū)供電負(fù)端UVS，濾波電容C1連接于智能功率 模塊的U相高壓區(qū)供電正端UVB與U相高壓區(qū)供電負(fù)端UVS之間，HVIC芯片100的第二供 電正端VB2作為智能功率模塊的V相高壓區(qū)供電正端VVB，HVIC芯片100的第二高壓區(qū)控 制端H02與IGBT管Q2的柵極相連，HVIC芯片100的第二供電負(fù)端VS2與IGBT管Q2的源 極、快恢復(fù)二極管D2的陽極、IGBT管Q5的漏極以及快恢復(fù)二極管D5的陰極共接作為智能 功率模塊的V相高壓區(qū)供電負(fù)端VVS，濾波電容C2連接于智能功率模塊的V相高壓區(qū)供電 正端VVB與V相高壓區(qū)供電負(fù)端VVS之間，HVIC芯片100的第三供電正端VB3作為智能功 率模塊的W相高壓區(qū)供電正端WVB，HVIC芯片100的第三高壓區(qū)控制端H03與IGBT管Q3 的柵極相連，HVIC芯片100的第三供電負(fù)端VS3與IGBT管Q3的源極、快恢復(fù)二極管D3的 陽極、IGBT管Q6的漏極以及快恢復(fù)二極管D6的陰極共接作為智能功率模塊的W相高壓區(qū) 供電負(fù)端WVS，濾波電容C3連接于智能功率模塊的W相高壓區(qū)供電正端WVB與W相高壓區(qū) 供電負(fù)端WVS之間；HVIC芯片100的第一低壓區(qū)控制端L01、第二低壓區(qū)控制端L02及第三 低壓區(qū)控制端L03分別與IGBT管Q4的柵極、IGBT管Q5的柵極以及IGBT管Q6的柵極相 連；IGBT管Q1的漏極與快恢復(fù)二極管D1的陰極、IGBT管Q2的漏極、快恢復(fù)二極管D2的漏 極、IGBT管Q3的漏極及快恢復(fù)二極管D3的陰極共接所形成的共接點(diǎn)作為智能功率模塊的 高電壓輸入端P，IGBT管Q4的源極與快恢復(fù)二極管D4的陽極共接所形成的共接點(diǎn)作為智 能功率模塊的U相低電壓參考端UN，IGBT管Q5的源極與快恢復(fù)二極管D5的陽極共接所形 成的共接點(diǎn)作為智能功率模塊的V相低電壓參考端VN，IGBT管Q6的源極與快恢復(fù)二極管 D6的陽極共接所形成的共接點(diǎn)作為智能功率模塊的W相低電壓參考端WN。
[0036] HVIC芯片100包括一自舉電路10,該自舉電路10包括高壓DM0S管DM1、高壓DM0S 管DM2、高壓DM0S管DM3、U相調(diào)整模塊101、V相調(diào)整模塊102、W相調(diào)整模塊103、U相電壓 米樣模塊104、V相電壓米樣模塊105以及W相電壓米樣模塊106。
[0037] 高壓DM0S管DM1的源極與高壓DM0S管DM2的源極以及高壓DM0S管DM3的源極 共接于HVIC芯片100的電源端VCC，高壓DM0S管DM1的漏極、高壓DM0S管DM2的漏極及高 壓DM0S管DM3的漏極分別連接HVIC芯片100的第一供電正端VB1、第二供電正端VB2及第 三供電正端VB3,高壓DM0S管DM1的襯底、高壓DM0S管DM2的襯底及高壓DM0S管DM3的襯 底均接地，U相調(diào)整模塊101的第一輸入端與U相電壓采樣模塊104的控制端共接于HVIC 芯片100的第一下橋臂信號端LIN1，U相電壓米樣模塊104的輸入端和輸出端分別連接高 壓DM0S管DM1的漏極和U相調(diào)整模塊101的第二輸入端，U相調(diào)整模塊101的第三輸入端 和輸出端分別連接HVIC芯片100的第一供電負(fù)端和高壓DM0S管DM1的柵極，V相調(diào)整模塊 102的第一輸入端與V相電壓米樣模塊105的控制端共接于HVIC芯片100的第二下橋臂信 號端LIN2，V相電壓采樣模塊105的輸入端和輸出端分別連接高壓DM0S管DM2的漏極和V 相調(diào)整模塊102的第二輸入端，V相調(diào)整模塊102的第三輸入端和輸出端分別連接HVIC芯 片100的第二供電負(fù)端和高壓DM0S管DM2的柵極，W相調(diào)整模塊103的第一輸入端與W相 電壓采樣模塊106的控制端共接于HVIC芯片100的第三下橋臂信號端LIN3，W相電壓采樣 模塊106的輸入端和輸出端分別連接高壓DM0S管DM3的漏極和W相調(diào)整模塊103的第二 輸入端，W相調(diào)整模塊103的第三輸入端和輸出端分別連接HVIC芯片100的第三供電負(fù)端 VS1和高壓DM0S管DM3的柵極。
[0038] 由于HVIC芯片100的第一上橋臂信號端HIN1與第一下橋臂信號端LIN1的輸入信 號不能同時(shí)為高電平，HVIC芯片100的第二上橋臂信號端HIN2與第二下橋臂信號端LIN2 的輸入信號不能同時(shí)為高電平，HVIC芯片100的第三上橋臂信號端HIN3與第三下橋臂信號 端LIN3的輸入信號不能同時(shí)為高電平，所以，在HVIC芯片100的第一下橋臂信號端LIN1、 第二下橋臂信號端LIN2及第三下橋臂信號端LIN3分別為高電平時(shí)，HVIC芯片100的第 一上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別為低電平； 在HVIC芯片100的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端 LIN3分別為低電平時(shí)，HVIC芯片100的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2及 第三上橋臂信號端HIN3分別為高電平或低電平，由此可知，HVIC芯片100的第一上橋臂信 號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別處于低電平的時(shí)間大于 高電平的時(shí)間。
[0039] 當(dāng)HVIC芯片100的第一上橋臂信號端HIN1為低電平時(shí)，U相調(diào)整模塊101根據(jù) HVIC芯片100的第一下橋臂信號端LIN1所輸入的電平、U相電壓米樣模塊104的輸出電壓 以及HVIC芯片100的第一供電負(fù)端VS1的電壓輸出高電平驅(qū)動高壓DM0S管DM1導(dǎo)通，且 HVIC芯片100的電源端VCC所輸入的電壓通過高壓DM0S管DM1對濾波電容C1和連接于智 能功率模塊的U相高壓區(qū)供電正端UVB與U相高壓區(qū)供電負(fù)端UVS之間的儲能電容C4(如 圖2所示）進(jìn)行充電。
[0040] 當(dāng)HVIC芯片100的第二上橋臂信號端HIN2為低電平時(shí)，V相調(diào)整模塊102根據(jù) HVIC芯片100的第二下橋臂信號端LIN2所輸入的電平、V相電壓米樣模塊105的輸出電壓 以及HVIC芯片100的第二供電負(fù)端VS2的電壓輸出高電平驅(qū)動高壓DM0S管DM2導(dǎo)通，且 HVIC芯片100的電源端VCC所輸入的電壓通過高壓DM0S管DM2對濾波電容C2和連接于智 能功率模塊的V相高壓區(qū)供電正端VVB與V相高壓區(qū)供電負(fù)端VVS之間的儲能電容C5(如 圖2所示）進(jìn)行充電。
[0041] 當(dāng)HVIC芯片100的第三上橋臂信號端HIN3為低電平時(shí)，W相調(diào)整模塊103根據(jù) HVIC芯片100的第三下橋臂信號端LIN3所輸入的電平、W相電壓米樣模塊106的輸出電壓 以及HVIC芯片100的第三供電負(fù)端VS3的電壓輸出高電平驅(qū)動高壓DM0S管DM3導(dǎo)通，且 HVIC芯片100的電源端所輸入的電壓通過高壓DM0S管DM3對濾波電容C3和連接于智能功 率模塊的W相高壓區(qū)供電正端WVB與W相高壓區(qū)供電負(fù)端WVS之間的儲能電容C6 (如圖2 所示）進(jìn)行充電。
[0042] 其中，以U相調(diào)整模塊101 (V相調(diào)整模塊102和W相調(diào)整模塊103同理)為例，當(dāng) U相調(diào)整模塊101的第一輸入端為低電平時(shí)，U相調(diào)整模塊101的輸出端會輸出高電平，并 同時(shí)從其第二輸入端接收HVIC芯片100的第一供電負(fù)端的電壓；當(dāng)U相調(diào)整模塊101的第 一輸入端為高電平時(shí)，u相調(diào)整模塊101根據(jù)其第一輸入端在上一次為高電平時(shí)，其第二輸 入端所接收到的電壓以及其第一輸入端變?yōu)榈碗娖胶笃涞谌斎攵说碾妷合鄳?yīng)地輸出電 平，該電平分為以下兩種情況 ：
[0043] (1)當(dāng)?shù)诙斎攵说碾妷褐档陀陬A(yù)設(shè)電壓值VIT時(shí)，具體情況如下：
[0044] 如果第三輸入端的電壓值低于15V_VIT，則U相調(diào)整模塊101保持高電平輸出；
[0045] 如果第三輸入端的電壓值高于15V-VIT，則U相調(diào)整模塊101輸出低電平。
[0046] (2)當(dāng)?shù)诙斎攵说碾妷褐蹈哂陬A(yù)設(shè)電壓值VIT時(shí)，U相調(diào)整模塊101輸出低電平。
[0047] 作為本發(fā)明一實(shí)施例，如圖5所示，U相調(diào)整模塊101包括：
[0048] 第一施密特觸發(fā)器U1、第一或門U2、第一與非門U3、第一非門U4、第二非門U5、第 三非門U6、第一 RS觸發(fā)器RS1、第四非門U7、第一比較器U8、第一電壓源VI、第五非門U9、 第一或非門U10、第六非門U11、第七非門U12、電容C7、第二RS觸發(fā)器RS2、第二比較器U13、 第八非門U14、第二電壓源V2以及高壓DM0S管DM4 ;
[0049] 第一施密特觸發(fā)器U1的輸入端為U相調(diào)整模塊101的第一輸入端，第一施密特觸 發(fā)器U1的輸出端同時(shí)連接第一或門U2的第一輸入端1和第二RS觸發(fā)器RS2的第二輸入 端S，第一或門U2的第二輸入端2連接第四非門U7的輸出端，第一或門U2的輸出端3與第 二非門U5的輸出端分別連接第一與非門U3的第一輸入端1和第二輸入端2,第一與非門 U3的輸出端3連接第一非門U4的輸入端，第一非門U4的輸出端為U相調(diào)整模塊101的輸 出端，第一比較器U8的同相輸入端為U相調(diào)整模塊101的第二輸入端，第一電壓源VI的正 端和負(fù)端分別連接第一比較器U8的反相輸入端-和地，第一比較器U8的輸出端同時(shí)連接 第三非門U6的輸入端、第五非門U9的輸入端以及第六非門U11的輸入端，第三非門U6的 輸出端連接第一 RS觸發(fā)器RS1的第一輸入端R，第五非門U9的輸出端連接第一或非門U10 的第一輸入端1，第六非門U11的輸出端與電容C7的第一端共接于第七非門U12的輸入端， 電容C7的第二端接地，第七非門U12連接第一或非門U10的第二輸入端2,第一或非門U10 的輸出端3連接第一 RS觸發(fā)器RS1的第二輸入端S，第一 RS觸發(fā)器RS1的輸出端Q連接第 四非門U7的輸入端，高壓DM0S管DM4的漏極為U相調(diào)整模塊101的第三輸入端，高壓DM0S 管DM4的襯底接地，高壓DM0S管DM4的源極連接第二比較器U13的同相輸入端，高壓DM0S 管DM4的柵極同時(shí)與第二RS觸發(fā)器RS2的輸出端Q及第八非門U14的輸入端連接，第二電 壓源V2的正端和負(fù)端分別連接第二比較器U13的反相輸入端和地，第二比較器U13的輸出 端連接第二RS觸發(fā)器RS2的第一輸入端R，第八非門U14的輸出端連接第二非門U5的輸入 端。其中，第一電壓源VI的正端對負(fù)端的電壓與第二電壓源V2的正端對負(fù)端的電壓之和 為 15V。
[0050] 作為本發(fā)明一實(shí)施例，如圖6所示，V相調(diào)整模塊102包括：
[0051] 第二施密特觸發(fā)器U15、第二或門U16、第二與非門U17、第九非門U18、第十非門 U19、第i^一非門U20、第三RS觸發(fā)器RS3、第十二非門U21、第三比較器U22、第三電壓源V3、 第十三非門U23、第二或非門U24、第十四非門U25、第十五非門U26、電容C8、第四RS觸發(fā)器 RS4、第四比較器U27、第十六非門U28、第四電壓源V4以及高壓DM0S管DM5 ;
[0052] 第二施密特觸發(fā)器U15的輸入端為V相調(diào)整模塊102的第一輸入端，第二施密特 觸發(fā)器U15的輸出端同時(shí)連接第二或門U16的第一輸入端1和第四RS觸發(fā)器RS4的第二 輸入端S，第二或門U16的第二輸入端2連接第十二非門U21的輸出端，第二或門U16的輸 出端3與第十非門U19的輸出端分別連接第二與非門U17的第一輸入端1和第二輸入端2， 第二與非門U17的輸出端3連接第九非門U18的輸入端，第九非門U18的輸出端為V相調(diào) 整模塊102的輸出端，第三比較器U22的同相輸入端為V相調(diào)整模塊102的第二輸入端，第 三電壓源V3的正端和負(fù)端分別連接第三比較器U22的反相輸入端-和地，第三比較器U22 的輸出端同時(shí)連接第i 非門U20的輸入端、第十三非門U23的輸入端以及第十四非門U25 的輸入端，第i^一非門U20的輸出端連接第三RS觸發(fā)器RS3的第一輸入端R，第十三非門 U23的輸出端連接第二或非門U24的第一輸入端1，第十四非門U25的輸出端與電容C8的 第一端共接于第十五非門U26的輸入端，電容C8的第二端接地，第十五非門U26連接第二 或非門U24的第二輸入端2,第二或非門U24的輸出端3連接第三RS觸發(fā)器RS3的第二輸 入端S，第三RS觸發(fā)器RS3的輸出端Q連接第十二非門U21的輸入端，高壓DM0S管DM5的 漏極為V相調(diào)整模塊102的第三輸入端，高壓DM0S管DM5的襯底接地，高壓DM0S管DM5的 源極連接第四比較器U27的同相輸入端，高壓DM0S管DM5的柵極同時(shí)與第四RS觸發(fā)器RS4 的輸出端Q及第十六非門U28的輸入端連接，第四電壓源V4的正端和負(fù)端分別連接第四比 較器U27的反相輸入端和地，第四比較器U27的輸出端連接第四RS觸發(fā)器RS4的第一輸入 端R，第十六非門U28的輸出端連接第十非門U19的輸入端。其中，第三電壓源V3的正端對 負(fù)端的電壓與第四電壓源V4的正端對負(fù)端的電壓之和為15V。
[0053] 作為本發(fā)明一實(shí)施例，如圖7所示，W相調(diào)整模塊103包括：
[0054] 第三施密特觸發(fā)器U29、第三或門U30、第三與非門U31、第十七非門U32、第十八非 門U33、第十九非門U34、第五RS觸發(fā)器RS5、第二十非門U35、第五比較器U36、第五電壓源 V5、第二i^一非門U37、第三或非門U38、第二十二非門U39、第二十三非門U40、電容C9、第六 RS觸發(fā)器RS6、第六比較器U41、第二十四非門U42、第六電壓源V6以及高壓DM0S管DM6 ;
[0055] 第三施密特觸發(fā)器U29的輸入端為W相調(diào)整模塊103的第一輸入端，第三施密特 觸發(fā)器U29的輸出端同時(shí)連接第三或門U30的第一輸入端1和第六RS觸發(fā)器RS6的第二 輸入端S，第三或門U30的第二輸入端2連接第二十非門U35的輸出端，第三或門U30的輸 出端3與第十八非門U33的輸出端分別連接第三與非門U31的第一輸入端1和第二輸入端 2,第三與非門U31的輸出端3連接第十七非門U32的輸入端，第十七非門U32的輸出端為W 相調(diào)整模塊103的輸出端，第五比較器U36的同相輸入端為W相調(diào)整模塊103的第二輸入 端，第五電壓源V5的正端和負(fù)端分別連接第五比較器U36的反相輸入端和地，第五比較器 U36的輸出端同時(shí)連接第十九非門U34的輸入端、第二^ 非門U37的輸入端以及第二十二 非門U39的輸入端，第十九非門U34的輸出端連接第五RS觸發(fā)器RS5的第一輸入端R，第 二i^一非門U37的輸出端連接第三或非門U38的第一輸入端1，第二十二非門U39的輸出端 與電容C9的第一端共接于第二十三非門U40的輸入端，電容C9的第二端接地，第二十三非 門U40連接第三或非門U38的第二輸入端2,第三或非門U38的輸出端3連接第五RS觸發(fā) 器RS5的第二輸入端S，第五RS觸發(fā)器RS5的輸出端Q連接第二十非門U35的輸入端，高 壓DMOS管DM6的漏極為W相調(diào)整模塊103的第三輸入端，高壓DMOS管DM6的襯底接地，高 壓DMOS管DM6的源極連接第六比較器U41的同相輸入端，高壓DMOS管DM6的柵極同時(shí)與 第六RS觸發(fā)器RS6的輸出端Q及第二十四非門U42的輸入端連接，第六電壓源V6的正端 和負(fù)端分別連接第六比較器U41的反相輸入端和地，第六比較器U41的輸出端連接第六RS 觸發(fā)器RS6的第一輸入端R，第二十四非門U42的輸出端連接第十八非門U33的輸入端。其 中，第五電壓源V5的正端對負(fù)端的電壓與第六電壓源V6的正端對負(fù)端的電壓之和為15V。
[0056] 作為本發(fā)明一實(shí)施例，如圖5所不，U相電壓米樣模塊104包括：
[0057] 第二十五非門U43、第二十六非門U44及高壓DM0S管DM7 ;
[0058] 第二十五非門U43的輸入端為U相電壓采樣模塊104的控制端，第二十五非門U43 的輸出端連接第二十六非門U44的輸入端，第二十六非門U44的輸出端連接高壓DM0S管 DM7的柵極，高壓DM0S管DM7的漏極和源極分別為U相電壓采樣模塊104的輸入端和輸出 端，高壓DM0S管DM7的襯底接地。
[0059] 作為本發(fā)明一實(shí)施例，如圖6所不，V相電壓米樣模塊105包括：
[0060] 第二十七非門U45、第二十八非門U46及高壓DM0S管DM8 ;
[0061] 第二十七非門U45的輸入端為V相電壓采樣模塊105的控制端，第二十七非門U45 的輸出端連接第二十八非門U46的輸入端，第二十八非門U46的輸出端連接高壓DM0S管 DM8的柵極，高壓DM0S管DM8的漏極和源極分別為V相電壓采樣模塊105的輸入端和輸出 端，高壓DM0S管DM8的襯底接地。
[0062] 作為本發(fā)明一實(shí)施例，如圖7所不，W相電壓米樣模塊106包括：
[0063] 第二十九非門U47、第三十非門U48及高壓DM0S管DM9 ;
[0064] 第二十九非門U47的輸入端為W相電壓采樣模塊106的控制端，第二十九非門U47 的輸出端連接第三十非門U48的輸入端，第三十非門U48的輸出端連接高壓DM0S管DM9的 柵極，高壓DM0S管DM9的漏極和源極分別為W相電壓采樣模塊106的輸入端和輸出端，高 壓DM0S管DM9的襯底接地。
[0065] 由于U相調(diào)整模塊101與V相調(diào)整模塊102及W相調(diào)整模塊103的內(nèi)部結(jié)構(gòu)相同， 且U相電壓米樣模塊104與V相電壓米樣模塊105及W相電壓米樣模塊106的內(nèi)部結(jié)構(gòu)相 同，所以以下結(jié)合U相調(diào)整模塊101和U相電壓采樣模塊104的工作原理對上述的智能功 率模塊作進(jìn)一步說明：
[0066] 假設(shè)第一電壓源VI的正端對負(fù)端的電壓為VIT，則第二電壓源V2的正端對負(fù)端的 電壓為15V_V IT。
[0067] 在HVIC芯片100的電源端VCC剛上電時(shí)，第一 RS觸發(fā)器RS1的輸出端Q和第二 RS觸發(fā)器RS2的輸出端Q皆輸出低電平。
[0068] 狀態(tài)一：當(dāng)LIN1首次接入高電平，則L01也為高電平，所以IGBT管Q4導(dǎo)通，從而 使VS1為0電壓，VB1此時(shí)沒有被充電，所以也為0電壓；LIN1的高電平經(jīng)過第一施密特觸 發(fā)器U1后也是高電平，從而使第一或門U2輸出高電平，且第二RS觸發(fā)器RS2的第二輸入端 S為高電平，則第二RS觸發(fā)器RS2的輸出端Q輸出為高電平，進(jìn)而使所述高壓DM0S管DM4 導(dǎo)通，于是第二比較器U13將VS1的電壓與第二電壓源V2的電壓（S卩15V-V IT)進(jìn)行比較，由 于VS1為0電壓，所以第二比較器U13輸出低電平、第八非門U14輸出低電平而第二非門U5 輸出高電平，亦即第一與非門U3的第一輸入端1和第二輸入端2都為高電平，所以第一與 非門U3輸出低電平，第一非門U4將該低電平轉(zhuǎn)換為高電平輸出，則高壓DM0S管DM1導(dǎo)通， HVIC芯片100的電源端VCC通過高壓DM0S管DM1對VB1進(jìn)行充電對濾波電容C1和儲能 電容C4充電（即對濾波電容C1和儲能電容C4充電);LIN1的高電平經(jīng)過第二十五非門U43 和第二十六非門U44后為高電平，則高壓DM0S管DM7導(dǎo)通，第一比較器U8將VB1的電壓與 第一電壓源VI的電壓（即V IT)進(jìn)行比較，而由于VB1處剛被充電時(shí)電壓很低，所以第一電壓 比較器U8保持低電平輸出，進(jìn)而使第三非門U6輸出高電平，第五非門U9輸出高電平，則第 一 RS觸發(fā)器RS1的第一輸入端R和第二輸入端S分別為高電平和低電平，第一 RS觸發(fā)器 RS1輸出端Q保持低電平輸出，則第四非門U7輸出高電平；在VB1被持續(xù)充電至VB1對地的 電壓高于VIT，則第一比較器U8的輸出從低電平變?yōu)楦唠娖剑谌情TU6隨之輸出低電平， 第一比較器U8輸出的高電平從第五非門U9的輸入端與第六非門U11的輸入端的共接點(diǎn)的 波形M、第一或非門U10的第一輸入端1的波形A、第一或非門U10的第二輸入端2的波形 B以及第一或非門U10的輸出端3的波形C如圖8所不，由于存在電容C7,第五非門U9的 輸入端與第六非門U11的輸入端的共接點(diǎn)的高電平到達(dá)第一或非門U10的第二輸入端2的 時(shí)間比第一或非門U10的第一輸入端1的時(shí)間稍有延時(shí)，延時(shí)時(shí)間可以通過調(diào)整電容C7的 電容量而設(shè)置為300ns，則第一或非門U10的輸出端3會在波形Μ的上升沿產(chǎn)生一個(gè)300ns 的高電平，此高電平會使第一 RS觸發(fā)器RS1的輸出端Q輸出高電平，并在波形C的高電平 消失后使第一 RS觸發(fā)器RS1的輸出端Q保持高電平不變。
[0069] 狀態(tài)二：當(dāng)LIN1從高電平變成低電平時(shí)，如果VB1的電壓已經(jīng)高于VIT，則第四非 門U7輸出低電平，如果VB1的電壓仍然低于V IT，則第四非門U7的輸出為高電平；如果第四 非門U7輸出低電平，則第一或門U2輸出低電平，則第一與非門U3輸出高電平，第一非門U4 輸出低電平，進(jìn)而使高壓DM0S管DM1關(guān)斷，HVIC芯片100的電源端VCC停止對VB1充電； 如果第四非門U7輸出高電平，則第一或門U2輸出高電平，所以，在LIN1剛剛從高電平變成 低電平時(shí)，第二RS觸發(fā)器RS2的第二輸入端S變成低電平，而其第一輸入單R保持低電平， 這時(shí)，第二RS觸發(fā)器RS2的輸出端Q保持原來的高電平輸出；
[0070] 在上述過程中，VS1的電壓可能會逐漸升高，當(dāng)VS1的電壓還低于第二電壓源V2的 電壓（S卩15V-V IT)時(shí)，第二比較器U13的輸出端Q保持高電平，則第八非門U14保持低電平 輸出，而第二非門U5保持高電平輸出，于是第一與非門U3輸出低電平，第一非門U4輸出高 電平，所以高壓DMOS管DM1保持導(dǎo)通狀態(tài)，HVIC芯片100的電源端VCC繼續(xù)向VB1充電， 進(jìn)而保證在VB1與VS1間的壓降比較低，而LIN1處于低電平狀態(tài)時(shí)，仍然可以通過HVIC芯 片100的電源端VCC對VB1充電，從而使智能功率模塊在剛啟動時(shí)，VB1的電壓的上升速度 得到大幅提1?。
[0071] 當(dāng)VS1的電壓高于第二電壓源V2的電壓（即15-VIT)時(shí)，第二比較器U13輸出高電 平，則第二RS觸發(fā)器RS2的輸出端Q被復(fù)位而輸出低電平，所以高壓DM0S管DM4關(guān)斷，在 高壓DM0S管SM4被關(guān)斷后，第二比較器U13的輸出恢復(fù)為低電平，但因第二RS觸發(fā)器RS2 的第二輸入端S仍為低電平，所以第二RS觸發(fā)器RS2的輸出端Q保持低電平不變，則第八 非門U14的恒定輸出高電平，而第二非門U5則恒定輸出低電平，從而使第一與非門U3輸出 高電平，第一非門U4輸出低電平，高壓DM0S管DM1被關(guān)斷，HVIC芯片100的電源端VCC停 止對VB1充電。
[0072] 狀態(tài)三：當(dāng)LIN1再一次接入高電平時(shí)，第二RS觸發(fā)器RS2的輸出端Q被重新置位 成高電平，L01輸出高電平，IGBT管Q4導(dǎo)通，則VS1為零電壓，各元器件的輸入輸出狀態(tài)恢 復(fù)到上述狀態(tài)一的情況，如此循環(huán)往復(fù)進(jìn)行工作。
[0073] 由于U相調(diào)整模塊101與V相調(diào)整模塊102及W相調(diào)整模塊103的內(nèi)部結(jié)構(gòu)相同， U相電壓米樣模塊104與V相電壓米樣模塊105及W相電壓米樣模塊106的內(nèi)部結(jié)構(gòu)相同， 所以V相調(diào)整模塊102與V相電壓采樣模塊105的工作原理和W相調(diào)整模塊103與W相電 壓采樣模塊106的工作原理均與上述的工作原理相同，因此不再贅述。
[0074] 本發(fā)明實(shí)施例通過在智能功率模塊中采用包括高壓DM0S管DM1、高壓DM0S管 DM2、高壓DM0S管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相 電壓采樣模塊以及W相電壓采樣模塊的HVIC芯片，在HVIC芯片的第一上橋臂信號端、第二 上橋臂信號端及第三上橋臂信號端為低電平(低電平時(shí)間大于高電平時(shí)間）時(shí)可使HVIC芯 片的第一供電正端、第二供電正端及第三供電正端對濾波電容和智能功率模塊外接的儲能 電容進(jìn)行充電，使充電時(shí)間得到大幅度的增加，從而使智能功率模塊在啟動時(shí)對濾波電容 和儲能電容的充電時(shí)間相應(yīng)地增加，并進(jìn)而降低IGBT管在上電啟動工作時(shí)的發(fā)熱量，延長 IGBT管的使用壽命和智能功率模塊的使用壽命，提高智能功率模塊的使用安全性。
[0075] 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種智能功率模塊，包括HVIC芯片、IGBT管Q1、快恢復(fù)二極管Dl、IGBT管Q2、快恢 復(fù)二極管D2、IGBT管Q3、快恢復(fù)二極管D3、IGBT管Q4、快恢復(fù)二極管D4、IGBT管Q5、快恢 復(fù)二極管D5、IGBT管Q6、快恢復(fù)二極管D6、濾波電容C1、濾波電容C2及濾波電容C3 ;所述 HVIC芯片的電源端為所述智能功率模塊的低壓區(qū)供電正端，所述HVIC芯片的第一上橋臂 信號端、第二上橋臂信號端及第三上橋臂信號端分別為所述智能功率模塊的U相上橋臂輸 入端、V相上橋臂輸入端及W相上橋臂輸入端，所述HVIC芯片的第一下橋臂信號端、第二下 橋臂信號端及第三下橋臂信號端分別為所述智能功率模塊的U相下橋臂輸入端、V相下橋 臂輸入端及W相下橋臂輸入端，所述HVIC芯片的接地端作為所述智能功率模塊的低壓區(qū)供 電負(fù)端，所述HVIC芯片的第一供電正端作為所述智能功率模塊的U相高壓區(qū)供電正端，所 述HVIC芯片的第一高壓區(qū)控制端與所述IGBT管Q1的柵極相連，所述HVIC芯片的第一供 電負(fù)端與所述IGBT管Q1的源極、所述快恢復(fù)二極管D1的陽極、所述IGBT管D4的漏極以 及所述快恢復(fù)二極管D4的陰極共接作為所述智能功率模塊的U相高壓區(qū)供電負(fù)端，所述濾 波電容C1連接于所述智能功率模塊的U相高壓區(qū)供電正端與U相高壓區(qū)供電負(fù)端之間，所 述HVIC芯片的第二供電正端作為所述智能功率模塊的V相高壓區(qū)供電正端，所述HVIC芯 片的第二高壓區(qū)控制端與所述IGBT管Q2的柵極相連，所述HVIC芯片的第二供電負(fù)端與所 述IGBT管Q2的源極、所述快恢復(fù)二極管D2的陽極、所述IGBT管Q5的漏極以及所述快恢 復(fù)二極管D5的陰極共接作為智能功率模塊的V相高壓區(qū)供電負(fù)端，所述濾波電容C2連接 于所述智能功率模塊的V相高壓區(qū)供電正端與V相高壓區(qū)供電負(fù)端之間，所述HVIC芯片的 第三供電正端作為所述智能功率模塊的W相高壓區(qū)供電電源正端，所述HVIC芯片的第三高 壓區(qū)控制端與所述IGBT管Q3的柵極相連，所述HVIC芯片的第三供電負(fù)端與所述IGBT管 Q3的源極、所述快恢復(fù)二極管D3的陽極、所述IGBT管Q6的漏極以及所述快恢復(fù)二極管D6 的陰極共接作為所述智能功率模塊的W相高壓區(qū)供電負(fù)端，所述濾波電容C3連接于智能功 率模塊的W相高壓區(qū)供電正端與W相高壓區(qū)供電負(fù)端之間；所述HVIC芯片的第一低壓區(qū)控 制端、第二低壓區(qū)控制端及第三低壓區(qū)控制端分別與所述IGBT管Q4的柵極、所述IGBT管 Q5的柵極以及所述IGBT管Q6的柵極相連；所述IGBT管Q1的漏極與所述快恢復(fù)二極管D1 的陰極、所述IGBT管Q2的漏極、所述快恢復(fù)二極管D2的漏極、所述IGBT管Q3的漏極及所 述快恢復(fù)二極管D3的陰極共接所形成的共接點(diǎn)作為所述智能功率模塊的高電壓輸入端， 所述IGBT管Q4的源極與所述快恢復(fù)二極管D4的陽極共接所形成的共接點(diǎn)作為所述智能 功率模塊的U相低電壓參考端，所述IGBT管Q5的源極與所述快恢復(fù)二極管D5的陽極共接 所形成的共接點(diǎn)作為所述智能功率模塊的V相低電壓參考端，所述IGBT管Q6的源極與所 述快恢復(fù)二極管D6的陽極共接所形成的共接點(diǎn)作為所述智能功率模塊的W相低電壓參考 端；其特征在于： 所述HVIC芯片包括一自舉電路，所述自舉電路包括： 高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W 相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊； 所述高壓DMOS管DM1的源極與所述高壓DMOS管DM2的源極以及所述高壓DMOS管DM3 的源極共接于所述HVIC芯片的電源端，所述高壓DMOS管DM1的漏極、所述高壓DMOS管DM2 的漏極及所述高壓DMOS管DM3的漏極分別連接所述HVIC芯片的第一供電正端、第二供電 正端及第三供電正端，所述高壓DMOS管DM1的襯底、所述高壓DMOS管DM2的襯底及所述高 壓DMOS管DM3的襯底均接地，所述U相調(diào)整模塊的第一輸入端與所述U相電壓采樣模塊的 控制端共接于所述HVIC芯片的第一下橋臂信號端，所述U相電壓采樣模塊的輸入端和輸出 端分別連接所述高壓DM0S管DM1的漏極和所述U相調(diào)整模塊的第二輸入端，所述U相調(diào)整 模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第一供電負(fù)端和所述高壓DM0S管 DM1的柵極，所述V相調(diào)整模塊的第一輸入端與所述V相電壓采樣模塊的控制端共接于所述 HVIC芯片的第二下橋臂信號端，所述V相電壓采樣模塊的輸入端和輸出端分別連接所述高 壓DM0S管DM2的漏極和所述V相調(diào)整模塊的第二輸入端，所述V相調(diào)整模塊的第三輸入端 和輸出端分別連接所述HVIC芯片的第二供電負(fù)端和所述高壓DM0S管DM2的柵極，所述W 相調(diào)整模塊的第一輸入端與所述W相電壓采樣模塊的控制端共接于所述HVIC芯片的第三 下橋臂信號端，所述W相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DM0S管DM3的 漏極和所述W相調(diào)整模塊的第二輸入端，所述W相調(diào)整模塊的第三輸入端和輸出端分別連 接所述HVIC芯片的第三供電負(fù)端和所述高壓DM0S管DM3的柵極； 在所述HVIC芯片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端為高 電平時(shí)，所述HVIC芯片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為低 電平；在所述HVIC芯片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端為低 電平時(shí)，所述HVIC芯片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為高 電平或低電平； 當(dāng)所述HVIC芯片的第一上橋臂信號端為低電平時(shí)，所述U相調(diào)整模塊根據(jù)所述HVIC 芯片的第一下橋臂信號端所輸入的電平、所述U相電壓采樣模塊的輸出電壓以及所述HVIC 芯片的第一供電負(fù)端的電壓輸出高電平驅(qū)動所述高壓DMOS管DM1導(dǎo)通，且所述HVIC芯片 的電源端所輸入的電壓通過所述高壓DM0S管DM1對濾波電容C1和連接于所述智能功率模 塊的U相高壓區(qū)供電正端與U相高壓區(qū)供電負(fù)端之間的儲能電容進(jìn)行充電； 當(dāng)所述HVIC芯片的第二上橋臂信號端為低電平時(shí)，所述V相調(diào)整模塊根據(jù)所述HVIC 芯片的第二下橋臂信號端所輸入的電平、所述V相電壓采樣模塊的輸出電壓以及所述HVIC 芯片的第二供電負(fù)端的電壓輸出高電平驅(qū)動所述高壓DMOS管DM2導(dǎo)通，且所述HVIC芯片 的電源端所輸入的電壓通過所述高壓DMOS管DM2對濾波電容C2和連接于所述智能功率模 塊的V相高壓區(qū)供電正端與V相高壓區(qū)供電負(fù)端之間的儲能電容進(jìn)行充電； 當(dāng)所述HVIC芯片的第三上橋臂信號端為低電平時(shí)，所述W相調(diào)整模塊根據(jù)所述HVIC 芯片的第三下橋臂信號端所輸入的電平、所述W相電壓采樣模塊的輸出電壓以及所述HVIC 芯片的第三供電負(fù)端的電壓輸出高電平驅(qū)動所述高壓DMOS管DM3導(dǎo)通，且所述HVIC芯片 的電源端所輸入的電壓通過所述高壓DMOS管DM3對濾波電容C3和連接于所述智能功率模 塊的W相高壓區(qū)供電正端與W相高壓區(qū)供電負(fù)端之間的儲能電容進(jìn)行充電。
2.如權(quán)利要求1所述的智能功率模塊，其特征在于，所述U相調(diào)整模塊包括： 第一施密特觸發(fā)器、第一或門、第一與非門、第一非門、第二非門、第三非門、第一 RS觸 發(fā)器、第四非門、第一比較器、第一電壓源、第五非門、第一或非門、第六非門、第七非門、電 容C7、第二RS觸發(fā)器、第二比較器、第八非門、第二電壓源以及高壓DMOS管DM4 ; 所述第一施密特觸發(fā)器的輸入端為所述U相調(diào)整模塊的第一輸入端，所述第一施密 特觸發(fā)器的輸出端同時(shí)連接所述第一或門的第一輸入端和所述第二RS觸發(fā)器的第二輸入 端，所述第一或門的第二輸入端連接所述第四非門的輸出端，所述第一或門的輸出端與所 述第二非門的輸出端分別連接所述第一與非門的第一輸入端和第二輸入端，所述第一與非 門的輸出端連接所述第一非門的輸入端，所述第一非門的輸出端為所述U相調(diào)整模塊的輸 出端，所述第一比較器的同相輸入端為所述U相調(diào)整模塊的第二輸入端，所述第一電壓源 的正端和負(fù)端分別連接所述第一比較器的反相輸入端和地，所述第一比較器的輸出端同時(shí) 連接所述第三非門的輸入端、所述第五非門的輸入端以及所述第六非門的輸入端，所述第 三非門的輸出端連接所述第一 RS觸發(fā)器的第一輸入端，所述第五非門的輸出端連接所述 第一或非門的第一輸入端，所述第六非門的輸出端與所述電容C7的第一端共接于所述第 七非門的輸入端，所述電容C7的第二端接地，所述第七非門連接所述第一或非門的第二輸 入端，所述第一或非門的輸出端連接所述第一 RS觸發(fā)器的第二輸入端，所述第一 RS觸發(fā)器 的輸出端連接所述第四非門的輸入端，所述高壓DMOS管DM4的漏極為所述U相調(diào)整模塊的 第三輸入端，所述高壓DMOS管DM4的襯底接地，所述高壓DMOS管DM4的源極連接所述第二 比較器的同相輸入端，所述高壓DMOS管DM4的柵極同時(shí)與所述第二RS觸發(fā)器的輸出端及 所述第八非門的輸入端連接，所述第二電壓源的正端和負(fù)端分別連接所述第二比較器的反 相輸入端和地，所述第二比較器的輸出端連接所述第二RS觸發(fā)器的第一輸入端，所述第八 非門的輸出端連接所述第二非門的輸入端。
3. 如權(quán)利要求1所述的智能功率模塊，其特征在于，所述V相調(diào)整模塊包括： 第二施密特觸發(fā)器、第二或門、第二與非門、第九非門、第十非門、第十一非門、第三RS 觸發(fā)器、第十二非門、第三比較器、第三電壓源、第十三非門、第二或非門、第十四非門、第 十五非門、電容C8、第四RS觸發(fā)器、第四比較器、第十六非門、第四電壓源以及高壓DMOS管 DM5 ； 所述第二施密特觸發(fā)器的輸入端為所述V相調(diào)整模塊的第一輸入端，所述第二施密 特觸發(fā)器的輸出端同時(shí)連接所述第二或門的第一輸入端和所述第四RS觸發(fā)器的第二輸入 端，所述第二或門的第二輸入端連接所述第十二非門的輸出端，所述第二或門的輸出端與 所述第十非門的輸出端分別連接所述第二與非門的第一輸入端和第二輸入端，所述第二與 非門的輸出端連接所述第九非門的輸入端，所述第九非門的輸出端為所述V相調(diào)整模塊的 輸出端，所述第三比較器的同相輸入端為所述V相調(diào)整模塊的第二輸入端，所述第三電壓 源的正端和負(fù)端分別連接所述第三比較器的反相輸入端和地，所述第三比較器的輸出端同 時(shí)連接所述第十一非門的輸入端、所述第十三非門的輸入端以及所述第十四非門的輸入 端，所述第十一非門的輸出端連接所述第三RS觸發(fā)器的第一輸入端，所述第十三非門的輸 出端連接所述第二或非門的第一輸入端，所述第十四非門的輸出端與所述電容C8的第一 端共接于所述第十五非門的輸入端，所述電容C8的第二端接地，所述第十五非門連接所述 第二或非門的第二輸入端，所述第二或非門的輸出端連接所述第三RS觸發(fā)器的第二輸入 端，所述第三RS觸發(fā)器的輸出端連接所述第十二非門的輸入端，所述高壓DMOS管DM5的漏 極為所述V相調(diào)整模塊的第三輸入端，所述高壓DMOS管DM5的襯底接地，所述高壓DMOS管 DM5的源極連接所述第四比較器的同相輸入端，所述高壓DMOS管DM5的柵極同時(shí)與所述第 四RS觸發(fā)器的輸出端及所述第十六非門的輸入端連接，所述第四電壓源的正端和負(fù)端分 別連接所述第四比較器的反相輸入端和地，所述第四比較器的輸出端連接所述第四RS觸 發(fā)器的第一輸入端，所述第十六非門的輸出端連接所述第十非門的輸入端。
4. 如權(quán)利要求1所述的智能功率模塊，其特征在于，所述W相調(diào)整模塊包括： 第三施密特觸發(fā)器、第三或門、第三與非門、第十七非門、第十八非門、第十九非門、第 五RS觸發(fā)器、第二十非門、第五比較器、第五電壓源、第二十一非門、第三或非門、第二十二 非門、第二十三非門、電容C9、第六RS觸發(fā)器、第六比較器、第二十四非門、第六電壓源以及 高壓DMOS管DM6 ; 所述第三施密特觸發(fā)器的輸入端為所述W相調(diào)整模塊的第一輸入端，所述第三施密 特觸發(fā)器的輸出端同時(shí)連接所述第三或門的第一輸入端和所述第六RS觸發(fā)器的第二輸入 端，所述第三或門的第二輸入端連接所述第二十非門的輸出端，所述第三或門的輸出端與 所述第十八非門的輸出端分別連接所述第三與非門的第一輸入端和第二輸入端，所述第三 與非門的輸出端連接所述第十七非門的輸入端，所述第十七非門的輸出端為所述W相調(diào)整 模塊的輸出端，所述第五比較器的同相輸入端為所述W相調(diào)整模塊的第二輸入端，所述第 五電壓源的正端和負(fù)端分別連接所述第五比較器的反相輸入端和地，所述第五比較器的輸 出端同時(shí)連接所述第十九非門的輸入端、所述第二十一非門的輸入端以及所述第二十二 非門的輸入端，所述第十九非門的輸出端連接所述第五RS觸發(fā)器的第一輸入端，所述第 二十一非門的輸出端連接所述第三或非門的第一輸入端，所述第二十二非門的輸出端與所 述電容C9的第一端共接于所述第二十三非門的輸入端，所述電容C9的第二端接地，所述第 二十三非門連接所述第三或非門的第二輸入端，所述第三或非門的輸出端連接所述第五RS 觸發(fā)器的第二輸入端，所述第五RS觸發(fā)器的輸出端連接所述第二十非門的輸入端，所述高 壓DMOS管DM6的漏極為所述W相調(diào)整模塊的第三輸入端，所述高壓DMOS管DM6的襯底接 地，所述高壓DMOS管DM6的源極連接所述第六比較器的同相輸入端，所述高壓DMOS管DM6 的柵極同時(shí)與所述第六RS觸發(fā)器的輸出端及所述第二十四非門的輸入端連接，所述第六 電壓源的正端和負(fù)端分別連接所述第六比較器的反相輸入端和地，所述第六比較器的輸出 端連接所述第六RS觸發(fā)器的第一輸入端，所述第二十四非門的輸出端連接所述第十八非 門的輸入端。
5. 如權(quán)利要求1所述的智能功率模塊，其特征在于，所述U相電壓采樣模塊包括： 第二十五非門、第二十六非門及高壓DMOS管DM7 ; 所述第二十五非門的輸入端為所述U相電壓采樣模塊的控制端，所述第二十五非門的 輸出端連接所述第二十六非門的輸入端，所述第二十六非門的輸出端連接所述高壓DMOS 管DM7的柵極，所述高壓DMOS管DM7的漏極和源極分別為所述U相電壓采樣模塊的輸入端 和輸出端，所述高壓DMOS管DM7的襯底接地。
6. 如權(quán)利要求1所述的智能功率模塊，其特征在于，所述V相電壓采樣模塊包括： 第二十七非門、第二十八非門及高壓DMOS管DM8 ; 所述第二十七非門的輸入端為所述V相電壓采樣模塊的控制端，所述第二十七非門的 輸出端連接所述第二十八非門的輸入端，所述第二十八非門的輸出端連接所述高壓DMOS 管DM8的柵極，所述高壓DMOS管DM8的漏極和源極分別為所述V相電壓采樣模塊的輸入端 和輸出端，所述高壓DMOS管DM8的襯底接地。
7. 如權(quán)利要求1所述的智能功率模塊，其特征在于，所述W相電壓采樣模塊包括： 第二十九非門、第三十非門及高壓DMOS管DM9 ; 所述第二十九非門的輸入端為所述W相電壓采樣模塊的控制端，所述第二十九非門的 輸出端連接所述第三十非門的輸入端，所述第三十非門的輸出端連接所述高壓DMOS管DM9 的柵極，所述高壓DMOS管DM9的漏極和源極分別為所述W相電壓采樣模塊的輸入端和輸出 端，所述高壓DM0S管DM9的襯底接地。
【文檔編號】G05F1/66GK104111689SQ201310370916
【公開日】2014年10月22日 申請日期:2013年8月22日 優(yōu)先權(quán)日:2013年8月22日
【發(fā)明者】馮宇翔 申請人:廣東美的制冷設(shè)備有限公司