一種jtag仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路的制作方法
【專利摘要】本發(fā)明提供了一種JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路，包括監(jiān)控定時(shí)器U1、或門U2C和JTAG接頭插槽TJ1；監(jiān)控定時(shí)器U1的看門狗輸出管腳#WDO連接到或門U2的一個(gè)輸入端，或門U2的另一輸入端連接到TJ1的管腳6，同時(shí)與電阻R5的一端相連，電阻R5的另一端接地，或門U2的輸出端連接電阻R4的一端，電阻R4的另一端連接監(jiān)控定時(shí)器U1的手動(dòng)復(fù)位管腳#WR，當(dāng)JTAG仿真器接入電路進(jìn)行調(diào)試時(shí)，將JTAG仿真器的接頭的管腳6與管腳5相連插入到JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路的JTAG接頭插槽TJ1中，監(jiān)控定時(shí)器則自行切斷看門狗電路，且保留上電的系統(tǒng)復(fù)位功能，簡化的調(diào)試階段的操作。
【專利說明】—種JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及高可靠性主板的監(jiān)控定時(shí)器電路設(shè)計(jì)，具體涉及一種JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路。
【背景技術(shù)】
[0002]隨著航天電子產(chǎn)品、軍用電子產(chǎn)品及高可靠的工業(yè)應(yīng)用向高速電路發(fā)展，大量具有JTAG功能的CPU或DSP被用作主板的平臺，為了保障系統(tǒng)在受到干擾的情況下能夠及時(shí)復(fù)位通常設(shè)計(jì)有監(jiān)控定時(shí)器電路(看門狗)，由應(yīng)用程序在看門狗作用周期內(nèi)進(jìn)行喂狗操作，由于常規(guī)看門狗應(yīng)用電路在調(diào)試過程中同樣會起作用，若應(yīng)用程序不及時(shí)喂狗，會導(dǎo)致看門狗電路復(fù)位整個(gè)印制板的需要復(fù)位的功能器件(例如CAN總線協(xié)議芯片、1553B協(xié)議芯片、FPGA的系統(tǒng)復(fù)位端或者需要進(jìn)行上電復(fù)位的相關(guān)器件)。而開發(fā)人員在進(jìn)行軟件或系統(tǒng)調(diào)試階段，特別是在進(jìn)行類似單步跟蹤操作時(shí)無法保證及時(shí)喂狗，進(jìn)而造成看門狗起作用進(jìn)而引發(fā)系統(tǒng)復(fù)位。一般而言，部分CPU/DSP類型由JTAG接管后復(fù)位信號不會影響CPU/DSP的運(yùn)行，但一定會影響板上其它連接有復(fù)位功能的芯片或模塊，如果在調(diào)試過程中不及時(shí)喂狗將導(dǎo)致調(diào)試失敗，在實(shí)際應(yīng)用中經(jīng)常通過跳針斷開定時(shí)器或者拔掉監(jiān)控定時(shí)器的方式來解決看門狗的調(diào)試問題，如圖3所示，如果將監(jiān)控定時(shí)器拔掉會使監(jiān)控定時(shí)器失去上電復(fù)位系統(tǒng)功能，增加調(diào)試復(fù)雜度。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明提供了一種JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路，利用該電路，JTAG仿真器一旦接入電路，監(jiān)控定時(shí)器則自行切斷看門狗電路，且保留上電的系統(tǒng)復(fù)位功能，而不是通過跳針的方式或者拔掉監(jiān)控定時(shí)器的方式來解決看門狗的調(diào)試問題，同時(shí)JTAG仿真器的接頭的管腳6與管腳5相連不影響JTAG仿真器的原有功能，既保證整板的可靠性，又簡化的調(diào)試階段的操作。
[0004]一種JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路，包括監(jiān)控定時(shí)器U1、或門U2C和JTAG接頭插槽TJl ;監(jiān)控定時(shí)器Ul的看門狗輸出管腳#WD0連接到或門U2的一個(gè)輸入端，或門U2的另一輸入端連接到TJl的管腳6，同時(shí)與電阻R5的一端相連，電阻R5的另一端接地，或門U2的輸出端連接電阻R4的一端，電阻R4的另一端連接監(jiān)控定時(shí)器Ul的手動(dòng)復(fù)位管腳#WR，當(dāng)JTAG仿真器接入電路進(jìn)行調(diào)試時(shí)，將JTAG仿真器的接頭的管腳6與管腳5相連插入到JTAG接頭插槽TJl中。
[0005]有益效果:
[0006](I)本發(fā)明通過或門U2C對監(jiān)控定時(shí)器的手動(dòng)復(fù)位管腳#11?的輸入進(jìn)行控制，在系統(tǒng)正常工作階段，監(jiān)控定時(shí)器的手動(dòng)復(fù)位管腳#11?的輸入與看門狗輸出管腳#WD0的輸出相同，能夠?qū)崿F(xiàn)對系統(tǒng)的監(jiān)控。當(dāng)系統(tǒng)調(diào)試階段，接入接頭管腳6與管腳5相連的JTAG仿真器，由于管腳5和6為高電平，監(jiān)控定時(shí)器的手動(dòng)復(fù)位管腳#WR的輸入與管腳6的輸出相同，為高電平，即使不及時(shí)喂狗，看門狗輸出管腳#WD0輸出的復(fù)位脈沖信號(高低電平交替)，也傳遞不到監(jiān)控定時(shí)器的手動(dòng)復(fù)位管腳#胃1?，不會自行復(fù)位系統(tǒng)，同時(shí)還保留了上電的系統(tǒng)復(fù)位功能，解決了傳統(tǒng)調(diào)試?yán)锰€斷開看門狗的輸出，或者調(diào)試階段拔掉監(jiān)控定時(shí)器的方式解決調(diào)試過程中監(jiān)控定時(shí)器的影響問題，由于解決了監(jiān)控定時(shí)器的復(fù)位問題，進(jìn)一步的簡化了調(diào)試步驟。
[0007](2)本發(fā)明當(dāng)JTAG仿真器的接頭插入到TJl時(shí)，將JTAG的管腳6與管腳5相連，不影響JTAG仿真器的現(xiàn)有功能，既保證整板的可靠性，又簡化的調(diào)試階段的操作。
[0008](3)本發(fā)明或門的一個(gè)輸出端10與電阻R5相連，R5的另一端接地，從而實(shí)現(xiàn)了對輸出端10進(jìn)行弱下拉,在JTAG仿真器不接入系統(tǒng)時(shí)，由于一個(gè)輸出端10與TJl的管腳6連接，管腳6為懸空狀態(tài)，通過電阻R5的弱下拉，保證了或門輸出的穩(wěn)定性，進(jìn)一步提高了監(jiān)控定時(shí)器的可靠性。
【專利附圖】

【附圖說明】
[0009]圖1為本發(fā)明的監(jiān)控定時(shí)器電路設(shè)計(jì)示意圖；
[0010]圖2為傳統(tǒng)的監(jiān)控定時(shí)器電路設(shè)計(jì)示意圖；
[0011]圖3為JTAG仿真器接頭的管腳常規(guī)定義示意圖；
[0012]圖4為本發(fā)明的JTAG仿真器接頭的管腳定義示意圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖，對本發(fā)明進(jìn)行詳細(xì)描述。
[0014]本發(fā)明提供了一種JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路，包括監(jiān)控定時(shí)器U1、或門U2C和JTAG接頭插槽TJl ;監(jiān)控定時(shí)器Ul的看門狗輸出管腳#m0連接到或門U2的一個(gè)輸入端9,或門U2的另一輸入端10連接到TJl的管腳6,同時(shí)與電阻R5的一端相連，電阻R5的另一端接地，或門U2的輸`出端8連接電阻R4的一端，電阻R4的另一端連接監(jiān)控定時(shí)器Ul的手動(dòng)復(fù)位管腳#MR,如圖1所示。
[0015]該電路的具體工作模式如下:
[0016](I)系統(tǒng)正常工作階段，無需進(jìn)行調(diào)試，不接入仿真器，TJl的管腳6為懸空狀態(tài)。
[0017]當(dāng)及時(shí)喂狗情況下，監(jiān)控定時(shí)器的#評00管腳輸出為高電平5V輸入到或門的一個(gè)輸入端9，或門的另一個(gè)輸入端10與電阻R5相連，R5的另一端接地，輸入端10被弱下拉為低電平，或門的輸出與#WD0管腳輸出相同，或門的輸出端8輸出高電平，并通過電阻R4傳遞到監(jiān)控定時(shí)器的管腳#MR。
[0018]當(dāng)不能及時(shí)喂狗情況下，監(jiān)控定時(shí)器的#評00管腳輸出為輸出復(fù)位脈沖信號(高低電平交替)，輸入到或門的一個(gè)輸入端9,或門的另一個(gè)輸入端10由于電阻R5進(jìn)行弱下拉為低電平，或門的輸出與#評00管腳輸出相同，或門的輸出端8輸出復(fù)位脈沖信號，并通過電阻R4傳遞到監(jiān)控定時(shí)器的#MR管腳，引發(fā)監(jiān)控定時(shí)器輸出系統(tǒng)復(fù)位。
[0019]因此，系統(tǒng)的正常工作不受該電路的影響，監(jiān)控定時(shí)器能夠?qū)崿F(xiàn)對系統(tǒng)的監(jiān)控。
[0020](2)軟件開發(fā)或系統(tǒng)維護(hù)階段，需將JTAG仿真器接入到系統(tǒng)中，將JTAG仿真器的接頭的管腳6與管腳5相連插入到插槽TJl中，即可實(shí)現(xiàn)在系統(tǒng)中接入仿真器，如圖所示，圖3為JTAG仿真器接頭的管腳常規(guī)定義示意圖，圖4為本發(fā)明的JTAG仿真器接頭的管腳定義示意圖。由于插槽TJl接入了 JTAG接頭管腳6與管腳5相連的JTAG仿真器，TJl的管腳5為高電平，管腳6由原來的懸空狀態(tài)變?yōu)榕c管腳5相同的高電平，管腳6與或門的輸入端10連接。
[0021]當(dāng)及時(shí)喂狗情況下，監(jiān)控定時(shí)器的#WD0管腳輸出為高電平5V輸入到或門的一個(gè)輸入端9，或門的另一個(gè)輸入端10與管腳6相連，也為高電平，或門的輸出端8輸出高電平，并通過電阻R4傳遞到監(jiān)控定時(shí)器的管腳#MR。
[0022]當(dāng)不能及時(shí)喂狗情況下，監(jiān)控定時(shí)器的#評00管腳輸出為輸出復(fù)位脈沖信號，輸入到或門的一個(gè)輸入端9，或門的另一個(gè)輸入端10與管腳6相連，為高電平，或門的輸出與管腳6輸出相同，或門的輸出端8輸出高電平，并通過電阻R4傳遞到監(jiān)控定時(shí)器的#MR管腳。
[0023]因此，或門的輸出端8輸出始終為高電平，不及時(shí)喂狗時(shí)，#WD0輸出脈沖信號(高低電平交替)傳遞不到#MR上，不會自行復(fù)位系統(tǒng)。
[0024]本發(fā)明提供的方案，監(jiān)控定時(shí)器始終為上電狀態(tài)，保留了系統(tǒng)復(fù)位功能，當(dāng)系統(tǒng)需要復(fù)位時(shí)，能夠通過其他的觸發(fā)方式通過監(jiān)控定時(shí)器對系統(tǒng)進(jìn)行復(fù)位，由于解決了監(jiān)控定時(shí)器的復(fù)位問題，且不用拔掉監(jiān)控定時(shí)器，進(jìn)一步的簡化了調(diào)試步驟。
[0025]綜上所述，以上僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種JTAG仿真器自動(dòng)關(guān)閉監(jiān)控定時(shí)器電路，其特征在于，包括監(jiān)控定時(shí)器U1、或門U2C和JTAG接頭插槽TJl ;監(jiān)控定時(shí)器Ul的看門狗輸出管腳#WDO連接到或門U2的一個(gè)輸入端，或門U2的另一輸入端連接到TJl的管腳6，同時(shí)與電阻R5的一端相連，電阻R5的另一端接地，或門U2的輸出端連接電阻R4的一端，電阻R4的另一端連接監(jiān)控定時(shí)器Ul的手動(dòng)復(fù)位管腳#WR，當(dāng)JTAG仿真器接入電路進(jìn)行調(diào)試時(shí)，將JTAG仿真器的接頭的管腳6與管腳5相連插入到JTAG接頭插槽TJl中。
【文檔編號】G05B19/042GK103699037SQ201310712772
【公開日】2014年4月2日 申請日期:2013年12月19日 優(yōu)先權(quán)日:2013年12月19日
【發(fā)明者】胡向宇, 曾政菻, 馬動(dòng)濤, 李文新, 曹靚姝, 王棟 申請人:蘭州空間技術(shù)物理研究所