專利名稱：異步通信接收發(fā)送器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及系統(tǒng)通信控制技術(shù)領(lǐng)域，尤其是一種異步通信接收發(fā)送器。
背景技術(shù)：
在公知的技術(shù)領(lǐng)域，異步通信是指通信中兩個字符之間的時間間隔是不固定的，而在一個字符內(nèi)各位的時間間隔是固定的，在異步通信中，每接收一個字符，接收方都要重新與發(fā)送主同步一次，所以接收端的同步時鐘信號并不需要嚴(yán)格地與發(fā)送方同步，只要它們在一個字符的傳輸時間范圍內(nèi)能保持同步即可，這意味著南時鐘信號漂移的要求要比同步信號低得多，硬件成本也要低的多，但是異步傳送一個字符，要增加大約20%的附加信息位，所以傳送效率比較低。異步通信方式簡單可靠，也容易實現(xiàn)，故廣泛地應(yīng)用于各種微型機系統(tǒng)中。在現(xiàn)有的異步通信接收發(fā)送器中，信號接收與發(fā)送方式較為單一，同時由于增加的附加信息位，信息傳輸量較大，造成效率的降低，同時在傳輸過程中不能對信號進行良好的控制。

實用新型內(nèi)容本實用新型要解決的技術(shù)問題是:提供一種傳輸速度快、效率高且能夠?qū)鬏斝盘栠M行良好控制的異步通信接收發(fā)送器。本實用新型解決其技術(shù)問題所采用的技術(shù)方案是:一種異步通信接收發(fā)送器，順次電連接設(shè)有CPU中央處理器、存儲單元、總控器和通信通道，在所述總控器和通信通道之間分別設(shè)有發(fā)送單元和接收單元，所述總控器為MCU微控制器，在所述MCU微控制器上電連接設(shè)有高速緩沖存儲器，所述高速緩沖存儲器通過DDR3內(nèi)存條與CPU中央處理器相連接。進一步的，為了進一步的控制傳輸信號，本實用新型在所述高速緩沖存儲器和通信通道之間架設(shè)有控制單元，所述控制單元與發(fā)送單元電連接。
`[0006]進一步的，為了進一步提升傳輸?shù)男屎退俣?，本實用新型在所述發(fā)送單元和接收單元上均設(shè)有SRAM內(nèi)存裝置。本實用新型的有益效果是:本實用新型通過采用MCU微控制器對通信信號進行控制傳輸，同時使用高速緩沖存儲器和DDR3內(nèi)存條的結(jié)構(gòu)實現(xiàn)和CPU中央處理器之間的連接，使得CPU中央處理器能夠在必要時直接對通信信號進行采集和控制，提高傳輸?shù)男屎退俣?，同時通信通道上設(shè)置的控制單元能夠?qū)M入傳輸系統(tǒng)中的信號進行預(yù)控制，在必要時，能夠直接由CPU中央處理器采集信號，提高效率，由于發(fā)送單元和接收單元上均設(shè)有SRAM內(nèi)存裝置，使得在信號在內(nèi)部停留的時間更短，能夠大大提高傳輸?shù)乃俣取?br> 以下結(jié)合附圖和實施例對本實用新型進一步說明。

圖1是本實用新型的原理結(jié)構(gòu)示意圖；圖中:1.CPU中央處理器，2.存儲單元，3.MCU微控制器，4.發(fā)送單元，5.接收單元，6.通信通道，7.高速緩沖存儲器，8.DDR3內(nèi)存條，9.控制單元。
具體實施方式
現(xiàn)在結(jié)合附圖對本實用新型作進一步詳細(xì)的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本實用新型的基本結(jié)構(gòu)，因此其僅顯示與本實用新型有關(guān)的構(gòu)成。如圖1所示的本實用新型異步通信接收發(fā)送器的優(yōu)選實施例，順次電連接設(shè)有CPU中央處理器1、存儲單元2、總控器和通信通道6，在所述總控器和通信通道6之間分別設(shè)有發(fā)送單元4和接收單元5，所述總控器為MCU微控制器3，在所述MCU微控制器3上電連接設(shè)有高速緩沖存儲器7，所述高速緩沖存儲器7通過DDR3內(nèi)存條8與CPU中央處理器I相連接，在所述高速緩沖存儲器7和通信通道6之間架設(shè)有控制單元9，所述控制單元9與發(fā)送單元4電連接，在所述發(fā)送單元4和接收單元5上均設(shè)有SRAM內(nèi)存裝置。以上述依據(jù)本實用新型的理想實施例為啟示，通過上述的說明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項實用新型技術(shù)思想的范圍內(nèi)，進行多樣的變更以及修改。本項實用新型的技術(shù)性范圍并不局限于說明書上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來確定其技術(shù)性 范圍。
權(quán)利要求1.一種異步通信接收發(fā)送器，順次電連接設(shè)有CPU中央處理器、存儲單元、總控器和通信通道，在所述總控器和通信通道之間分別設(shè)有發(fā)送單元和接收單元，其特征在于:所述總控器為MCU微控制器，在所述MCU微控制器上電連接設(shè)有高速緩沖存儲器，所述高速緩沖存儲器通過DDR3內(nèi)存條與CPU中央處理器相連接。
2.如權(quán)利要求1所述的異步通信接收發(fā)送器，其特征在于:在所述高速緩沖存儲器和通信通道之間架設(shè)有控制單元，所述控制單元與發(fā)送單元電連接。
3.如權(quán)利要求1所述的異步通信接收發(fā)送器，其特征在于:在所述發(fā)送單元和接收單元上均設(shè)有SRAM內(nèi)存裝 置。
專利摘要本實用新型涉及一種異步通信接收發(fā)送器，順次電連接設(shè)有CPU中央處理器、存儲單元、總控器和通信通道，在總控器和通信通道之間分別設(shè)有發(fā)送單元和接收單元，總控器為MCU微控制器，在MCU微控制器上電連接設(shè)有高速緩沖存儲器，高速緩沖存儲器通過DDR3內(nèi)存條與CPU中央處理器相連接。本實用新型通過采用MCU微控制器對通信信號進行控制傳輸，同時使用高速緩沖存儲器和DDR3內(nèi)存條的結(jié)構(gòu)實現(xiàn)和CPU中央處理器之間的連接，使得CPU中央處理器能夠在必要時直接對通信信號進行采集和控制，提高傳輸?shù)男屎退俣?，同時通信通道上設(shè)置的控制單元能夠?qū)M入傳輸系統(tǒng)中的信號進行預(yù)控制。
文檔編號G05B19/418GK203101992SQ201320141398
公開日2013年7月31日 申請日期2013年3月26日 優(yōu)先權(quán)日2013年3月26日
發(fā)明者張新, 于航 申請人:張新, 于航