一種基于cpld或fpga的高速同步串行通信電路的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種基于CPLD或FPGA的高速同步串行通信電路，其包括設(shè)于針織機(jī)控制系統(tǒng)中的主控制器和從控制器，所述主控制器和從控制器之間設(shè)有通信數(shù)據(jù)傳輸電路，所述通信數(shù)據(jù)傳輸電路采用差分信號(hào)方式傳輸，通信數(shù)據(jù)傳輸電路中設(shè)有數(shù)據(jù)線、地址線、時(shí)鐘線、返回時(shí)鐘線，所述數(shù)據(jù)線為雙向傳輸電路，所述返回時(shí)鐘線從現(xiàn)場(chǎng)端同步返回時(shí)鐘信號(hào)，所述時(shí)鐘線及返回時(shí)鐘線作為傳輸數(shù)據(jù)時(shí)的同步信號(hào)線，所述通信數(shù)據(jù)傳輸電路采用基于可編程邏輯陣列CPLD或FPGA芯片的通信控制模塊；本實(shí)用新型一個(gè)主控制器能夠連接多個(gè)從控制器，其連接電路結(jié)構(gòu)簡(jiǎn)單，可擴(kuò)展性好，能夠?qū)崿F(xiàn)數(shù)據(jù)高速雙向傳輸，進(jìn)行數(shù)據(jù)校驗(yàn)，通信可靠性強(qiáng)；傳輸速率高，實(shí)時(shí)性強(qiáng)。
【專(zhuān)利說(shuō)明】—種基于CPLD或FPGA的高速同步串行通信電路
[0001]【技術(shù)領(lǐng)域】本實(shí)用新型涉及電腦針織機(jī)控制【技術(shù)領(lǐng)域】，尤其涉及一種基于CPLD或FPGA的高速同步串行通信電路。
[0002]【背景技術(shù)】在電腦針織機(jī)械等工業(yè)控制場(chǎng)合，其控制器一般采用主從結(jié)構(gòu)，由一個(gè)主控制器連接控制多個(gè)從控制器，根據(jù)系統(tǒng)需要，通信總線需要滿(mǎn)足支持較遠(yuǎn)距離傳輸、通信速率高、可靠性好、電路結(jié)構(gòu)盡量簡(jiǎn)單等要求。
[0003]目前，已有種類(lèi)豐富的工業(yè)現(xiàn)場(chǎng)總線，比如:FF (基金會(huì)現(xiàn)場(chǎng)總線)、CAN總線、PROFI BUS > DeviceNet、Lonworks總線等,這些總線由于其設(shè)計(jì)時(shí)基于應(yīng)用覆蓋面廣、兼容性、開(kāi)放性等特點(diǎn)，通訊協(xié)議復(fù)雜，應(yīng)用時(shí)需配置專(zhuān)用通信芯片，有些還需要另外繳納使用費(fèi)；而且這些工業(yè)現(xiàn)場(chǎng)總線一般應(yīng)用于低速網(wǎng)絡(luò)領(lǐng)域，實(shí)時(shí)性不強(qiáng)，因此對(duì)電腦針織機(jī)械并不適用。
[0004]現(xiàn)有技術(shù)也有一些同步串行通信電路及協(xié)議，這種同步串行通信電路包含3組傳輸信號(hào):控制信號(hào)、時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)，各節(jié)點(diǎn)按一定的時(shí)間間隔輪流獲得總線控制權(quán)、發(fā)送數(shù)據(jù)；主節(jié)點(diǎn)包含三種狀態(tài):空閑狀態(tài)、節(jié)點(diǎn)切換狀態(tài)、數(shù)據(jù)傳送狀態(tài)，這種電路傳輸數(shù)據(jù)幀的有效數(shù)據(jù)比率降低以及通訊信號(hào)增多，導(dǎo)致物理連接線繁雜，成本提高，或者傳輸速率較低，不適合應(yīng)用于實(shí)時(shí)性要求高的場(chǎng)合。所以需要根據(jù)電腦針織機(jī)械領(lǐng)域特定的應(yīng)用環(huán)境自定義通信系統(tǒng)，滿(mǎn)足特定的要求。
[0005]
【發(fā)明內(nèi)容】
為克服現(xiàn)有技術(shù)的不足，本實(shí)用新型提供了一種電路結(jié)構(gòu)簡(jiǎn)單可靠、通信速度高的基于CPLD或FPGA的高速同步串行通信電路。
[0006]本實(shí)用新型為達(dá)到上述技術(shù)目的所采用的技術(shù)方案是:一種基于CPLD或FPGA的高速同步串行通信電路，其包括設(shè)于針織機(jī)控制系統(tǒng)中的主控制器和從控制器，所述主控制器和從控制器之間設(shè)有通信數(shù)據(jù)傳輸電路，所述通信數(shù)據(jù)傳輸電路采用差分信號(hào)方式傳輸，通信數(shù)據(jù)傳輸電路中設(shè)有數(shù)據(jù)線、地址線、時(shí)鐘線、返回時(shí)鐘線，所述數(shù)據(jù)線為雙向傳輸電路，所述返回時(shí)鐘線從現(xiàn)場(chǎng)端同步返回時(shí)鐘信號(hào)，所述時(shí)鐘線及返回時(shí)鐘線作為傳輸數(shù)據(jù)時(shí)的同步信號(hào)線。
[0007]所述主控制器連接一個(gè)從控制器，通信數(shù)據(jù)傳輸電路包括數(shù)據(jù)線、地址線、時(shí)鐘線、返回時(shí)鐘線。
[0008]所述主控制器連接兩個(gè)以上從控制器，通信數(shù)據(jù)傳輸電路包括連接主控制器和每一個(gè)從控制器的數(shù)據(jù)線、地址線、返回時(shí)鐘線，所述每個(gè)從控制器還設(shè)有單獨(dú)的時(shí)鐘線與所述主控制器相連。
[0009]所述通信數(shù)據(jù)傳輸電路采用基于可編程邏輯陣列CPLD或FPGA芯片的通信控制模塊，通信控制模塊資源占用少，容易以IP核方式嵌入到現(xiàn)有產(chǎn)品的CPLD或FPGA芯片中，不需另外購(gòu)買(mǎi)專(zhuān)用通信總線芯片，即可實(shí)現(xiàn)可靠、實(shí)時(shí)傳輸控制。
[0010]所述通信數(shù)據(jù)傳輸電路的通信速率能夠根據(jù)需求設(shè)置，通信速率最高為24Mbps，傳輸距離超過(guò)10米。
[0011]其工作原理為:控制器和從控制器通訊時(shí)數(shù)據(jù)傳輸類(lèi)型分為發(fā)送數(shù)據(jù)給控制器和采集控制器數(shù)據(jù)兩種，這兩種數(shù)據(jù)傳輸類(lèi)型的通信脈沖數(shù)不同，利用給定一個(gè)特定的地址信息來(lái)區(qū)分該次通信類(lèi)型，主控制器發(fā)送數(shù)據(jù)給從控制器時(shí)，地址線傳輸?shù)牡刂沸畔⒐目刂破髦付ú煌牟僮髂繕?biāo)，數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)信息供從控制器做鎖存賦值等操作；主控制器采集從控制器數(shù)據(jù)時(shí)，地址線傳輸定義好的特定字節(jié)信，數(shù)據(jù)線傳輸?shù)男畔⒃趶目刂破饔脕?lái)指定不同的操作目標(biāo)。
[0012]不同從控制器的控制方法，主要通過(guò)指定地址信息或數(shù)據(jù)信息的特定位來(lái)區(qū)分，當(dāng)指定發(fā)給某一從控制器時(shí)，只有連接該從控制器的時(shí)鐘線有脈沖產(chǎn)生，其它時(shí)鐘線保持低電平，當(dāng)傳輸類(lèi)型為發(fā)送數(shù)據(jù)給從控制器時(shí)，采用地址信息的高幾位來(lái)區(qū)分(位數(shù)由從控制器個(gè)數(shù)決定，滿(mǎn)足關(guān)系:2的位數(shù)次方大于等于從控制器個(gè)數(shù));當(dāng)傳輸類(lèi)型為采集從控制器數(shù)據(jù)時(shí)，由于地址信息為特定數(shù)據(jù)，則利用數(shù)據(jù)信息的高幾位來(lái)區(qū)分(位數(shù)由從控制器個(gè)數(shù)決定，滿(mǎn)足關(guān)系:2的位數(shù)次方大于等于從控制器個(gè)數(shù))。
[0013]本實(shí)用新型的有益效果是:采用上述結(jié)構(gòu)，一個(gè)主控制器能夠連接多個(gè)從控制器，其連接電路結(jié)構(gòu)簡(jiǎn)單，可擴(kuò)展性好，能夠?qū)崿F(xiàn)數(shù)據(jù)高速雙向傳輸，進(jìn)行數(shù)據(jù)校驗(yàn)，通信可靠性強(qiáng)；傳輸速率高，實(shí)時(shí)性強(qiáng)。
[0014]【專(zhuān)利附圖】

【附圖說(shuō)明】下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。其中:
[0015]圖1是本實(shí)用新型基于CPLD或FPGA的高速同步串行通信電路的原理框圖。
[0016]【具體實(shí)施方式】 為詳細(xì)說(shuō)明本實(shí)用新型的技術(shù)內(nèi)容、構(gòu)造特征、所實(shí)現(xiàn)目的及效果，以下結(jié)合實(shí)施方式并配合附圖詳予說(shuō)明。
[0017]請(qǐng)參閱圖1所示,本實(shí)用基于CPLD或FPGA的高速同步串行通信電路包括設(shè)于針織機(jī)控制系統(tǒng)中的主控制器I和從控制器2，所述主控制器I和從控制器2之間設(shè)有通信數(shù)據(jù)傳輸電路3，所述通信數(shù)據(jù)傳輸電路3采用差分信號(hào)方式傳輸，所述通信數(shù)據(jù)傳輸電路3中設(shè)有數(shù)據(jù)線、地址線、時(shí)鐘線、返回時(shí)鐘線，所述數(shù)據(jù)線為雙向傳輸電路，所述返回時(shí)鐘線從現(xiàn)場(chǎng)端同步返回時(shí)鐘信號(hào)，所述時(shí)鐘線及返回時(shí)鐘線作為傳輸數(shù)據(jù)時(shí)的同步信號(hào)線。
[0018]所述主控制器I連接一個(gè)從控制器2時(shí)，通信數(shù)據(jù)傳輸電路3包括數(shù)據(jù)線、地址線、時(shí)鐘線、返回時(shí)鐘線。
[0019]所述主控制器I連接兩個(gè)以上從控制器2時(shí)，通信數(shù)據(jù)傳輸電路3包括連接主控制器和每一個(gè)從控制器的數(shù)據(jù)線、地址線、返回時(shí)鐘線，所述每個(gè)從控制器2還設(shè)有單獨(dú)的時(shí)鐘線與所述主控制器I相連。
[0020]所述通信數(shù)據(jù)傳輸電路3采用基于可編程邏輯陣列CPLD或FPGA芯片的通信控制模塊，通信控制模塊資源占用少，容易以IP核方式嵌入到現(xiàn)有產(chǎn)品的CPLD或FPGA芯片中，不需另外購(gòu)買(mǎi)專(zhuān)用通信總線芯片，即可實(shí)現(xiàn)可靠、實(shí)時(shí)傳輸控制。
[0021]所述通信數(shù)據(jù)傳輸電路3的通信速率能夠根據(jù)需求設(shè)置，通信速率最高為24Mbps,傳輸距離超過(guò)10米。
[0022]以上所述僅為本實(shí)用新型的實(shí)施例，并非因此限制本實(shí)用新型的專(zhuān)利范圍，凡是利用本實(shí)用新型說(shuō)明書(shū)及附圖內(nèi)容所作的等效結(jié)構(gòu)變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本實(shí)用新型的專(zhuān)利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種基于CPLD或FPGA的高速同步串行通信電路，其特征在于:包括設(shè)于針織機(jī)控制系統(tǒng)中的主控制器和從控制器，所述主控制器和從控制器之間設(shè)有通信數(shù)據(jù)傳輸電路，所述通信數(shù)據(jù)傳輸電路采用差分信號(hào)方式傳輸，通信數(shù)據(jù)傳輸電路中設(shè)有數(shù)據(jù)線、地址線、時(shí)鐘線、返回時(shí)鐘線，所述數(shù)據(jù)線為雙向傳輸電路，所述返回時(shí)鐘線從現(xiàn)場(chǎng)端同步返回時(shí)鐘信號(hào)，所述時(shí)鐘線及返回時(shí)鐘線作為傳輸數(shù)據(jù)時(shí)的同步信號(hào)線。
2.根據(jù)權(quán)利要求1所述的一種基于CPLD或FPGA的高速同步串行通信電路，其特征在于:所述主控制器連接一個(gè)從控制器，通信數(shù)據(jù)傳輸電路包括數(shù)據(jù)線、地址線、時(shí)鐘線、返回時(shí)鐘線。
3.根據(jù)權(quán)利要求1所述的一種基于CPLD或FPGA的高速同步串行通信電路，其特征在于:所述主控制器連接兩個(gè)以上從控制器，通信數(shù)據(jù)傳輸電路包括連接主控制器和每一個(gè)從控制器的數(shù)據(jù)線、地址線、返回時(shí)鐘線，所述每個(gè)從控制器還設(shè)有單獨(dú)的時(shí)鐘線與所述主控制器相連。
4.根據(jù)權(quán)利要求1所述的一種基于CPLD或FPGA的高速同步串行通信電路，其特征在于:所述通信數(shù)據(jù)傳輸電路采用基于可編程邏輯陣列CPLD或FPGA芯片的通信控制模塊。
5.根據(jù)權(quán)利要求1所述的一種基于CPLD或FPGA的高速同步串行通信電路，其特征在于:所述通信數(shù)據(jù)傳輸電路的通信速率能夠根據(jù)需求設(shè)置，通信速率最高為24Mbps，傳輸距離超過(guò)10米。
【文檔編號(hào)】G05B19/418GK203397201SQ201320546116
【公開(kāi)日】2014年1月15日 申請(qǐng)日期:2013年9月3日 優(yōu)先權(quán)日:2013年9月3日
【發(fā)明者】何勇華, 林文忠 申請(qǐng)人:何勇華, 林文忠