粗線檢測處理電路的制作方法
【專利摘要】本實(shí)用新型公開了一種粗線檢測處理電路，本實(shí)用新型的視頻同步分離芯片LM1881從攝像頭視頻信號中分離出奇偶場信號，產(chǎn)生方波輸出給單片機(jī)?？刂菩酒琒TC12C5628AD是一種低功耗、芯片內(nèi)部集成多路AD的高性能單片機(jī)，同時它能夠較為方便和靈活的輸出占空比可調(diào)節(jié)的方波信號，以實(shí)現(xiàn)對外部電機(jī)的正反向的控制。視頻同步分離芯片將攝像視頻信號分離出來的方波信號傳給控制芯片，控制芯片通過AD轉(zhuǎn)換器和內(nèi)部程序操作處理將這一信號換算成紗線直徑，然后通過與設(shè)定值進(jìn)行對比，誤差分析，輸出占空比可調(diào)的方波信號對電機(jī)的正反向進(jìn)行控制，從而實(shí)現(xiàn)對紗線的處理。
【專利說明】粗線檢測處理電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于嵌入式系統(tǒng)【技術(shù)領(lǐng)域】，涉及一種電路，具體是一種粗線檢測處理電路。
【背景技術(shù)】
[0002]電子清紗器是一種檢測和切斷紗疵的電子機(jī)械裝置。通過傳感器把紗線的粗細(xì)變化轉(zhuǎn)換成相應(yīng)的電信號，信號經(jīng)處理后控制執(zhí)行機(jī)構(gòu)把超過設(shè)定的粗(細(xì))度和長度的紗疵予以切斷，清除對產(chǎn)品質(zhì)量有影響的紗疵。在紗線的成紗過程中受多種因素的影響紗線疵點(diǎn)是經(jīng)常發(fā)生的，無論是傳統(tǒng)紡紗方法還是各類新型紡紗方法，紗線疵點(diǎn)也是不可避免的。為了提高產(chǎn)品質(zhì)量、增加經(jīng)濟(jì)效益，織出令人滿意的優(yōu)質(zhì)產(chǎn)品，這對電子清紗器就有較高的要求。
[0003]目前市場上供應(yīng)的電子清紗器以模擬電路實(shí)現(xiàn)為主，其缺點(diǎn)是器件老化引起的參數(shù)變化導(dǎo)致誤切誤報(bào)率上升，同時檢測精度不高。
【發(fā)明內(nèi)容】
[0004]本實(shí)用新型是針對目前清紗器器件老化所造成的紗線檢測故障以及檢測精度過低，設(shè)計(jì)一種精度較高的電子清紗器對粗線的檢測處理電路。
[0005]本實(shí)用新型解決技術(shù)問題所采取的具體技術(shù)方案為:
[0006]本實(shí)用新型一種粗線檢測處理電路包括第一串行接口 JPl (HD-2)、第三濾波電容C3、視頻同步分離芯片Ul (LM1881)、第四濾波電容C4、第一電阻R1、控制芯片U5(STC12C5628AD),第三電阻R3、第五濾波電容C5，第六濾波電解電容C6、第七濾波電容C7、第八濾波電容C8、時鐘晶振`Yl,第一驅(qū)動芯片U2 (IR2103)、第一二極管D1、第一濾波電解電容Cl，第二驅(qū)動芯片U3(IR2104)、第二二極管D2、第二濾波電解電容C2、第一與非門U4A(SN74L SOON)、第四與非門 U4DCSN74L SOON)、第三與非門 U4C(SN74L SOON)、第二電阻 R2、第四電阻R4、第二與非門U4B (SN74L S00N)、第五電阻R5、第一 N溝道MOS管Ql (IRF540),第六電阻R6、第二 N溝道MOS管Q2 (IRF540)、第九濾波電容C9、第八電阻R8，第九電阻R9、第^^一電阻R11，第二 PNP型三極管Q5 (2N3906)、第三N溝道MOS管Q3 (IRF540)，第十二電阻R12、第四N溝道MOS管Q6 (IRF540)，第七電阻R7、第十電阻R10、第一 PNP型三極管 Q4 (2N3906)和第二串行接口 JP2 (HD-2)。
[0007]第一串行接口 JPl的I號腳接地，第一串行接口 JPl的2號引腳與第三濾波電容C3的一端連接，第三濾波電容C3的另一端與視頻同步分離芯片Ul的2號引腳連接，視頻同步分離芯片Ul的I號引腳與控制芯片U5的8號引腳連接，視頻同步分離芯片Ul的3號引腳與控制芯片U5的9號引腳連接，視頻同步分離芯片Ul的4號引腳接地，視頻同步分離芯片Ul的6號引腳與第一電阻Rl的一端、第四濾波電容C4的一端連接,第四濾波電容C4電容的另一端與第一電阻Rl的另一端連接，視頻同步分離芯片Ul的7號引腳與控制芯片U5的15號引腳連接，視頻同步分離芯片Ul的8號引腳接5V工作電壓；[0008]第三電阻R3的一端接地，第三電阻的R3的另一端與控制芯片U5的3號引腳連接，第七濾波電容C7的一端和第八濾波電容C8的一端接地，第七濾波電容C7的另一端與時鐘晶振Yl的一端、控制芯片U5的6號引腳連接，第八濾波電容CS的另一端接時鐘晶振Yl的另一端、控制芯片U5的7號引腳連接，控制芯片U5的11號引腳接第十一電阻Rll的一端、第一與非門U4A的一個輸入端連接，控制芯片U5的12號引腳與第十電阻RlO的一端、第四與非門U4D的一個輸入端連接，控制芯片U5的14號引腳接地，控制芯片U5的17號引腳與第一與非門U4A的另一個輸入端、第四與非門U4D的另一個輸入端連接，控制芯片U5的28號引腳、第五濾波電容C5的一端和第六濾波電解電容C6的正極端接5V工作電壓,第五濾波電容C5的另一端、第六濾波電解電容C6的負(fù)極端接地；
[0009]第一驅(qū)動芯片U2的I號引腳接12V工作電壓，第一驅(qū)動芯片U2的2號引腳與第一與非門U4A的輸出端、第二電阻R2的一端、第二與非門U4B的輸入端連接,第一驅(qū)動芯片U2的3號引腳與第二與非門U4B的輸出端連接，第一驅(qū)動芯片U2的4號引腳接地，第一驅(qū)動芯片U2的6號引腳與第一電解電容Cl的負(fù)極、第一 N溝道MOS管Ql的源極、第三N溝道MOS管Q3的漏極、第九濾波電容C9的一端連接,第一驅(qū)動芯片U2的8號引腳與第一二極管Dl的陰極、第一電解電容Cl的正極連接，第一驅(qū)動芯片U2的7號引腳與第五電阻R5的一端連接，第一二極管Dl的陽極接12V的工作電壓，第二驅(qū)動芯片U3的I號引腳接12V工作電壓，第二驅(qū)動芯片U3的2號引腳與第四與非門U4D的輸出端、第四電阻R4的一端、第二與非門U4B的輸入端連接，第二驅(qū)動芯片U3的3號引腳與第二與非門U4B的輸出端連接，第二驅(qū)動芯片U3的4號引腳接地，第二驅(qū)動芯片U3的6號引腳與第二電解電容C2的負(fù)極、第二 N溝道MOS管Q2的源極、第四N溝道MOS管Q6的漏極、第九濾波電容C9的另一端連接，第二驅(qū)動芯片U3的8號引腳與第二二極管D2的陰極、第二電解電容C2的正極連接，第二驅(qū)動芯片U3的7號引腳與第六電阻R6的一端連接，第二二極管D2的陽極接12V的工作電壓，第二電阻R2的另一端接VCC電源，第四電阻R4的另一端接VCC電源，第三與非門U4C的兩個輸入端接地，第三與非門U4C的輸出端接VCC電源；
[0010]第五電阻R5的另一端接第一 N溝道MOS管Ql的柵極，第一 N溝道MOS管Ql的漏極和第二 N溝道MOS管Q2的漏極接7.2V工作電壓，第六電阻R6的另一端接第二 N溝道MOS管Q2的柵極，第八電阻R8的一端接12V工作電壓，第八電阻R8的另一端、第九電阻R9的一端與第二 PNP型三極管Q5的發(fā)射極連接，第九電阻R9的另一端與第三N溝道MOS管Q3的柵極連接，第十一電阻Rll的另一端接第二 PNP型三極管Q5的基極，第十二電阻R12的一端、第七電阻R7的一端與第一 PNP型三極管Q4的發(fā)射極連接，第十二電阻R12的另一端與第四N溝道MOS管Q6的柵極連接，第七電阻R7的另一端接12V工作電壓，第十電阻RlO的另一端與第一 PNP型三極管Q4的基極連接，第一 PNP型三極管Q4的集電極、第二 PNP型三極管Q5的集電極、第三N溝道MOS管Q3的源極、第四N溝道MOS管Q6的源極接地，第二串行接口 JP2的I號腳接第二 N溝道MOS管Q2的源極、第四N溝道MOS管Q6的漏極，第二串行接口 JP2的2號腳接第一 N溝道MOS管Ql的源極、第三N溝道MOS管Q3的漏極。視頻同步分離芯片U1、第一驅(qū)動芯片U2、第二驅(qū)動芯片U3和控制芯片U5在上文中未提及的引腳架空。
[0011]本實(shí)用新型相對于現(xiàn)有技術(shù)具有以下有益效果:系統(tǒng)采用視頻同步分離芯片對攝像頭輸出信號進(jìn)行視頻同步分離，將產(chǎn)生的電信號傳遞給控制器，控制芯片經(jīng)由AD轉(zhuǎn)換以及程序內(nèi)部的操作處理將這一電信號換算成經(jīng)過發(fā)送器與接收器之間的紗線直徑參量，從而可以依據(jù)檢測到的紗線直徑變化判斷是否出現(xiàn)紗線疵點(diǎn)，根據(jù)系統(tǒng)的設(shè)定值與實(shí)際值進(jìn)行對比，控制器做出判斷，同時輸出信號驅(qū)動電機(jī)對有紗疵點(diǎn)的紗線進(jìn)行相應(yīng)的處理。
【專利附圖】
【附圖說明】
[0012]圖1粗線檢測處理的電路原理圖。
【具體實(shí)施方式】
[0013]以下結(jié)合附圖對本實(shí)用新型作進(jìn)一步說明。
[0014]如圖1所示，本實(shí)用新型一種粗線檢測處理電路包括第一串行接口 JPl (HD-2)，第三濾波電容C3，視頻同步分離芯片Ul (LM1881)，第四濾波電容C4，第一電阻R1，控制芯片U5 (STC12C5628AD),第三電阻R3，第五濾波電容C5，第六濾波電解電容C6，第七濾波電容C7，第八濾波電容C8，時鐘晶振Y1，第一驅(qū)動芯片U2 (IR2103)，第一二極管D1，第一濾波電解電容Cl，第二驅(qū)動芯片U3 (IR2104)，第二二極管D2，第二濾波電解電容C2，第一與非門 U4A (SN74L S00N)，第四與非門 U4D (SN74L SOON)，第三與非門 U4C (SN74L SOON),第二電阻R2，第四電阻R4，第二與非門U4B (SN74L S00N)，第五電阻R5，第一 N溝道MOS管QKIRF540),第六電阻R6，第二 N溝道MOS管Q2 (IRF540)，第九濾波電容C9，第八電阻R8,第九電阻R9，第十一電阻R11，第二 PNP型三極管Q5 (2N3906)，第三N溝道MOS管Q3(IRF540),第十二電阻R12，第四N溝道MOS管Q6(IRF540)，第七電阻R7，第十電阻R10，第一 PNP 型三極管 Q4 (2N3906)，第二串行接口 JP2 (HD-2)。
[0015]第一串行接口 J Pl的I號腳地，第一串行接口 JPl的2號引腳與第三濾波電容C3的一端連接，第三濾波電容C3的另一端與視頻同步分離芯片Ul的2號引腳連接，視頻同步分離芯片Ul的I號引腳與控制芯片U5的8號引腳連接，視頻同步分離芯片Ul的3號引腳與控制芯片U5的9號引腳連接，視頻同步分離芯片Ul的4號引腳接地，視頻同步分離芯片Ul的6號引腳與第一電阻Rl的一端、第四濾波電容C4的一端連接,第四濾波電容C4電容的另一端與第一電阻Rl的另一端連接，視頻同步分離芯片Ul的7號引腳與控制芯片U5的15號引腳連接，視頻同步分離芯片Ul的8號引腳接5V工作電壓；
[0016]第三電阻R3的一端接地，第三電阻的R3的另一端與控制芯片U5的3號引腳連接，第七濾波電容C7的一端和第八濾波電容C8的一端接地，第七濾波電容C7的另一端與時鐘晶振Yl的一端、控制芯片U5的6號引腳連接，第八濾波電容CS的另一端接時鐘晶振Yl的另一端、控制芯片U5的7號引腳連接，控制芯片U5的11號引腳接第十一電阻Rll的一端、第一與非門U4A的一個輸入端連接，控制芯片U5的12號引腳與第十電阻RlO的一端、第四與非門U4D的一個輸入端連接，控制芯片U5的14號引腳接地，控制芯片U5的17號引腳與第一與非門U4A的另一個輸入端、第四與非門U4D的另一個輸入端連接，控制芯片U5的28號引腳、第五濾波電容C5的一端和第六濾波電解電容C6的正極端接5V工作電壓,第五濾波電容C5的另一端、第六濾波電解電容C6的負(fù)極端接地；
[0017]第一驅(qū)動芯片U2的I號引腳接12V工作電壓，第一驅(qū)動芯片U2的2號引腳與第一與非門U4A的輸出端、第二電阻R2的一端、第二與非門U4B的輸入端連接,第一驅(qū)動芯片U2的3號引腳與第二與非門U4B的輸出端連接，第一驅(qū)動芯片U2的4號引腳接地，第一驅(qū)動芯片U2的6號引腳與第一電解電容Cl的負(fù)極、第一 N溝道MOS管Ql的源極、第三N溝道MOS管Q3的漏極、第九濾波電容C9的一端連接,第一驅(qū)動芯片U2的8號引腳與第一二極管Dl的陰極、第一電解電容Cl的正極連接，第一驅(qū)動芯片U2的7號引腳與第五電阻R5的一端連接，第一二極管Dl的陽極接12V的工作電壓，第二驅(qū)動芯片U3的I號引腳接12V工作電壓，第二驅(qū)動芯片U3的2號引腳與第四與非門U4D的輸出端、第四電阻R4的一端、第二與非門U4B的輸入端連接，第二驅(qū)動芯片U3的3號引腳與第二與非門U4B的輸出端連接，第二驅(qū)動芯片U3的4號引腳接地，第二驅(qū)動芯片U3的6號引腳與第二電解電容C2的負(fù)極、第二 N溝道MOS管Q2的源極、第四N溝道MOS管Q6的漏極、第九濾波電容C9的另一端連接，第二驅(qū)動芯片U3的8號引腳與第二二極管D2的陰極、第二電解電容C2的正極連接，第二驅(qū)動芯片U3的7號引腳與第六電阻R6的一端連接，第二二極管D2的陽極接12V的工作電壓，第二電阻R2的另一端接VCC電源，第四電阻R4的另一端接VCC電源，第三與非門U4C的兩個輸入端接地，第三與非門U4C的輸出端接VCC電源；
[0018]第五電阻R5的另一端接第一 N溝道MOS管Ql的柵極，第一 N溝道MOS管Ql的漏極和第二 N溝道MOS管Q2的漏極接7.2V工作電壓，第六電阻R6的另一端接第二 N溝道MOS管Q2的柵極，第八電阻R8的一端接12V工作電壓，第八電阻R8的另一端、第九電阻R9的一端與第二 PNP型三極管Q5的發(fā)射極連接，第九電阻R9的另一端與第三N溝道MOS管Q3的柵極連接，第十一電阻Rll的另一端接第二 PNP型三極管Q5的基極，第十二電阻R12的一端、第七電阻R7的一端與第一 PNP型三極管Q4的發(fā)射極連接，第十二電阻R12的另一端與第四N溝道MOS管Q6的柵極連接，第七電阻R7的另一端接12V工作電壓，第十電阻RlO的另一端與第一 PNP型三極管Q4的基極連接，第一 PNP型三極管Q4的集電極、第二 PNP型三極管Q5的集電極、第三N溝道MOS管Q3的源極、第四N溝道MOS管Q6的源極接地，第二串行接口 JP2的I號腳接第二 N溝道MOS管Q2的源極、第四N溝道MOS管Q6的漏極，第二串行接口 JP2的2號腳接第一 N溝道MOS管Ql的源極、第三N溝道MOS管Q3的漏極。
[0019]本實(shí)用新型的視頻同步分離芯片LM1881從攝像頭視頻信號中分離出奇偶場信號，產(chǎn)生方波輸出給單片機(jī)。控制芯片STC12C5628AD是一種低功耗、芯片內(nèi)部集成多路AD的高性能單片機(jī)，同時它能夠較為方便和靈活的輸出占空比可調(diào)節(jié)的方波信號，以實(shí)現(xiàn)對外部電機(jī)的正反向的控制。視頻同步分離芯片將攝像視頻信號分離出來的方波信號傳給控制芯片，控制芯片通過AD轉(zhuǎn)換器和內(nèi)部程序操作處理將這一信號換算成紗線直徑，然后通過與設(shè)定值進(jìn)行對比，誤差分析，輸出占空比可調(diào)的方波信號對電機(jī)的正反向進(jìn)行控制，從而實(shí)現(xiàn)對紗線的處理。
【權(quán)利要求】
1.粗線檢測處理電路，包括第一串行接口 JP1、第三濾波電容C3、視頻同步分離芯片U1、第四濾波電容C4、第一電阻R1、控制芯片U5,第三電阻R3、第五濾波電容C5,第六濾波電解電容C6、第七濾波電容C7、第八濾波電容C8、時鐘晶振I，第一驅(qū)動芯片U2、第一二極管D1、第一濾波電解電容Cl、第二驅(qū)動芯片U3、第二二極管D2、第二濾波電解電容C2、第一與非門U4A、第四與非門U4D、第三與非門U4C、第二電阻R2、第四電阻R4、第二與非門U4B、第五電阻R5、第一 N溝道MOS管Q1，第六電阻R6、第二 N溝道MOS管Q2、第九濾波電容C9、第八電阻R8，第九電阻R9、第十一電阻R11，第二 PNP型三極管Q5、第三N溝道MOS管Q3，第十二電阻R12、第四N溝道MOS管Q6，第七電阻R7、第十電阻R10、第一 PNP型三極管Q4和第二串行接口 JP2 ； 其特征在于:所述的第一串行接口 JPl的I號腳接地，第一串行接口 JPl的2號引腳與第三濾波電容C3的一端連接，第三濾波電容C3的另一端與視頻同步分離芯片Ul的2號引腳連接，視頻同步分離芯片Ul的I號引腳與控制芯片U5的8號引腳連接，視頻同步分離芯片Ul的3號引腳與控制芯片U5的9號引腳連接，視頻同步分離芯片Ul的4號引腳接地，視頻同步分離芯片Ul的6號引腳與第一電阻Rl的一端、第四濾波電容C4的一端連接，第四濾波電容C4電容的另一端與第一電阻Rl的另一端連接，視頻同步分離芯片Ul的7號引腳與控制芯片U5的15號引腳連接，視頻同步分離芯片Ul的8號引腳接5V工作電壓； 第三電阻R3的一端接地，第三電阻的R3的另一端與控制芯片U5的3號引腳連接，第七濾波電容C7的一端和第八濾波電容C8的一端接地，第七濾波電容C7的另一端與時鐘晶振Yl的一端、控制芯片U5的6號引腳連接，第八濾波電容CS的另一端接時鐘晶振Yl的另一端、控制芯片U5的7號引腳連接，控制芯片U5的11號引腳接第十一電阻Rll的一端、第一與非門U4A的一個輸入端連接，控制芯片U5的12號引腳與第十電阻RlO的一端、第四與非門U4D的一個輸入端連接，控制芯片U5的14號引腳接地，控制芯片U5的17號引腳與第一與非門U4A的另一個輸入端、第四與非門U4D的另一個輸入端連接，控制芯片U5的28號引腳、第五濾波電容C5的一端和第六濾波電解電容C6的正極端接5V工作電壓，第五濾波電容C5的另一端、第六濾波電解電容C6的負(fù)極端接地； 第一驅(qū)動芯片U2的I號引腳接12V工作電壓,第一驅(qū)動芯片U2的2號引腳與第一與非門U4A的輸出端、第二電阻R2的一端、第二與非門U4B的輸入端連接，第一驅(qū)動芯片U2的3號引腳與第二與非門U4B的輸出端連接，第一驅(qū)動芯片U2的4號引腳接地，第一驅(qū)動芯片U2的6號引腳與第一電解電容Cl的負(fù)極、第一 N溝道MOS管Ql的源極、第三N溝道MOS管Q3的漏極、第九濾波電容C9的一端連接,第一驅(qū)動芯片U2的8號引腳與第一二極管Dl的陰極、第一電解電容Cl的正極連接,第一驅(qū)動芯片U2的7號引腳與第五電阻R5的一端連接，第一二極管Dl的陽極接12V的工作電壓，第二驅(qū)動芯片U3的I號引腳接12V工作電壓，第二驅(qū)動芯片U3的2號引腳與第四與非門U4D的輸出端、第四電阻R4的一端、第二與非門U4B的輸入端連接，第二驅(qū)動芯片U3的3號引腳與第二與非門U4B的輸出端連接，第二驅(qū)動芯片U3的4號引腳接地，第二驅(qū)動芯片U3的6號引腳與第二電解電容C2的負(fù)極、第二 N溝道MOS管Q2的源極、第四N溝道MOS管Q6的漏極、第九濾波電容C9的另一端連接，第二驅(qū)動芯片U3的8號引腳與第二二極管D2的陰極、第二電解電容C2的正極連接，第二驅(qū)動芯片U3的7號引腳與第六電阻R6的一端連接，第二二極管D2的陽極接12V的工作電壓，第二電阻R2的另一端接VCC電源，第四電阻R4的另一端接VCC電源，第三與非門U4C的兩個輸入端接地，第三與非門U4C的輸出端接VCC電源； 第五電阻R5的另一端接第一 N溝道MOS管Ql的柵極，第一 N溝道MOS管Ql的漏極和第二 N溝道MOS管Q2的漏極接7.2V工作電壓，第六電阻R6的另一端接第二 N溝道MOS管Q2的柵極，第八電阻R8的一端接12V工作電壓，第八電阻R8的另一端、第九電阻R9的一端與第二 PNP型三極管Q5的發(fā)射極連接，第九電阻R9的另一端與第三N溝道MOS管Q3的柵極連接，第i 電阻Rll的另一端接第二 PNP型三極管Q5的基極,第十二電阻R12的一端、第七電阻R7的一端與第一 PNP型三極管Q4的發(fā)射極連接，第十二電阻R12的另一端與第四N溝道MOS管Q6的柵極連接，第七電阻R7的另一端接12V工作電壓，第十電阻RlO的另一端與第一 PNP型三極管Q4的基極連接，第一 PNP型三極管Q4的集電極、第二 PNP型三極管Q5的集電極、第三N溝道MOS管Q3的源極、第四N溝道MOS管Q6的源極接地，第二串行接口 JP2的I號腳接第二 N溝道MOS管Q2的源極、第四N溝道MOS管Q6的漏極，第二串行接口 JP2的2號腳接第一 N溝道MOS管Ql的源極、第三N溝道MOS管Q3的漏極。
【文檔編號】G05B19/042GK203535414SQ201320628219
【公開日】2014年4月9日 申請日期:2013年10月12日 優(yōu)先權(quán)日:2013年10月12日
【發(fā)明者】李文, 俞凌江, 楊亞江 申請人:新昌縣錦馬科技有限公司