基準電壓產(chǎn)生電路的制作方法
【專利摘要】本發(fā)明提供基準電壓產(chǎn)生電路，其即使存在制造工序偏差也具有平坦的溫度特性。在半導體制造工藝結束后的半導體裝置的電氣特性的評價中，分別對3個單位基準電壓產(chǎn)生電路（10）的基準電壓VREF的溫度特性進行評價。然后，從3個單位基準電壓產(chǎn)生電路（10）中，僅選擇具有最平坦的溫度特性的單位基準電壓產(chǎn)生電路（10）。只有此處選擇出的單位基準電壓產(chǎn)生電路（10）的熔斷器（13～14）不被斷開，而其他熔斷器（13～14）被斷開。因此，只有選擇出的單位基準電壓產(chǎn)生電路（10）工作，其他單位基準電壓產(chǎn)生電路（10）不工作。
【專利說明】基準電壓產(chǎn)生電路
【技術領域】
[0001]本發(fā)明涉及搭載于半導體裝置并產(chǎn)生基準電壓的基準電壓產(chǎn)生電路。
【背景技術】
[0002]近年來，在世界范圍內銷售并在各種環(huán)境下使用高功能的電子設備。例如，在極寒冷的大雪地帶或位于赤道上的熱帶地域等中也在使用電子設備。電子設備需要在人類生活的幾乎所有的溫度環(huán)境下正常動作，因此要求搭載于電子設備的半導體裝置的特性不會根據(jù)溫度而變化。作為這種半導體裝置的溫度特性變差的原因之一，可以舉出半導體裝置內的基準電壓產(chǎn)生電路產(chǎn)生的基準電壓根據(jù)溫度而變化。
[0003]使用圖4對現(xiàn)有的基準電壓產(chǎn)生電路進行說明。
[0004]基準電壓產(chǎn)生電路由耗盡型NMOS晶體管(D型NMOS晶體管)91和增強型NMOS晶體管(E型NMOS晶體管)92構成。D型NMOS晶體管91的柵極與源極連接以作為恒流電路發(fā)揮功能，E型NMOS晶體管92以二極管方式進行連接。這些晶體管串聯(lián)連接在電源端子與接地端子之間。D型NMOS晶體管91使恒定電流流過E型NMOS晶體管92。通過該恒定電流，在E型NMOS晶體管92的漏極產(chǎn)生基準電壓VREF。
[0005]此處，基準電壓VREF成為由這些晶體管的閾值電壓和尺寸決定的電壓。在專利文獻I中記載有如下內容:通過分別調整這些晶體管的尺寸，能夠減小基準電壓VREF的溫度依賴性。
[0006]專利文獻1:日本特開昭59-200320號公報(圖3和式(3))
[0007]但是，在專利文獻I所公開的基準電壓產(chǎn)生電路中，由于半導體制造工藝所導致的制造工序偏差，晶體管的閾值電壓產(chǎn)生偏差，存在基準電壓VREF根據(jù)溫度而變化這樣的問題。

【發(fā)明內容】

[0008]本發(fā)明是鑒于上述問題而完成的，其課題在于，提供即使存在制造工序偏差也具有平坦的溫度特性的基準電壓產(chǎn)生電路。
[0009]為了解決上述課題，本發(fā)明提供一種基準電壓產(chǎn)生電路，其搭載于半導體裝置中并產(chǎn)生基準電壓，其特征在于，單位基準電壓產(chǎn)生電路具有:耗盡型NMOS晶體管，其在柵極中摻雜有N型雜質，連接了柵極和源極并產(chǎn)生恒定電流；增強型NMOS晶體管，其在柵極中摻雜有P型雜質，具有與所述耗盡型NMOS晶體管相同的溝道雜質分布，該增強型NMOS晶體管與所述耗盡型NMOS晶體管串聯(lián)且以二極管方式進行連接；第一電流截止電路，其能夠截止電流；以及第二電流截止電路，其設置在所述增強型NMOS晶體管的漏極與基準電壓端子之間，按照對于每個單位基準電壓產(chǎn)生電路而不同的溝道雜質分布，并聯(lián)連接多個所述單位基準電壓產(chǎn)生電路。
[0010]在本發(fā)明中，即使存在由于半導體制造工藝而導致的制造工序偏差、且在基準電壓產(chǎn)生電路中多個單位基準電壓產(chǎn)生電路的基準電壓分別變動，也僅選擇具有最平坦的溫度特性的單位基準電壓產(chǎn)生電路而使其工作，因此基準電壓產(chǎn)生電路能夠具有平坦的溫度特性。
【專利附圖】

【附圖說明】
[0011]圖1是示出本發(fā)明的一個實施方式的基準電壓產(chǎn)生電路的圖。
[0012]圖2是示出電流電路的圖，(A)是示出變形前的電流電路的圖，(B)是示出變形后的電流電路的圖。
[0013]圖3是示出本發(fā)明的一個實施方式的基準電壓產(chǎn)生電路的圖。
[0014]圖4是示出現(xiàn)有的基準電壓產(chǎn)生電路的圖。
[0015]圖5是示出本發(fā)明的另一個實施方式的基準電壓產(chǎn)生電路的圖。
[0016]標號說明
[0017]10:單位基準電壓產(chǎn)生電路；11:耗盡型NMOS晶體管(D型NMOS晶體管);12:增強型NMOS晶體管(E型NMOS晶體管)；13、14:熔斷器。
【具體實施方式】
[0018]下面，參照附圖對本發(fā)明的實施方式進行說明。
[0019]首先，使用圖1對基準電壓產(chǎn)生電路的結構進行說明。
[0020]基準電壓產(chǎn)生電路具有3個單位基準電壓產(chǎn)生電路10。
[0021]單位基準電壓產(chǎn)生電路10具有耗盡型NMOS晶體管(D型NMOS晶體管)11、增強型NMOS晶體管(E型NMOS晶體管)12以及熔斷器13?14。
[0022]在基準電壓產(chǎn)生電路中，3個單位基準電壓產(chǎn)生電路10的電源端子分別與半導體裝置的電源端子連接。3個單位基準電壓產(chǎn)生電路10的接地端子分別與半導體裝置的接地端子連接。也就是說，3個單位基準電壓產(chǎn)生電路10并聯(lián)連接在半導體裝置的電源端子與接地端子之間。
[0023]在單位基準電壓產(chǎn)生電路10中，D型NMOS晶體管11的柵極、源極以及襯底電位經(jīng)由熔斷器14而與單位基準電壓產(chǎn)生電路10的基準電壓端子連接，漏極與單位基準電壓產(chǎn)生電路10的電源端子連接。也就是說，D型NMOS晶體管11連接成作為恒流電路來發(fā)揮功能。E型NMOS晶體管12的柵極和漏極經(jīng)由熔斷器14而與單位基準電壓產(chǎn)生電路10的基準電壓端子連接，源極和襯底電位經(jīng)由熔斷器13而與單位基準電壓產(chǎn)生電路10的接地端子連接。也就是說，E型NMOS晶體管12以二極管方式連接。另外，D型NMOS晶體管11、E型NMOS晶體管12以及熔斷器13串聯(lián)連接。
[0024]接著，對基準電壓產(chǎn)生電路的制造方法進行說明。
[0025]在單位基準電壓產(chǎn)生電路10中，在D型NMOS晶體管11和E型NMOS晶體管12雙方的溝道中，在同一環(huán)境下?lián)诫s相同量的相同雜質。也就是說，D型NMOS晶體管11和E型NMOS晶體管12具有相同的溝道雜質分布。然后，在雙方的溝道上方形成由柵絕緣膜和多晶硅構成的柵電極。然后，在D型NMOS晶體管11的柵極中摻雜N型雜質，具有N型導電型。另外，在E型NMOS晶體管12的柵極中摻雜P型雜質，具有P型導電型。因此，在D型NMOS晶體管11和E型NMOS晶體管12中，雖然晶體管的類型為耗盡型和增強型而不同，但是針對柵絕緣膜下方的半導體襯底的溝道摻雜相同，因此器件特性也大致相同，器件特性的溫度依賴性也大致相同。
[0026]此處，在基準電壓產(chǎn)生電路中設有3個單位基準電壓產(chǎn)生電路10，但是3個單位基準電壓產(chǎn)生電路10的溝道摻雜不同。也就是說，按照不同的溝道雜質分布來設置3個單位基準電壓產(chǎn)生電路10。
[0027]接著，對單位基準電壓產(chǎn)生電路10的動作進行說明。
[0028]在熔斷器13?14未斷開的情況下，D型NMOS晶體管11使恒定電流流過E型NMOS晶體管12。通過該恒定電流，在E型NMOS晶體管12的漏極產(chǎn)生基準電壓VREF。
[0029]在熔斷器13?14斷開的情況下，D型NMOS晶體管11不使恒定電流流過E型NMOS晶體管12。也就是說，單位基準電壓產(chǎn)生電路10不工作。
[0030]接著，對基準電壓產(chǎn)生電路輸出的基準電壓VREF進行說明。
[0031]在半導體制造工藝結束之后，對半導體裝置的電氣特性進行評價。此時，還分別對3個單位基準電壓產(chǎn)生電路10的基準電壓VREF的溫度特性進行評價?；蛘?，對分別設置于劃刻線等中的3個單位基準電壓產(chǎn)生電路10的代替物的溫度特性分別進行評價。然后，從3個單位基準電壓產(chǎn)生電路10中，僅選擇具有最平坦的溫度特性的單位基準電壓產(chǎn)生電路10。只有此處選擇出的單位基準電壓產(chǎn)生電路10的熔斷器13?14不被斷開，而其他熔斷器13?14被斷開。也就是說，只有選擇出的單位基準電壓產(chǎn)生電路10工作，其他單位基準電壓產(chǎn)生電路10不工作。由此，選擇出的單位基準電壓產(chǎn)生電路10輸出的基準電壓VREF成為基準電壓產(chǎn)生電路輸出的基準電壓VREF。于是，即使存在由于半導體制造工藝而導致的制造工序偏差、且在基準電壓產(chǎn)生電路中3個單位基準電壓產(chǎn)生電路10的基準電壓VREF分別變動，也僅選擇具有最平坦的溫度特性的單位基準電壓產(chǎn)生電路10而使其工作，因此基準電壓產(chǎn)生電路能夠具有平坦的溫度特性。
[0032]另外，雖然設置有3個單位基準電壓產(chǎn)生電路10，但是不限于此。
[0033]另外，在由單位基準電壓產(chǎn)生電路10的D型NMOS晶體管11實現(xiàn)的恒流電路中，在圖1中使用圖2的(A)的電路，恒流電路的輸出端子成為D型NMOS晶體管11的源極。但是，如圖2的(B)所示，也可以使用利用了電流鏡電路Ila的電路，恒流電路的輸出端子成為電流鏡電路Ila的輸出端子。
[0034]另外，在單位基準電壓產(chǎn)生電路中，如圖5的另一個實施例所示，也可以將D型NMOS晶體管11的柵極與襯底電位連接。
[0035]另外，在圖1中，熔斷器13設置在接地端子側，雖然沒有圖示，但也可以設置在電源端子側。
[0036]另外，熔斷器13?14是能夠截止電流的電流截止電路，如圖3所示，也可以分別置換為由MOS晶體管實現(xiàn)的開關15?16。此時，基準電壓生成電路具有3個單位基準電壓產(chǎn)生電路10和控制電路20，雖然沒有圖示，但是控制電路20具有OTP (One-TimeProgrammable)存儲器元件等存儲元件?？刂齐娐?0根據(jù)存儲元件的信息,分別輸出對3個單位基準電壓產(chǎn)生電路10的開關15?16的接通斷開分別進行控制的3個信號。
[0037]另外，在不介意IC的消耗電流的情況下，也可以不具有熔斷器13。
【權利要求】
1.一種基準電壓產(chǎn)生電路，其搭載于半導體裝置并產(chǎn)生基準電壓，該基準電壓產(chǎn)生電路的特征在于， 所述基準電壓產(chǎn)生電路具有多個并聯(lián)連接的單位基準電壓產(chǎn)生電路， 所述單位基準電壓產(chǎn)生電路具有: 恒流電路，其具有產(chǎn)生恒定電流的耗盡型匪OS晶體管，該耗盡型NMOS晶體管的柵電極與源極連接，其中，所述柵電極為N型導電型； 增強型NMOS晶體管，其具有P型導電型的柵電極，該增強型NMOS晶體管與所述恒流電路串聯(lián)且以二極管方式進行連接，具有與所述耗盡型NMOS晶體管相同的溝道雜質分布；第一電流截止電路，其與所述恒流電路和所述增強型NMOS晶體管串聯(lián)連接，能夠截止電流；以及 第二電流截止電路，其設置在所述增強型NMOS晶體管的漏極與基準電壓端子之間， 所述多個單位基準電壓產(chǎn)生電路分別具有不同的溝道雜質分布。
2.根據(jù)權利要求1所述的基準電壓產(chǎn)生電路，其特征在于， 所述恒流電路將所述耗盡型NMOS晶體管的源極作為輸出端子。
3.根據(jù)權利要求1所述的基準電壓產(chǎn)生電路，其特征在于， 所述恒流電路還具有電流鏡電路， 所述恒流電路將所述電流鏡電路的輸出端子作為輸出端子。
4.根據(jù)權利要求1所述的基準電壓產(chǎn)生電路，其特征在于， 所述第一電流截止電路和第二電流截止電路是熔斷器。
5.根據(jù)權利要求1所述的基準電壓產(chǎn)生電路，其特征在于， 所述第一電流截止電路和第二電流截止電路是由MOS晶體管實現(xiàn)的開關。
6.一種基準電壓產(chǎn)生電路，其搭載于半導體裝置并產(chǎn)生基準電壓，該基準電壓產(chǎn)生電路的特征在于， 所述基準電壓產(chǎn)生電路具有多個并聯(lián)連接的單位基準電壓產(chǎn)生電路， 所述單位基準電壓產(chǎn)生電路具有: 電流輸出電路，其具有產(chǎn)生電流的耗盡型NMOS晶體管，該耗盡型NMOS晶體管具有N型導電型的柵電極，連接成源極電位高于柵電極電位； 增強型NMOS晶體管，其具有P型導電型的柵電極，該增強型NMOS晶體管與所述電流輸出電路串聯(lián)且以二極管方式進行連接，具有與所述耗盡型NMOS晶體管相同的溝道雜質分布； 第一電流截止電路，其與所述電流輸出電路和所述增強型NMOS晶體管串聯(lián)連接，能夠截止電流；以及 第二電流截止電路，其設置在所述增強型NMOS晶體管的漏極與基準電壓端子之間， 所述多個單位基準電壓產(chǎn)生電路分別具有不同的溝道雜質分布。
7.根據(jù)權利要求6所述的基準電壓產(chǎn)生電路，其特征在于， 所述電流輸出電路將所述耗盡型NMOS晶體管的源極作為輸出端子， 柵電極與襯底連接。
8.一種基準電壓產(chǎn)生電路，其搭載于半導體裝置并產(chǎn)生基準電壓，該基準電壓產(chǎn)生電路的特征在于，所述基準電壓產(chǎn)生電路具有多個并聯(lián)連接的單位基準電壓產(chǎn)生電路， 所述單位基準電壓產(chǎn)生電路具有: 恒流電路，其具有產(chǎn)生恒定電流的耗盡型NMOS晶體管，該耗盡型NMOS晶體管的柵電極與源極連接，其中，所述柵電極為N型導電型； 增強型NMOS晶體管，其具有P型導電型的柵電極，該增強型NMOS晶體管與所述恒流電路串聯(lián)且以二極管方式進行連接，具有與所述耗盡型NMOS晶體管相同的溝道雜質分布；以及 電流截止電路，其設置在所述增強型NMOS晶體管的漏極與基準電壓端子之間， 所述多個單位基準 電壓產(chǎn)生電路分別具有不同的溝道雜質分布。
【文檔編號】G05F1/56GK104007778SQ201410054346
【公開日】2014年8月27日 申請日期:2014年2月18日 優(yōu)先權日:2013年2月22日
【發(fā)明者】吉野英生 申請人:精工電子有限公司