一種兼容isa、pci總線接口的通用dsp模塊和配置方法
【專利摘要】本發(fā)明提出了一種兼容ISA總線接口、PCI總線接口的通用DSP模塊，包括DSP芯片、DSP芯片擴(kuò)展SDRAM、晶體振蕩器、開關(guān)電源和CPLD；印制板的邊角設(shè)置定位孔，印制板的兩側(cè)設(shè)置接插件；印制板的正面放置集成電路，背面接地覆銅且僅放置濾波和去耦電容；所述接插件的信號(hào)線中間均勻布置多個(gè)接地線，所述定位孔接地。本發(fā)明的DSP模塊兼容ISA和PCI接口，具有比較好的通用性，可以減低重新開發(fā)DSP模塊的風(fēng)險(xiǎn)，減小調(diào)試的工作量；將DSP模塊與功能板分開，通過高密度插針連接，可以降低DSP模塊對(duì)功能板的電磁干擾；將DSP模塊與功能模塊分開，增強(qiáng)了每一塊印制板的可靠性，降低維修復(fù)雜度。
【專利說明】—種兼容ISA、PCI總線接口的通用DSP模塊和配置方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及數(shù)字控制領(lǐng)域，特別涉及一種兼容ISA、PCI總線接口的通用DSP模塊，還涉及一種兼容ISA、PCI總線接口的通用DSP模塊的配置方法。
【背景技術(shù)】
[0002]由于CPU具有高速的圖形顯示能力、豐富的數(shù)據(jù)接口，DSP具有強(qiáng)大的數(shù)據(jù)運(yùn)算功能，因此在多種微波、通信測(cè)量?jī)x器中，均采用了 CPU+DSP架構(gòu)，DSP為一個(gè)或者多個(gè)，由DSP完成數(shù)據(jù)的運(yùn)算，并將運(yùn)算結(jié)果送至CPU進(jìn)行顯示。
[0003]在高性能臺(tái)式儀器中，CPU多采用高速的PCI (周邊元件擴(kuò)展接口)接口，在小型化儀器中，CPU多采用接口方式簡(jiǎn)單的ISA(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu))接口。
[0004]在目前方案設(shè)計(jì)中，較多采用的方法是將DSP作為功能板的一部分，將DSP、A/D轉(zhuǎn)換器、模擬電路等功能單元設(shè)計(jì)在一塊印制板中，DSP作為功能板的數(shù)字處理部分。在設(shè)計(jì)不同功能的印制板時(shí)，都需要重新設(shè)計(jì)DSP和附屬電路，需要重新對(duì)DSP部分電路進(jìn)行布板、繪圖和調(diào)試等工作。
[0005]現(xiàn)有技術(shù)將DSP作為功能板的一部分進(jìn)行設(shè)計(jì)，存在著以下缺點(diǎn):
[0006](I)每設(shè)計(jì)一塊功能板，都需要對(duì)DSP及其附屬電路進(jìn)行重新繪制，由于DSP為高密度的BGA封裝，任何一個(gè)錯(cuò)誤都可能導(dǎo)致DSP無法運(yùn)行，因而存在較大的設(shè)計(jì)風(fēng)險(xiǎn)；
[0007](2)新設(shè)計(jì)一款帶有DSP的功能板，都需要對(duì)DSP進(jìn)行調(diào)試，特別是采用HPI接口方式下載DSP程序的電路和時(shí)序比較復(fù)雜，而調(diào)試接口電路和時(shí)序會(huì)花費(fèi)較長(zhǎng)的時(shí)間和較大的精力；
[0008](3)DSP是高速數(shù)字電路，具有很高頻的電磁輻射，將DSP與模擬電路置于同一塊印制板中，很容易對(duì)模擬電路造成電磁干擾；
[0009](4)相對(duì)于一塊印制板來講，DSP及其附屬電路會(huì)增加印制板的復(fù)雜程度，從而會(huì)降低印制板的可靠性，增加維修復(fù)雜度。

【發(fā)明內(nèi)容】

[0010]為解決上述問題，本發(fā)明提出一種兼容ISA總線接口、PCI總線接口的通用DSP模塊和配置方法，本發(fā)明設(shè)計(jì)的通用DSP模塊，可以通過ISA接口與CPU通信，也可以通過PCI接口與CPU通信，具有很好的兼容性。
[0011]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0012]一種兼容ISA總線接口、PCI總線接口的通用DSP模塊，包括DSP芯片、DSP芯片擴(kuò)展SDRAM、晶體振蕩器、開關(guān)電源和CPLD ;印制板的邊角設(shè)置定位孔，印制板的兩側(cè)設(shè)置接插件；印制板的正面放置集成電路，背面接地覆銅且僅放置濾波和去耦電容；所述接插件的信號(hào)線中間均勻布置多個(gè)接地線，所述定位孔接地；
[0013]ISA和PCI接口復(fù)用的數(shù)據(jù)總線信號(hào)、地址總線信號(hào)、讀寫使能信號(hào)、中斷信號(hào)通過第一接插件接入CPLD，其中，與ISA接口的總線直接與CPU連接，PCI接口的總線與PCI總線控制加速器連接；
[0014]DSP芯片的HPI接口接入CPLD，CPLD將PCI接口與HPI接口橋接，或者將ISA接口與HPI接口的橋接；
[0015]DSP芯片的JTAG接口和CPLD的JTAG接口通過第一接插件接到功能板，DSP芯片的EMIF接口、IIC總線接口、GP10接口、McBSP接口以及中斷接口通過第二接插件接入到功能板。
[0016]可選地，所述印制板正反面的所有過孔都阻焊。
[0017]本發(fā)明還提供一種兼容ISA總線接口、PCI總線接口的通用DSP模塊配置方法，包括以下步驟:
[0018]將ISA和PCI接口復(fù)用的數(shù)據(jù)總線信號(hào)、地址總線信號(hào)、讀寫使能信號(hào)、中斷信號(hào)通過第一接插件接入CPLD，其中，與ISA接口的總線直接與CPU連接，PCI接口的總線與PCI總線控制加速器連接；
[0019]DSP芯片的HPI接口接入CPLD，CPLD將PCI接口與HPI接口橋接，或者將ISA接口與HPI接口的橋接；
[0020]DSP芯片的JTAG接口和CPLD的JTAG接口通過第一接插件接到功能板，DSP芯片的EMIF接口、IIC總線接口、GP10接口、McBSP接口以及中斷接口通過第二接插件接入到功能板。
[0021]可選地，針對(duì)ISA接口和PCI接口，選擇相應(yīng)的橋接程序，通過JTAG接口下載到CPLD內(nèi)部，將PCI和ISA與HPI接口橋接。
[0022]可選地，對(duì)DSP的具體配置包括:
[0023]配置鎖相環(huán)控制寄存器，配置DSP內(nèi)部時(shí)鐘，將內(nèi)部時(shí)鐘配置為300MHz ；
[0024]配置擴(kuò)展存儲(chǔ)接口，將外部空間CEO段配置為SDRAM接口，存取速率為IOOMHz ；
[0025]將外部空間CEl?CE3段配置為異步接口 ；
[0026]配置定時(shí)器中斷和硬件中斷；
[0027]配置GPIO 接口；
[0028]配置McBSP 接 口。
[0029]可選地，在CCS中完成DSP軟件的配置，生成擴(kuò)展名為out”的文件，并將out”文件生成二進(jìn)制代碼bin”文件，該二進(jìn)制文件包含的信息包括:文件在DSP的起始地址、文件大小以及程序內(nèi)容生成的二進(jìn)制代碼;CPU將該二進(jìn)制文件，通過PCI或者ISA與HPI的橋接接口，寫入到DSP芯片內(nèi)部，寫入完成后，向HPI的控制寄存器HPIC寫入2，啟動(dòng)DSP芯片，DSP芯片按照上述的配置運(yùn)行，完成DSP模塊的初始化配置。
[0030]可選地，完成DSP芯片的初始化配置后，將DSP芯片功能程序通過HPI接口寫入DSP芯片的內(nèi)部存儲(chǔ)器或者外部SDRAM中，并向HPI的控制寄存器HPIC寫入2，啟動(dòng)DSP芯片的功能程序。
[0031]本發(fā)明的有益效果是:
[0032](I)該模塊兼容ISA和PCI接口，具有比較好的通用性，可以減低重新開發(fā)DSP模塊的風(fēng)險(xiǎn)，減小調(diào)試的工作量；
[0033](2)將DSP模塊與功能板分開，通過高密度插針連接，可以降低DSP模塊對(duì)功能板的電磁干擾；[0034](3)將DSP模塊與功能模塊分開，降低了電路板的復(fù)雜度，增強(qiáng)了每一塊印制板的可靠性，降低維修復(fù)雜度。
【專利附圖】

【附圖說明】
[0035]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0036]圖1為本發(fā)明DSP模塊的印制板一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0037]圖2為本發(fā)明DSP模塊的硬件電路圖。
【具體實(shí)施方式】
[0038]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0039]本發(fā)明為了降低在功能板中設(shè)計(jì)DSP存在的技術(shù)風(fēng)險(xiǎn)，減少調(diào)試時(shí)間和精力，降低對(duì)模擬電路的電磁干擾，降低維修復(fù)雜，將DSP和附屬電路置于一塊獨(dú)立的印制板中，作為獨(dú)立的DSP模塊。
[0040]該DSP模塊作為功能板的一部分，通過高密度的接插件，將DSP模塊固定在功能板上，并且定義好DSP與CPU通信接口的硬件電路與軟件配置程序。在開發(fā)新功能板時(shí)，可以直接應(yīng)用該DSP模塊以及相應(yīng)的接口電路和軟件程序，無需對(duì)DSP進(jìn)行調(diào)試，可以大大提高設(shè)計(jì)開發(fā)的效率。
[0041]圖1所不為本發(fā)明DSP模塊的印制板布局的一個(gè)實(shí)施例，其面積為80mmX 55mm,角上設(shè)置4個(gè)圓形孔作為定位孔13，可以將DSP模塊固定在功能板上；印制板兩側(cè)設(shè)置接插件11、12，接插件11、12為100腳、0.8毫米間距的高密度雙排插座，與功能板上的雙排插針接在一起；本發(fā)明的DSP芯片21，其型號(hào)為TMS320C6713，是一款32位浮點(diǎn)DSP芯片，工作頻率為300MHz ；DSP芯片擴(kuò)展SDRAM22(動(dòng)態(tài)存儲(chǔ)器)，其容量為512M字節(jié)；晶體振蕩器23的頻率為50MHz，為DSP芯片21提供時(shí)鐘；開關(guān)電源24，產(chǎn)生+1.26V的電源，為DSP芯片提供內(nèi)核工作電源；DSP芯片的端口電壓為+3.3V;CPLD25(復(fù)雜可編程邏輯器件)為144腳，用于PC1、ISA接口與DSP芯片21的HPI接口的通信連接。
[0042]為了確保本發(fā)明的DSP模塊具有比較低的電磁輻射，不干擾功能板上模擬電路，該DSP模塊印制板背面大面積接地覆銅，且印制板背面不放置集成電路，只放濾波和去耦電容；接插件11、12的信號(hào)線中間均勻布置盡量多的接地線；四個(gè)定位孔13接地。由于本發(fā)明的印制板器件密度很高，為了防止焊接時(shí)候短路，將正反面的所有過孔都阻焊。
[0043]本發(fā)明的DSP模塊的硬件電路如圖2所示。CPU與DSP芯片21通信，采用的是DSP芯片的HPI接口，HPI接口是DSP芯片的一套獨(dú)立接口，通過HPI接口，可以直接訪問DSP芯片的內(nèi)部存儲(chǔ)器，在不影響DSP芯片正常工作的情況下實(shí)現(xiàn)數(shù)據(jù)的傳輸。HPI接口包括16位數(shù)據(jù)總線HI)、HPI操作控制信號(hào)、主機(jī)等待信號(hào)HRDY等。[0044]通過接插件11將數(shù)據(jù)總線信號(hào)、地址總線信號(hào)、讀寫使能信號(hào)、中斷信號(hào)等接入到CPLD，是ISA和PCI接口復(fù)用的信號(hào)。其中與ISA接口的總線直接與CPU連接，PCI接口的總線是與PCI總線控制加速器連接，例如PCI總線控制加速器選用PCI9054。
[0045]CPLD25實(shí)現(xiàn)了 PCI接口與HPI接口的橋接，或者ISA接口與HPI接口的橋接。ISA和PCI接口的數(shù)據(jù)總線、地址總線、讀寫使能、中斷等信號(hào)接入CPLD25，DSP芯片21的HPI接口信號(hào)(數(shù)據(jù)總線HD、HPI接口控制信號(hào)、主機(jī)等待信號(hào)HRDY、DSP復(fù)位信號(hào)等)接入CPLD25。通過Altera的CPLD開發(fā)工具quartus II，針對(duì)ISA接口和PCI接口，分別配置對(duì)應(yīng)的橋接程序，實(shí)現(xiàn)PCI和ISA與HPI接口的橋接。在應(yīng)用中根據(jù)CPU接口的不同，選擇相應(yīng)的橋接程序，通過JTAG接口下載到CPLD25內(nèi)部。CPLD25的JTAG接口通過接插件11接至IJ功能板中，需要在功能板中焊接一個(gè)2X5的插針。
[0046]DSP芯片21的JTAG接口通過第一接插件11接到功能板，需要在功能板中焊接一個(gè)2X7的2.54mm間距的雙排插針，用于DSP的軟件調(diào)試。
[0047]DSP芯片21的各種接口，例如:EMIF接口、IIC總線接口、GPIO接口、McBSP以及中斷等，通過第二接插件12接入到功能板，在功能板上，可以根據(jù)實(shí)際需求，由各種總線進(jìn)行控制、數(shù)據(jù)讀寫等操作。
[0048]通過軟件完成本發(fā)明的DSP模塊的基本配置，使得DSP模塊在配置完成后，就能夠正常運(yùn)行。本發(fā)明的軟件在DSP開發(fā)軟件CCS中完成，并生成擴(kuò)展名為out”的文件，該文件對(duì)DSP的具體配置包括:
[0049]配置PLL(鎖相環(huán))控制寄存器，配置DSP內(nèi)部時(shí)鐘，將內(nèi)部時(shí)鐘配置為300MHz ；
[0050]配置EMIF(擴(kuò)展存儲(chǔ))接口，將外部空間CEO段配置為SDRAM(同步存儲(chǔ)器)接口，存取速率為IOOMHz ；
[0051]將外部空間CEl?CE3段配置為異步接口 ；
[0052]配置定時(shí)器中斷和硬件中斷；
[0053]配置GPIO 接口；
[0054]配置McBSP 接 口。
[0055]在CCS中完成DSP軟件的配置，生成擴(kuò)展名為“.0ut”的文件，并將“.0ut”文件生成二進(jìn)制代碼bin”文件，該二進(jìn)制文件包含的信息包括:文件在DSP的起始地址、文件大小以及程序內(nèi)容生成的二進(jìn)制代碼。CPU將該二進(jìn)制文件，通過PCI或者ISA與HPI的橋接接口，寫入到DSP芯片內(nèi)部，寫入完成后，向HPI的控制寄存器HPIC寫入2，啟動(dòng)DSP芯片，DSP芯片按照上述的配置運(yùn)行，完成DSP芯片的初始化配置。
[0056]完成DSP芯片的初始化配置后，DSP模塊可以正常運(yùn)行。下一步需要將具體的DSP芯片功能程序通過HPI接口寫入DSP芯片的內(nèi)部存儲(chǔ)器或者外部SDRAM中，并向HPI的控制寄存器HPIC寫入2，啟動(dòng)DSP芯片的功能程序。
[0057]本發(fā)明的DSP模塊兼容ISA和PCI接口，具有比較好的通用性，可以減低重新開發(fā)DSP模塊的風(fēng)險(xiǎn)，減小調(diào)試的工作量；將DSP模塊與功能板分開，通過高密度插針連接，可以降低DSP模塊對(duì)功能板的電磁干擾；將DSP模塊與功能模塊分開，降低了電路板的復(fù)雜度，增強(qiáng)了每一塊印制板的可靠性，降低維修復(fù)雜度。
[0058]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種兼容ISA總線接口、PCI總線接口的通用DSP模塊，其特征在于，包括DSP芯片、DSP芯片擴(kuò)展SDRAM、晶體振蕩器、開關(guān)電源和CPLD ;印制板的邊角設(shè)置定位孔，印制板的兩側(cè)設(shè)置接插件；印制板的正面放置集成電路，背面接地覆銅且僅放置濾波和去耦電容；所述接插件的信號(hào)線中間均勻布置多個(gè)接地線，所述定位孔接地； ISA和PCI接口復(fù)用的數(shù)據(jù)總線信號(hào)、地址總線信號(hào)、讀寫使能信號(hào)、中斷信號(hào)通過第一接插件接入CPLD，其中，與ISA接口的總線直接與CPU連接，PCI接口的總線與PCI總線控制加速器連接； DSP芯片的HPI接口接入CPLD，CPLD將PCI接口與HPI接口橋接，或者將ISA接口與HPI接口的橋接； DSP芯片的JTAG接口和CPLD的JTAG接口通過第一接插件接到功能板，DSP芯片的EMIF接口、IIC總線接口、GPIO接口、McBSP接口以及中斷接口通過第二接插件接入到功能板。
2.如權(quán)利要求1所述的兼容ISA總線接口、PCI總線接口的通用DSP模塊，其特征在于，所述印制板正反面的所有過孔都阻焊。
3.一種兼容ISA總線接口、PCI總線接口的通用DSP模塊配置方法，其特征在于，包括以下步驟: 將ISA和PCI接口復(fù)用的數(shù)據(jù)總線信號(hào)、地址總線信號(hào)、讀寫使能信號(hào)、中斷信號(hào)通過第一接插件接入CPLD，其中，與ISA接口的總線直接與CPU連接，PCI接口的總線與PCI總線控制加速器連接； DSP芯片的HPI接口接入CPLD，CPLD將PCI接口與HPI接口橋接，或者將ISA接口與HPI接口的橋接； DSP芯片的JTAG接口和CPLD的JTAG接口通過第一接插件接到功能板，DSP芯片的EMIF接口、IIC總線接口、GPIO接口、McBSP接口以及中斷接口通過第二接插件接入到功能板。
4.如權(quán)利要求3所述的兼容ISA總線接口、PCI總線接口的通用DSP模塊配置方法，其特征在于，針對(duì)ISA接口和PCI接口，選擇相應(yīng)的橋接程序，通過JTAG接口下載到CPLD內(nèi)部，將PCI和ISA與HPI接口橋接。
5.如權(quán)利要求3所述的兼容ISA總線接口、PCI總線接口的通用DSP模塊配置方法，其特征在于，對(duì)DSP的具體配置包括: 配置鎖相環(huán)控制寄存器，配置DSP內(nèi)部時(shí)鐘，將內(nèi)部時(shí)鐘配置為300MHz ； 配置擴(kuò)展存儲(chǔ)接口，將外部空間CEO段配置為SDRAM接口，存取速率為IOOMHz ； 將外部空間CEl~CE3段配置為異步接口 ； 配置定時(shí)器中斷和硬件中斷； 配置GPIO接口 ； 配置McBSP接口。
6.如權(quán)利要求5所述的兼容ISA總線接口、PCI總線接口的通用DSP模塊配置方法，其特征在于，在CCS中完成DSP軟件的配置，生成擴(kuò)展名為out”的文件，并將out”文件生成二進(jìn)制代碼bin”文件，該二進(jìn)制文件包含的信息包括:文件在DSP的起始地址、文件大小以及程序內(nèi)容生成的二進(jìn)制代碼；CPU將該二進(jìn)制文件，通過PCI或者ISA與HPI的橋接接口，寫入到DSP芯片內(nèi)部，寫入完成后，向HPI的控制寄存器HPIC寫入2，啟動(dòng)DSP芯片，DSP芯片按照上述的配置運(yùn)行，完成DSP芯片的初始化配置。
7.如權(quán)利要求6所述的兼容ISA總線接口、PCI總線接口的通用DSP模塊配置方法，其特征在于，完成DSP芯片的初始化配置后，將DSP芯片功能程序通過HPI接口寫入DSP芯片的內(nèi)部存儲(chǔ)器 或者外部SDRAM中，并向HPI的控制寄存器HPIC寫入2，啟動(dòng)DSP芯片的功能程序。
【文檔編號(hào)】G05B19/042GK103984263SQ201410201522
【公開日】2014年8月13日 申請(qǐng)日期:2014年5月7日 優(yōu)先權(quán)日:2014年5月7日
【發(fā)明者】李金山, 李強(qiáng), 冷朋 申請(qǐng)人:中國電子科技集團(tuán)公司第四十一研究所