基于fpga的高頻疲勞試驗機控制器的制造方法
【專利摘要】本發(fā)明涉及的是一種基于FPGA的高頻疲勞試驗機控制器，它包括一個FPGA中央處理模塊，所述FPGA中央處理模塊連接一個AD采集模塊、一個DA模塊、一個PWM模塊、一個光電編碼脈沖計數模塊、一個串口模塊、一個以太網通信模塊、一個存儲模塊和一個電源模塊。本發(fā)明在傳統試驗機控制器的基礎上，通過FPGA技術及微機技術兩者的結合，全面提升控制器系統的性能，使整機的工作效率、控制精度和電氣系統可靠性得到了提高，且操作方便而又不乏技術的先進性。
【專利說明】基于FPGA的高頻疲勞試驗機控制器

【技術領域】
[0001]本發(fā)明涉及的是一種基于FPGA的高頻疲勞試驗機控制器，在傳統試驗機控制器的基礎上，通過FPGA技術及微機技術兩者的結合，來全面提升控制器系統的性能，使整機的工作效率、控制精度和電氣系統可靠性得到了提高，且操作方便而又不乏技術的先進性。

【背景技術】
[0002]高頻疲勞試驗機是一種主要用于測定金屬及其合金材料在室溫狀態(tài)下的拉伸、壓縮或拉、壓交變負荷的疲勞性能實驗的機器。其特點是可以實現高負荷、高頻率、低功耗，從而縮短實驗時間，降低試驗費用，是我國工業(yè)發(fā)展的主要測試設備之一。傳統的高頻疲勞試驗機控制器主要通過光學放大機構來直接測力或這幅，內部采用大量分立元件，所帶來的問題有:讀數不方便；結構比較復雜，控制精度不高；由于采用大量分立元件，系統穩(wěn)定性差，易受外界干擾；操作比較繁瑣。FPGA的結構靈活，其邏輯單元、可編程內部連線和I/O單元都可以由用戶編程，可以實現任何邏輯功能，滿足各種設計需求。其速度快，功耗低，通用性強，
特別適用于復雜系統的設計。使用FPGA還可以實現動態(tài)配置、在線系統重構的不同時亥IJ，按需要改變電路的功能，使系統具備多種空間相關或時間相關的任務。因此通過FPGA技術及微機技術兩者的結合，全面提升控制器系統的性能成為研究的新方法。


【發(fā)明內容】

[0003]本發(fā)明的目的是針對于現有技術的不足，提供一種基于FPGA的高頻疲勞試驗機控制器，
用于實現產生控制試驗機的控制信號和數據、反饋信號的處理，其控制功能強弱也直接影響著整個控制器性能的好壞。
[0004]本發(fā)明通過以下技術方案進行實現:一種FPGA高頻疲勞試驗機控制器包括一個中央處理控制模塊，其特征在于:所述中央處理器控制模塊連接一個高精度AD采集模塊、一個DA控制模塊、一個PWM差分輸出模塊、一個光電編碼脈沖計數模塊、一個RS232串口通信模塊、一個以太網通信控制模塊、一個存儲電路模塊和一個電源模塊。
[0005]所述的中央處理控制模塊是由FPGA控制芯片、時鐘電路、復位電路、SDRAM存儲芯片、EPCS存儲芯片、AS接口電路、JTAG接口電路構成。中央處理控制模塊連接高精度AD采集模塊對試驗機壓力、拉力進行數據采集；中央處理器控制模塊連接DA控制模塊驅動試驗機電液伺服閥的控制信號、中央處理器控制模塊連接PWM差分輸出模塊控制實驗室伺服驅動器驅動伺服電機、中央處理器控制模塊連接光電編碼器計數模塊測量試驗機電機轉速、中央處理控制模塊連接RS232串口通信模塊用于硬件電路測試、中央處理控制模塊連接存儲電路模塊用于記錄試驗機采集的重要信息與控制器設備ID號、中央處理器控制模塊連接以太網通信控制模塊完成與上位機網絡通信，主要包括向上位機發(fā)送采集到的數據信號同時接收上位機發(fā)來的控制信號控制試驗機工作、中央處理器模塊連接電源模塊為整個控制器供電。
[0006]所述的AD模塊，包括濾波電路、電壓放大芯片、AD轉換芯片；采集模擬信號通過濾波電路進行信號濾波、經過電壓放心芯片進行模擬電壓信號放大、經過AD轉換芯片模擬信號轉換為數字信號傳入中央處理控制模塊。
[0007]所述的DA模塊，包括DA轉換芯片、可控電壓放大芯片；中央處理器模塊發(fā)送的數字信號經過DA轉換芯片、可控電壓放大芯片之后轉換為所需的模擬信號。
[0008]所述的PWM差分輸出模塊，包括高速光電隔離芯片、差分輸出驅動芯片；中央處理器模塊發(fā)出可調節(jié)P麗信號，經高速光電隔離芯片去除干擾信號傳入差分輸出驅動芯片，可輸出兩路互補PWM和高低電平。
[0009]所述的光電編碼脈沖計數模塊，包括光電隔離芯片、雙施密特逆變器芯片；光電編碼器信號經光電隔離芯片去除干擾信號后通過雙施密特逆變器芯片穩(wěn)定信號輸入中央處理器模塊。中央處理器模塊通過對輸入信號的相位判定進行脈沖計數。
[0010]所述的RS232串口模塊，包括串口、電平轉換芯片，PC機通過串口連接中央處理器模塊，實現串口通信。
[0011]所述的以太網通信模塊，包括以太網控制芯片，以太網接口，PC機通過網線連接以太網接口，數據經過以太網控制芯片后傳至中央處理模塊實現以太網數據通信。
[0012]所述的存儲模塊主要為EEPR0M，記錄重要參數和設備ID號。
[0013]所述的電源模塊主要為5V-3.3V、5V_1.8V、3.3V_1.2V電源轉換芯片，電源模塊為整個控制器供電。
[0014]本發(fā)明與現有技術相比較，具有如下顯而易見的突出實際性特點和顯著技術進
ι K
少:
I試驗機控制器首次采用可編程邏輯門陣列FPGA來實現控制，增強系統抗干擾性，提高了控制精度，同時簡化了調試。
[0015]2首次將數字化的控制模塊運用在試驗機領域，填補了試驗機數字領域的空白。
[0016]3控制器通過FPGA實現了程序的并行執(zhí)行，使試驗機控制的速度更快。

【專利附圖】

【附圖說明】
[0017]圖1控制器總原理框圖圖2 AD模塊原理圖
圖3 DA模塊原理圖圖4 PWM模塊原理圖圖5光電編碼脈沖計數原理圖圖6以太網通信原理圖。
[0018]

【具體實施方式】
下面結合附圖對本發(fā)明的優(yōu)選實施例作詳細說明:
實施例一:
參見圖1，本基于FPGA的高頻疲勞試驗試機控制器。包括一個FPGA中央處理模塊(I)、一個AD模塊(2)、一個DA模塊(3)、一個PWM模塊(4)、一個光電編碼脈沖計數模塊(5)、一個串口模塊(6)、一個以太網通信模塊(7)、一個存儲模塊(8)和一個電源模塊(9)。
[0019]實施例二:本實施例與實施例一基本相同，特征之處如下:
圖2示出AD模塊(2):模擬信號AI2+、AI2-進入一個共模濾波器(11 )，該濾波器的兩個輸出端分別經兩個電阻(12、14)連接一個電容Cl (13)兩端，該電容Cl (13)—端連接一個電容C2 (16)接地，該電容Cl (13)的另一端連接一個電容C3 (15)接地，電容Cl (13)兩端信號接入一個電壓放大芯片(21)的2、3引腳。該電壓放大芯片(21) I引腳與8引腳通過一電阻相連,4引腳接入電容C4 (19)接地，4引腳接一個電感線圈(20)接入-12v電壓，4引腳接入一個電壓調節(jié)芯片(25)的4引腳、電壓放大芯片(21)5引腳與電壓調節(jié)芯片
(25)的6引腳相連，電壓放大芯片(21)7引腳與電容C5 (18)相連接地，7引腳與電感線圈
(17)相連接入12v電壓，電壓放大芯片(21) 6引腳接一個電阻Rl (22)接入電壓調節(jié)芯片
(25)的2引腳，同時2引腳接一個電阻R2 (23)與6引腳相連，電壓調節(jié)芯片(25) 3引腳與電壓2.5V相連，7弓丨腳與一個電感線圈(24)連接12V電壓，6引腳連接一個電阻R3 (27)接入一個AD轉換芯片(28)，電壓調節(jié)芯片(21) 6引腳連接電阻R4 (26)接入該AD轉換芯片(28)。
[0020]圖3示出DA模塊(3):它包括一個DA轉換芯片DAC8831(30)和一個電壓調節(jié)芯片0PA2277(31)，DA轉換芯片(30) 3、4引腳與地相連，5、6引腳與電源模塊(9)提供的電壓相連，7、8、10作為CS、SD1、SCLK信號與FPGA中央處理模塊(I)相連，10、11引腳與地相連，1、2、13引腳分別與電壓調節(jié)芯片0PA2277(31)的1、3、2相連，電壓調節(jié)芯片(31) 4引腳接電容接地，同時4引腳接磁珠(36)與-12V電壓相連，5引腳與I引腳相連，6引腳接電阻(34 )與引腳7相連直接作為DA模塊輸出，引腳8接電容(32)接地，同時接磁珠(33 )接入正12V電壓。
圖4不出PWM輸出模塊(4):FPGA中央處理模塊(I)輸出pwm、direct1n信號，pwm信號接電阻(37)連入光電隔離芯片I (38)引腳1、引腳3接地，引腳6接電容(39)接地，同時接5V電壓，引腳4與地相連，引腳5接電阻(40)接5V電壓，接電容(42)與地相連、同時接入差分驅動芯片(44)引腳I。direct1n信號接電阻(29)接入光電隔離芯片2 (45)引腳1，光電隔離芯片2 (45)3、4、6引腳與(38)連接相同，光電隔離芯片2 (45)引腳接電阻
(41)與差分驅動芯片(44)引腳7相連。
[0021]圖5示出光電編碼脈沖計數模塊(5):6輸入信號3PAIN+通過電阻(47)與光電隔離芯片3 (49)引腳I相連，3PAIN-與光電隔離芯片3 (49)引腳3相連，光電隔離芯片3 (49)引腳6與5V相連，引腳4接地，引腳5通過電阻(50)與5V相連，通過電容(20)與地相連，通過電阻(53)接入雙施密特逆變器芯片(54)引腳I。3PBIN+通過電阻(48)與光電隔離芯片4
(56)引腳I相連，3PBIN-與光電隔離芯片4 (56)引腳3相連，引腳4、6與光電隔離芯片(49)相同，引腳5通過電阻(51)接5V電壓，通過電阻(55)接入雙施密特逆變器芯片(54)引腳3，芯片(54)引腳2接地，引腳5接3.3V，引腳4、6輸出信號接入中央處理模塊(I)。
本發(fā)明的具體工作過程如下:
試驗機壓力、拉力傳感器信號通過AD模塊進行數據采集，經過濾波放大之后傳入FPGA中央處理模塊，進行處理后通過以太網通信模塊傳入PC機，在PC機進行判斷之后通過以太網通信模塊發(fā)出控制指令，FPGA中央控制模塊通過控制指令發(fā)送信號到PWM模塊，通過PWM模塊輸出信號控制步進電機速度與方向，光電編碼脈沖計數模塊通過光電編碼器計算電機速度，同時把速度信號傳入中央處理器模塊，整個過程形成閉環(huán)控制。
【權利要求】
1.一種基于FPGA的高頻試驗機控制器，包括一個FPGA中央處理模塊(I)、其特征在于:所述FPGA中央處理模塊(I)連接一個AD采集模塊(2)、一個DA模塊(3)、一個PWM模塊(4)、一個光電編碼脈沖計數模塊(5)、一個串口模塊(6)、一個以太網通信模塊(7)、一個存儲模塊(8)和一個電源模塊(9)。
2.根據權利I所述的基于FPGA的高頻疲勞試驗機控制器，其特征在于所述AD采集模塊(2)的電路結構:模擬信號AI2+、AI2-進入一個共模濾波器(11)，該濾波器的兩個輸出端分別經兩個電阻(12、14)連接一個電容Cl (13)兩端，該電容Cl (13)—端連接一個電容C2 (16)接地，該電容Cl (13)的另一端連接一個電容C3 (15)接地，電容Cl (13)兩端信號接入一個電壓放大芯片(21)的2、3引腳；該電壓放大芯片(21)1引腳與8引腳通過一電阻相連,4引腳接入電容C4 (19)接地，4引腳接一個電感線圈(20)接入-12v電壓，4引腳接入一個電壓調節(jié)芯片(25)的4引腳、電壓放大芯片(21) 5引腳與電壓調節(jié)芯片(25)的6引腳相連，電壓放大芯片(21)7引腳與電容C5 (18)相連接地，7引腳與電感線圈(17)相連接入12v電壓，電壓放大芯片(21) 6引腳接一個電阻Rl (22)接入電壓調節(jié)芯片(25)的2引腳，同時2引腳接一個電阻R2 (23)與6引腳相連，電壓調節(jié)芯片(25)3引腳與電壓2.5V相連，7引腳與一個電感線圈(24)連接12V電壓，6引腳連接一個電阻R3 (27)接入一個AD轉換芯片(28)，電壓調節(jié)芯片(21) 6引腳連接電阻R4 (26)接入該AD轉換芯片(28)。
3.根據權利I所述的基于FPGA的高頻疲勞試驗機控制器，其特征在于所述DA模塊(3)，包括一個DA轉換芯片DAC8831(30)和一個電壓調節(jié)芯片OPA2277 (31)，DA轉換芯片(30)3,4引腳與地相連，5、6引腳與電源模塊(9)提供的電壓相連，7、8、10作為CS、SD1、SCLK信號與FPGA中央處理模塊(I)相連，11、12引腳與地相連，1、2、13引腳分別與電壓調節(jié)芯片OPA2277(31)的1、3、2相連，電壓調節(jié)芯片(31)4引腳接一電容接地，同時4引腳接電感線圈(36)與-12V電壓相連，5引腳與I引腳相連，6引腳接一個電阻(34)與引腳7相連直接作為DA模塊輸出，引腳8接一個電容(32)接地，同時接電感線圈(33)接入正12V電壓。
4.根據權利I所述的基于FPGA的高頻疲勞試驗機控制器，其特征在于所述PWM輸出模塊(4):FPGA中央處理模塊(I)輸出pwm、direct1n信號，pwm信號接一個電阻(37)連入一個光電隔離芯片I (38)引腳1、引腳3接地，引腳6接一個電容(39)接地，同時接5V電壓，引腳4與地相連，引腳5接一個電阻(40)接5V電壓，接一個電容(42)與地相連、同時接入一個差分驅動芯片(44)引腳I, direct1n信號接一個電阻(29)接入一個光電隔離芯片2(45)引腳1，該光電隔離芯片2 (45)3、4、6引腳與光電隔離芯片I (38)連接相同，光電隔離芯片2 (45)引腳接一個電阻(41)與差分驅動芯片(44)引腳7相連。
5.根據權利I所述的基于FPGA的高頻疲勞試驗機控制器，其特征在于所述的光電編碼脈沖計數模塊(5),輸入信號3PAIN+通過一個電阻(47)與一個光電隔離芯片3 (49)引腳I相連，3PAIN-與光電隔離芯片3 (49)引腳3相連，光電隔離芯片3 (49)引腳6與5V相連，引腳4接地，引腳5通過一個電阻(50)與5V相連，通過一個電容(20)與地相連，通過一個電阻(53)接入一個雙施密特逆變器芯片(54)引腳1，3PBIN+通過一個電阻(48)與一個光電隔離芯片4 (56)引腳I相連,3PBIN-與光電隔離芯片4 (56)引腳3相連，引腳4、6與光電隔離芯片3 (49)相同，引腳5通過一個電阻(51)接5V電壓，通過一個電阻(55)接入雙施密特逆變器芯片(54)引腳3，雙施密特逆變器芯片(54)引腳2接地，引腳5接3.3V, 引腳4、6輸出信號接入中央處理模塊(I)。
【文檔編號】G05B19/042GK104199334SQ201410285744
【公開日】2014年12月10日 申請日期:2014年6月24日 優(yōu)先權日:2014年6月24日
【發(fā)明者】苗中華, 李闖, 陸鳴超, 胡曉東, 周廣興, 王勝軍 申請人:上海大學