一種高精度帶隙基準(zhǔn)電路的制作方法
【專利摘要】本發(fā)明涉及模擬集成電路【技術(shù)領(lǐng)域】，具體涉及一種高精度低功耗的帶隙基準(zhǔn)電路。本發(fā)明的帶隙基準(zhǔn)電路由自啟動電路和帶隙基準(zhǔn)核心電路構(gòu)成，啟動電路的作用是防止帶隙基準(zhǔn)核心電路在上電時處于簡并態(tài)而無法正常開啟；在帶隙基準(zhǔn)核心電路中通過電阻匹配和環(huán)路設(shè)計，提高了PTAT電流的線性度，減小了嵌位運放的失調(diào)電壓，提高了輸出精度，并通過對運算放大器的優(yōu)化設(shè)計而減小了功耗。本發(fā)明尤其適用于帶隙基準(zhǔn)電路。
【專利說明】一種高精度帶隙基準(zhǔn)電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于模擬集成電路【技術(shù)領(lǐng)域】，具體涉及一種高精度低功耗的帶隙基準(zhǔn)電 路。

【背景技術(shù)】
[0002] 帶隙基準(zhǔn)電路是模擬集成電路設(shè)計中一種最常見和最重要的集成電路模塊。其功 能是產(chǎn)生一個穩(wěn)定的電壓源作為基準(zhǔn)電壓，供給其他模塊作為參考電壓使用，集成電路中 對于參考電壓的要求是輸出精度高，并且輸出電壓不隨溫度工藝等條件變化。由此可見，如 何保證帶隙基準(zhǔn)電路的輸出電壓值精度高、大小恒定、隨溫度變化特性小是帶隙基準(zhǔn)電路 的設(shè)計關(guān)鍵所在。
[0003] 帶隙基準(zhǔn)電路的基本原理是利用兩個三極管基極和發(fā)射極的壓差Λ \^產(chǎn)生一股 與溫度成正比例的電流（ΡΤΑΤ電流），該電流流經(jīng)電阻的電壓也是與溫度成正比例的電壓， 再與負(fù)溫度特性的V BE結(jié)電壓疊加，產(chǎn)生在一定溫度范圍內(nèi)近似零溫特性的基準(zhǔn)電壓。因為 該電壓值通常近似等于禁帶帶隙電壓（1. 2V)，所以通常稱其為帶隙基準(zhǔn)電壓。
[0004] 帶隙基準(zhǔn)電壓源由于其優(yōu)越的性能，被廣泛應(yīng)用于很多電路系統(tǒng)之中，但由于傳 統(tǒng)的帶隙基準(zhǔn)電路結(jié)構(gòu)如圖1所示，主要為通過PTAT電流產(chǎn)生電路產(chǎn)生PTAT電流在電阻 RA2上產(chǎn)生正溫度系數(shù)的電壓，與npn管QN3上負(fù)溫度系數(shù)的VBE電壓疊加，從而產(chǎn)生零溫 系數(shù)的電壓，其需要滿足I MPA1 = I"pA2 = IMPA3和QN1與QN2的集電極電流相等的條件，但實 際上這2個條件會被外部因素感染而無法滿足，因此這種傳統(tǒng)的結(jié)構(gòu)無法消除三極管基極 電流帶來的誤差，這使得產(chǎn)生的PTAT電流存在非線性誤差，從而影響輸出精度，使得帶隙 基準(zhǔn)電壓源的溫度特性并不能達(dá)到非常好的效果。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的，就是針對上述傳統(tǒng)電路存在的問題，提出一種高精度帶隙基準(zhǔn)電 路。
[0006] 本發(fā)明的技術(shù)方案是，一種高精度帶隙基準(zhǔn)電路，其特征在于，該帶隙基準(zhǔn)電路由 自啟動電路和帶隙基準(zhǔn)核心電路構(gòu)成；所述自啟動電路由PM0S管MP1、MP2、MP3,三極管Q1、 Q6、Q7,直流偏置電流源構(gòu)成；其中，MP1的源極接電源VCC，其漏極接MP2的漏極；直流偏置 電流源的正極接MP1漏極與MP2漏極的連接點，其負(fù)極接地VSS ;MP2的源極接電源VCC，其 柵極與漏極互連，其柵極接MP3的柵極；MP3的源極接電源，其漏極接Q1的基極；Q1的集電 極接MP1的漏極；Q6的集電極接MP3漏極與Q1基極的連接點，其基極與集電極互連，其發(fā) 射極接Q7的集電極；Q7的基極與集電極互連，其發(fā)射極接地VSS ;
[0007] 帶隙基準(zhǔn)核心電路由 PM0S 管 MP4、MP6, NM0S 管 MN1、MN2、MN5,三極管 Q2、Q3、Q4、 05，電阻1?1、1?2、1?3、1?4、1?5、1?6、1?7、1?8、1?9，極性電容(：1構(gòu)成 ；其中，]\^4的源極接電源￥〇：， 其柵極接MP1柵極與Q1集電極的連接點，其漏極接麗1的柵極、麗2的柵極和麗5的漏極； MP6的源極接電源VCC，其柵極與漏極互連，其柵極接MP4的柵極，其漏極接麗2的漏極；麗1 的漏極接電源VCC，其源極依次通過R1、R6、R7后接Q4的集電極；MN1源極與R1的連接點接 Q1的發(fā)射極后作為帶隙基準(zhǔn)電路的基準(zhǔn)電壓輸出端輸出基準(zhǔn)電壓VREF ;R6與R7的連接點 接極性電容C1的負(fù)極和Q5的基極；極性電容C1的正極接MP4的漏極；麗5的漏極與柵極 互連，其源極接Q5的集電極；Q5的發(fā)射極通過R9后接地VSS ;R1與R6的連接點依次通過 R3、R4后接Q3的集電極；R3與R4的連接點接Q2的基極和Q3的基極；Q2的集電極接麗2 的源極，其發(fā)射極接Q3的發(fā)射極并通過R9接地VSS ;R4與Q3的集電極的連接點通過R5接 Q4的基極；Q4的發(fā)射極通過R8接Q5的發(fā)射極與R9的連接點。
[0008] 本發(fā)明的有益效果為，提高了 PTAT電流的線性度，減小了嵌位運放的失調(diào)電壓， 提高了輸出精度，并通過對運算放大器的優(yōu)化設(shè)計而減小了功耗。

【專利附圖】

【附圖說明】
[0009] 圖1為傳統(tǒng)的帶隙基準(zhǔn)電壓電路；
[0010] 圖2為本發(fā)明的高精度低功耗帶隙基準(zhǔn)電壓電路。

【具體實施方式】
[0011] 下面結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行描述
[0012] 現(xiàn)有的傳統(tǒng)帶隙基準(zhǔn)產(chǎn)生電路原理，如圖1所示，左半部分是PTAT電流產(chǎn)生電路， 其產(chǎn)生的PTAT電流在電阻RA2上產(chǎn)生正溫度系數(shù)的電壓，與npn管QN3上負(fù)溫度系數(shù)的 VBE電壓疊加，產(chǎn)生零溫系數(shù)的電壓，可得：
[0013]

【權(quán)利要求】
1. 一種高精度帶隙基準(zhǔn)電路，其特征在于，該帶隙基準(zhǔn)電路由自啟動電路和帶隙基準(zhǔn) 核心電路構(gòu)成；所述自啟動電路由？103管1^1、1^2、1^3，三極管以、〇6、〇7，直流偏置電流 源構(gòu)成；其中，MP1的源極接電源VCC，其漏極接MP2的漏極；直流偏置電流源的正極接MP1 漏極與MP2漏極的連接點，其負(fù)極接地VSS ;MP2的源極接電源VCC，其柵極與漏極互連，其 柵極接MP3的柵極；MP3的源極接電源，其漏極接Q1的基極；Q1的集電極接MP1的漏極；Q6 的集電極接MP3漏極與Q1基極的連接點，其基極與集電極互連，其發(fā)射極接Q7的集電極； Q7的基極與集電極互連，其發(fā)射極接地VSS ; 帶隙基準(zhǔn)核心電路由PMOS管MP4、MP6，NMOS管MN1、MN2、MN5，三極管Q2、Q3、Q4、Q5，電 阻尺1、1?2、1?3、1?4、1?5、1?6、1?7、1?8、1?9，極性電容(：1構(gòu)成；其中，1^4的源極接電源￥0：，其柵 極接MP1柵極與Q1集電極的連接點，其漏極接麗1的柵極、麗2的柵極和麗5的漏極；MP6 的源極接電源VCC，其柵極與漏極互連，其柵極接MP4的柵極，其漏極接麗2的漏極；麗1的 漏極接電源VCC，其源極依次通過Rl、R6、R7后接Q4的集電極；麗1源極與R1的連接點接 Q1的發(fā)射極后作為帶隙基準(zhǔn)電路的基準(zhǔn)電壓輸出端輸出基準(zhǔn)電壓VREF ;R6與R7的連接點 接極性電容C1的負(fù)極和Q5的基極；極性電容C1的正極接MP4的漏極；麗5的漏極與柵極 互連，其源極接Q5的集電極；Q5的發(fā)射極通過R9后接地VSS ;R1與R6的連接點依次通過 R3、R4后接Q3的集電極；R3與R4的連接點接Q2的基極和Q3的基極；Q2的集電極接麗2 的源極，其發(fā)射極接Q3的發(fā)射極并通過R9接地VSS ;R4與Q3的集電極的連接點通過R5接 Q4的基極；Q4的發(fā)射極通過R8接Q5的發(fā)射極與R9的連接點。
【文檔編號】G05F1/56GK104156023SQ201410377630
【公開日】2014年11月19日 申請日期:2014年8月1日 優(yōu)先權(quán)日:2014年8月1日
【發(fā)明者】周澤坤, 董淵, 石躍, 孫亞東, 李天生, 明鑫, 王卓, 張波 申請人:電子科技大學(xué)