用于檢測爆炸沖擊波的數(shù)據(jù)采集方法及高速數(shù)據(jù)采集器的制造方法
【專利摘要】本發(fā)明公開了一種用于檢測爆炸沖擊波的數(shù)據(jù)采集方法及高速數(shù)據(jù)采集器，本爆炸沖擊波高速數(shù)據(jù)采集器是用同樣的觸發(fā)信號，不是去觸發(fā)啟動采集器開始進(jìn)行采樣操作，而是去觸發(fā)采集器停止數(shù)據(jù)采樣操作。采用本數(shù)據(jù)采集方法克服了爆炸時(shí)刻不確定性，能夠完整采集到爆炸或坍塌瞬間的信號波形數(shù)據(jù)。
【專利說明】用于檢測爆炸沖擊波的數(shù)據(jù)采集方法及高速數(shù)據(jù)采集器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及高速數(shù)據(jù)采集領(lǐng)域，特別涉及一種用于檢測爆炸沖擊波的數(shù)據(jù)采集方法及高速數(shù)據(jù)采集器。

【背景技術(shù)】
[0002]爆炸沖擊波高速數(shù)據(jù)采集器是用于檢測爆炸沖擊信號波形而設(shè)計(jì)的，也適用于對房屋橋梁坍塌等瞬時(shí)劇變信號波形的監(jiān)測等運(yùn)用場合中。通常的爆炸沖擊波數(shù)據(jù)采集器的工作特點(diǎn)是:采集器平時(shí)處于空閑狀態(tài)，當(dāng)爆炸或坍塌等事件發(fā)生時(shí)，采集器就及時(shí)跟進(jìn)啟動采樣測量。但如何讓采集器在爆炸或坍塌發(fā)生瞬間就自動啟動采樣測量呢？這就需要外部觸發(fā)信號來有效觸發(fā)采集器。當(dāng)然這觸發(fā)信號一定是伴隨爆炸或坍塌等事件的瞬間發(fā)生而產(chǎn)生，隨著事件的進(jìn)展而逐漸增強(qiáng)的。因此觸發(fā)信號越早能對采樣進(jìn)行有效觸發(fā)啟動，即觸發(fā)信號能產(chǎn)生有效觸發(fā)的信號越微弱，就越能接近完整地測得爆炸或坍塌瞬間劇變的信號波形。但是畢竟先有爆炸或坍塌發(fā)生，再有觸發(fā)信號的產(chǎn)生，因此無論觸發(fā)信號如何微弱，都不能獲得完整的爆炸或坍塌全過程信號波形。
[0003]傳統(tǒng)數(shù)據(jù)采集外觸發(fā)方式及缺點(diǎn):要使能觸發(fā)信號的有效觸發(fā)，首先就要按照需求設(shè)置一定的能使觸發(fā)信號產(chǎn)生有效觸發(fā)的閥值電壓條件，當(dāng)輸入的觸發(fā)信號波形流中某一個(gè)波段達(dá)到或超過這一閥值電壓條件時(shí)，就會產(chǎn)生O到1，或I到O的翻轉(zhuǎn)電平來啟動數(shù)據(jù)采集器開始采集工程參數(shù)的操作。可見靠外觸發(fā)信號啟動采集器采樣，只能采到觸發(fā)信號發(fā)生有效觸發(fā)之后的被測模擬信號波形。外觸發(fā)信號一般通過一個(gè)觸發(fā)電路來獲取，簡單的觸發(fā)電路可采用一個(gè)比較器來實(shí)現(xiàn)，如圖8所示，觸發(fā)電壓的閥值可由分壓電阻Rl和分壓電阻R2對供電電壓VCC的分壓來獲得，改變分壓電阻Rl和分壓電阻R2的阻值比例，就可設(shè)定所需要的觸發(fā)電壓閥值。當(dāng)輸入的被測模擬信號(即外觸發(fā)信號)電壓與觸發(fā)電壓閥值進(jìn)行比較，當(dāng)模擬信號電壓大于觸發(fā)電壓閥值時(shí)，比較器輸出的觸發(fā)信號從“O”跳變至“1”，觸發(fā)信號發(fā)生有效觸發(fā)，也就是觸發(fā)信號啟動了采集器開始采樣。
[0004]靠外觸發(fā)信號啟動采集器采樣的方法，只能采集到模擬電壓信號大于設(shè)定的觸發(fā)電壓閥值后的波形，因此為了盡可能測得完整的爆炸或坍塌瞬間劇變模擬信號波形，需盡可能的調(diào)低觸發(fā)電壓閥值，然而當(dāng)觸發(fā)電壓閥值過低時(shí)，在干擾，熱噪聲的作用下，容易導(dǎo)致誤觸發(fā)。因此，傳統(tǒng)的爆炸瞬間外觸發(fā)啟動采樣方式存在觸發(fā)信號的觸發(fā)電壓閥值難以確定，造成沖擊波信號波形采集數(shù)據(jù)丟失等問題，難以完整采集到爆炸或坍塌瞬間的信號波形數(shù)據(jù)。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種用于檢測爆炸沖擊波的數(shù)據(jù)采集方法，采用本數(shù)據(jù)采集方法克服了爆炸時(shí)刻不確定性，能夠完整采集到爆炸或坍塌瞬間的信號波形數(shù)據(jù)。
[0006]具體的技術(shù)方案是:
一種用于檢測爆炸沖擊波的高速數(shù)據(jù)采集器的數(shù)據(jù)采集方法，包括以下步驟: 1)對高速數(shù)據(jù)采集器進(jìn)行初始化，設(shè)定觸發(fā)電路的觸發(fā)電壓閥值，高速數(shù)據(jù)采集器對被測爆炸或坍塌信號進(jìn)行采樣，并將采樣的數(shù)據(jù)存入FIFO中；
2)當(dāng)FIFO存滿采樣數(shù)據(jù)后，將采樣數(shù)據(jù)存滿FIFO的時(shí)間設(shè)為AT;繼續(xù)采樣，每經(jīng)過Δ T秒，采樣數(shù)據(jù)將存滿FIFO，新存入FIFO的采樣數(shù)據(jù)自動覆蓋FIFO中原有的采樣數(shù)據(jù)，如此循環(huán)，不斷地采集數(shù)據(jù)；
3)觸發(fā)電路將采集器采樣的被測爆炸或坍塌信號與設(shè)定的觸發(fā)電壓閥值進(jìn)行比較，輸出觸發(fā)信號，當(dāng)被測爆炸或坍塌信號小于觸發(fā)電壓閥值時(shí)，觸發(fā)信號無效，返回步驟2)，當(dāng)被測爆炸或坍塌信號等于或大于觸發(fā)電壓閥值時(shí)，觸發(fā)信號有效，進(jìn)行步驟4)；
4)用步驟3)中的有效觸發(fā)信號去啟動采集器中的延時(shí)時(shí)間為At的單穩(wěn)延時(shí)電路，延時(shí)電路在經(jīng)過At的延時(shí)之后，產(chǎn)生一個(gè)負(fù)跳變沿信號去結(jié)束采集器的數(shù)據(jù)采樣操作；
5)采集器結(jié)束數(shù)據(jù)采樣后，將FIFO中的采樣數(shù)據(jù)上傳給上位機(jī)，上位機(jī)存儲所述采樣數(shù)據(jù)。
[0007]令被測爆炸或坍塌過程所持續(xù)的時(shí)間為bt，令被測爆炸或坍塌信號從零上升到觸發(fā)電壓閥值所用的時(shí)間為btl,則AT彡Δ t+btl, At彡bt - btl。
[0008]步驟2)中的，X為FIFO的內(nèi)存容量，Y為采樣速度，Z為采集器的ADC采樣精度。
[0009]本發(fā)明還提供一種實(shí)現(xiàn)上述數(shù)據(jù)采集方法的高速數(shù)據(jù)采集器，它配合上述數(shù)據(jù)采集方法能夠完整采集到爆炸或坍塌瞬間的信號波形數(shù)據(jù)，且本采集器接口電路簡單，采集精度聞。
[0010]具體的技術(shù)方案是:
實(shí)現(xiàn)權(quán)利要求1方法的高速數(shù)據(jù)采集器，包括主處理器、觸發(fā)電路、延時(shí)電路、FIFO和用于檢測爆炸或坍塌信號的傳感器，所述傳感器用于將檢測到的爆炸或坍塌信號分別傳遞給主處理器和觸發(fā)電路，所述主處理器用于經(jīng)ADC通道接受傳感器的爆炸或坍塌信號，并將接受到的爆炸或坍塌信號存入FIFO中，所述觸發(fā)電路用于將接收到的爆炸或坍塌信號與設(shè)定的觸發(fā)電壓閥值進(jìn)行比較，輸出觸發(fā)信號控制延時(shí)電路產(chǎn)生脈沖信號，所述延時(shí)電路用于將產(chǎn)生的脈沖信號傳遞給主處理器，控制主處理器的ADC通道結(jié)束數(shù)據(jù)采樣；所述主處理器與一上位機(jī)連接，用于將FIFO中的采樣數(shù)據(jù)上傳給上位機(jī)，所述上位機(jī)用于接收、顯示和存儲主處理器所上傳的采樣數(shù)據(jù)。
[0011]所述FIFO由外部擴(kuò)展RAM構(gòu)成。
[0012]所述外部擴(kuò)展RAM采用型號為CY7C1081DV33的異步SRAM。
[0013]所述主處理器的觸發(fā)電壓閥值信號輸出端與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端之間設(shè)有F/V轉(zhuǎn)換電路和低通濾波電路，所述F/V轉(zhuǎn)換電路包括運(yùn)放U2A、電阻RWl、電阻RW2,電阻R5、電容CW1、電容CW2，所述運(yùn)放U2A的同相輸入端分別與電阻RW2的一端、電容CW2的一端連接，電容CW2的另一端接地，電阻RW2的另一端分別與電阻RWl的一端、電容Cffl的一端連接，電容CWl的另一端接地，電阻RWl的另一端與主處理器的PWM輸出端連接，所述運(yùn)放U2A的反相輸入端與電阻R5的一端連接，電阻R5的另一端與運(yùn)放U2A的輸出端連接，所述低通濾波電路包括運(yùn)放U2B、電阻R6、電阻R7、電阻R8、電容C12、電容C13，運(yùn)放U2B的同相輸入端分別與電阻R7的一端、電容C12的一端連接，電容C12的另一端接地，電阻R7的另一端分別與電阻R6的一端、電容C13的一端連接，電阻R6的另一端與運(yùn)放U2A的輸出端連接，電容C13的另一端分別與運(yùn)放U2B的反相輸入端、運(yùn)放U2B的輸出端連接，運(yùn)放U2B的輸出端與電阻R8的一端連接，電阻R8的另一端分別與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端連接。
[0014]所述延時(shí)電路包括型號為74LS121的單穩(wěn)態(tài)觸發(fā)器Ul以及電阻R1、電阻R4、電容Cl、電容C2，所述單穩(wěn)態(tài)觸發(fā)器Ul的第5個(gè)引腳與觸發(fā)電路的輸出端連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第10個(gè)引腳與電容Cl的一端連接，電容Cl的另一端分別與電阻Rl的一端、單穩(wěn)態(tài)觸發(fā)器Ul的第11個(gè)引腳連接，電阻Rl的另一端與電源VCC連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第14個(gè)引腳與電源VCC連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第3、4個(gè)引腳接地，所述單穩(wěn)態(tài)觸發(fā)器Ul的第6個(gè)引腳與電容C2的一端、電阻R4的一端連接，電容C2的另一端接地，電阻R4的另一端與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端連接。
[0015]所述主處理器采用型號為STM32F103R6T7的MCU模塊。
[0016]所述觸發(fā)電路采用型號為LM193的比較器U1A。
[0017]本發(fā)明的有益效果:由于本爆炸沖擊波高速數(shù)據(jù)采集器是用同樣的觸發(fā)信號，不是去觸發(fā)啟動采集器開始進(jìn)行采樣操作，而是去觸發(fā)采集器停止數(shù)據(jù)采樣操作。而本發(fā)明的觸發(fā)采集方法將記錄觸發(fā)之前某時(shí)刻到觸發(fā)結(jié)束的整個(gè)過程的波形，從而可以完整地采集到從爆炸或坍塌前某時(shí)刻一直延續(xù)到爆炸或坍塌結(jié)束的完整的沖擊波波形數(shù)據(jù)，且不存在觸發(fā)信號的觸發(fā)電壓閥值難以確定的問題，只要觸發(fā)電壓閥值略高于未發(fā)生爆炸或坍塌時(shí)傳感器正常的輸出電壓值即可，就不會影響采集測量爆炸或坍塌沖擊波波形數(shù)據(jù)的完整性。
[0018]本采集器接口電路簡單，采集精度高，非常適合爆炸過程測量的場合。

【專利附圖】

【附圖說明】
[0019]圖1為本發(fā)明的數(shù)據(jù)采集方法流程圖；
圖2為本發(fā)明的數(shù)據(jù)采樣時(shí)序圖；
圖3為本發(fā)明的高速數(shù)據(jù)采集器的原理框圖；
圖4為本實(shí)用新型的主處理器的電路圖；
圖5為本實(shí)用新型的外部擴(kuò)展RAM的電路圖；
圖6為本實(shí)用新型的F/V轉(zhuǎn)換電路、低通濾波電路的電路圖；
圖7為本實(shí)用新型的觸發(fā)電路、延時(shí)電路的電路圖；
圖8為傳統(tǒng)數(shù)據(jù)采集觸發(fā)示意圖。

【具體實(shí)施方式】
[0020]參見圖1，一種用于檢測爆炸沖擊波的高速數(shù)據(jù)采集器的數(shù)據(jù)采集方法，包括以下步驟:
I)給高速數(shù)據(jù)采集器通電后，對高速數(shù)據(jù)采集器進(jìn)行初始化，設(shè)定觸發(fā)電路的觸發(fā)電壓閥值。高速數(shù)據(jù)采集器的主處理器對被測爆炸或坍塌信號進(jìn)行持續(xù)采樣，并將采樣的數(shù)據(jù)順序存入采集器的環(huán)形的FIFO中。對高速數(shù)據(jù)采集器進(jìn)行初始化，包括對寄存器進(jìn)行初始化以及對環(huán)形的FIFO進(jìn)行初始化。采集器的主處理器輸出一路一定占空比的PWM信號，給觸發(fā)電路產(chǎn)生一個(gè)觸發(fā)電壓閥值。
[0021]2)當(dāng)FIFO存滿采樣數(shù)據(jù)后，將采樣數(shù)據(jù)存滿FIFO的時(shí)間設(shè)為AT;繼續(xù)采樣，每經(jīng)過Λ T秒，采樣數(shù)據(jù)將存滿FIFO，新存入FIFO的采樣數(shù)據(jù)自動覆蓋FIFO中原有的采樣數(shù)據(jù)，如此循環(huán)，不斷地采集數(shù)據(jù)；因此AT為采集器的有效數(shù)據(jù)采集的持續(xù)時(shí)間?？梢夾T與FIFO的容量成正比。AT與FIFO的容量的關(guān)系可以表示為:，X為FIFO的內(nèi)存容量，Y為采樣速度，Z為采集器的ADC采樣精度。例如FIFO的容量為X兆位，采集器使用16位精度的ADC，采樣速度為Y兆/秒(Mb/S)。則可算出AT為:
[0022]3)觸發(fā)電路將采集器采樣的被測爆炸或坍塌信號與設(shè)定的觸發(fā)電壓閥值進(jìn)行比較，輸出觸發(fā)信號，當(dāng)被測爆炸或坍塌信號小于觸發(fā)電壓閥值時(shí)，觸發(fā)信號無效，返回步驟
2)，當(dāng)被測爆炸或坍塌信號等于或大于觸發(fā)電壓閥值時(shí)，觸發(fā)信號有效，進(jìn)行步驟4)；
4)用步驟3)中的有效觸發(fā)信號去啟動采集器中的延時(shí)時(shí)間為At的單穩(wěn)延時(shí)電路，延時(shí)電路在經(jīng)過At的延時(shí)之后，產(chǎn)生一個(gè)負(fù)跳變沿信號去結(jié)束采集器的數(shù)據(jù)采樣操作。
[0023]如圖2所示，令被測爆炸或坍塌過程所持續(xù)的時(shí)間為bt，令被測爆炸或坍塌信號從零上升到觸發(fā)電壓閥值所用的時(shí)間為btl,則ΔΤ彡Δ t+btl, At彡bt - btl。只要At^ bt - btl, ΔΤ ^ Λ t+btl，F(xiàn)IFO中所存放的完整的爆炸或坍塌采樣數(shù)據(jù)就不會被覆蓋掉，采集器就能毫無遺漏地采集到爆炸或坍塌結(jié)發(fā)生劇變的完整過程。在實(shí)際測量中，只要選擇比較低的觸發(fā)電壓閥值時(shí)，由于爆炸信號上升很快，那么btl會是非常小的，而At可根據(jù)FIFO的容量盡可能地選用大些值，以充分確保爆炸信號結(jié)束之后才停止采樣。例如:如bt為4S，btl為0.1S時(shí)，可選擇At也為4S，考慮一定的裕量后，AT只要大于4.5S即可。
[0024]5 )采集器結(jié)束數(shù)據(jù)采樣后，啟動UART或USB接口，將FIFO中的采樣數(shù)據(jù)上傳給上位機(jī)，上位機(jī)存儲所述采樣數(shù)據(jù)，對所述采樣數(shù)據(jù)的處理包括適當(dāng)?shù)钠交瑸V波，顯示其波形坐寸ο
[0025]參見圖3，一種實(shí)現(xiàn)上述數(shù)據(jù)采集方法的高速數(shù)據(jù)采集器，包括主處理器、觸發(fā)電路、延時(shí)電路、環(huán)形FIFO和用于檢測爆炸或坍塌信號的傳感器，所述傳感器的輸出端設(shè)有信號調(diào)理電路。所述信號調(diào)理電路的主要功能就是對傳感器的輸出信號進(jìn)行放大處理。傳感器一般使用探測沖擊波的傳感器，由于傳感器的輸出信號比較弱，所以后續(xù)應(yīng)配置放大電路對傳感器的輸出信號進(jìn)行放大。放大電路所使用的運(yùn)算放大器的可選品種很多，如低功耗、高精度儀表放大器AD620。FIFO設(shè)置成環(huán)形。所述FIFO由外部擴(kuò)展RAM構(gòu)成。所述傳感器用于將檢測到的爆炸或坍塌信號分別傳遞給主處理器和觸發(fā)電路，所述主處理器用于經(jīng)ADC通道接受傳感器的爆炸或坍塌信號，并將接受到的爆炸或坍塌信號存入FIFO中，所述觸發(fā)電路用于將接收到的爆炸或坍塌信號與設(shè)定的觸發(fā)電壓閥值進(jìn)行比較，輸出觸發(fā)信號控制延時(shí)電路產(chǎn)生脈沖信號，所述延時(shí)電路用于將產(chǎn)生的脈沖信號傳遞給主處理器，控制主處理器的ADC通道結(jié)束數(shù)據(jù)采樣；所述主處理器與一上位機(jī)連接，用于將FIFO中的全部采樣數(shù)據(jù)順序上傳給上位機(jī)，所述上位機(jī)用于接收、處理、顯示和存儲主處理器所上傳的FIFO中的全部采樣數(shù)據(jù)。上位機(jī)可由一臺PC機(jī)來實(shí)現(xiàn)，在上位機(jī)上需開發(fā)一個(gè)軟件以完成對數(shù)據(jù)數(shù)據(jù)采集器采集行為進(jìn)行控制以及通訊、數(shù)據(jù)采集、存盤、顯示、回放等功能。控制功能描述如下:1.可對采集器的外部采樣觸發(fā)信號的比較閥值進(jìn)行配置，使得外部觸發(fā)信號在達(dá)到自己希望的電壓閥值時(shí)進(jìn)行有效觸發(fā)處理器。2.可對采集器在外部觸發(fā)信號發(fā)生有效觸發(fā)后的延時(shí)采樣定時(shí)時(shí)間Λ t進(jìn)行設(shè)置，使得處理器內(nèi)置的ADC能在外部觸發(fā)信號有效觸發(fā)后預(yù)定的采樣時(shí)間段后停止。3.采樣結(jié)束后，上位機(jī)可向采集器發(fā)送上傳采樣數(shù)據(jù)的指令，使得采集器將外部SRAM中采樣數(shù)據(jù)全部上傳給上位機(jī)。
[0026]參見圖4和圖5，所述主處理器采用型號為STM32F103R6T7的MCU模塊。該處理器為增強(qiáng)型MCU，使用了高性能的ARM Cortex-M3的32位RISC內(nèi)核，64個(gè)管腳，工作頻率為72M，內(nèi)置高速32K字節(jié)的閃存和20K字節(jié)的SRAM。具有豐富的I/O端口和功能。包括3個(gè)12bit精度的Α/D轉(zhuǎn)換器，5個(gè)USART/UART接口等等。STM32F103R6T7通過數(shù)據(jù)/地址/控制總線實(shí)現(xiàn)外部擴(kuò)展RAM的擴(kuò)展。由于外部擴(kuò)展RAM存儲器容量直接決定FIFO的大小和有效數(shù)據(jù)采集的持續(xù)時(shí)間ΛΤ。因此需盡可能的使用大容量的靜態(tài)外部RAM。本實(shí)用新型的外部擴(kuò)展RAM選用Cypress公司的兩片32MX 16位異步SRAM CY7C1081DV33。
[0027]參見圖6，所述主處理器的觸發(fā)電壓閥值信號輸出端與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端之間設(shè)有F/V轉(zhuǎn)換電路和低通濾波電路，所述F/V轉(zhuǎn)換電路包括運(yùn)放U2A、電阻RWl、電阻RW2、電阻R5、電容CWl、電容CW2，所述運(yùn)放U2A的同相輸入端分別與電阻RW2的一端、電容CW2的一端連接，電容CW2的另一端接地，電阻RW2的另一端分別與電阻RWl的一端、電容CWl的一端連接，電容CWl的另一端接地，電阻RWl的另一端與主處理器的PWM輸出端連接，所述運(yùn)放U2A的反相輸入端與電阻R5的一端連接，電阻R5的另一端與運(yùn)放U2A的輸出端連接，所述低通濾波電路包括運(yùn)放U2B、電阻R6、電阻R7、電阻R8、電容C12、電容C13，運(yùn)放U2B的同相輸入端分別與電阻R7的一端、電容C12的一端連接，電容C12的另一端接地，電阻R7的另一端分別與電阻R6的一端、電容C13的一端連接，電阻R6的另一端與運(yùn)放U2A的輸出端連接，電容C13的另一端分別與運(yùn)放U2B的反相輸入端、運(yùn)放U2B的輸出端連接，運(yùn)放U2B的輸出端與電阻R8的一端連接，電阻R8的另一端分別與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端連接。所述運(yùn)放U2A、運(yùn)放U2B的型號為LM358。
[0028]參見圖7，所述觸發(fā)電路采用型號為LM193的比較器U1A。所述延時(shí)電路為單穩(wěn)延時(shí)電路。該單穩(wěn)延時(shí)電路包括型號為74LS121的單穩(wěn)態(tài)觸發(fā)器Ul以及電阻R1、電阻R4、電容Cl、電容C2，所述單穩(wěn)態(tài)觸發(fā)器Ul的第5個(gè)引腳與觸發(fā)電路的輸出端連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第10個(gè)引腳與電容Cl的一端連接，電容Cl的另一端分別與電阻Rl的一端、單穩(wěn)態(tài)觸發(fā)器Ul的第11個(gè)引腳連接，電阻Rl的另一端與電源VCC連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第14個(gè)引腳與電源VCC連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第3、4個(gè)引腳接地，所述單穩(wěn)態(tài)觸發(fā)器Ul的第6個(gè)引腳與電容C2的一端、電阻R4的一端連接，電容C2的另一端接地，電阻R4的另一端與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端連接。
[0029]本發(fā)明的工作原理為:檢測爆炸或坍塌信號經(jīng)過信號調(diào)理電路放大后，分離出均等的兩路信號，一路信號輸入比較器，由比較器后續(xù)的單穩(wěn)延時(shí)電路產(chǎn)生寬度為Λ t的正脈沖信號，正脈沖信號的下降沿(后沿)結(jié)束采集器的數(shù)據(jù)采樣進(jìn)程；另一路可直接輸入主處理器(STM32F103R6T7)的模擬采樣通道進(jìn)行Α/D轉(zhuǎn)換。主處理器(STM32F103R6T7)通過其PWM功能，產(chǎn)生一路PWM信號，輸入由U2A構(gòu)成F/V轉(zhuǎn)換電路和后續(xù)的由U2B構(gòu)成的低通濾波電路。低通濾波電路的輸出電壓Vbj與PWM的占空成正比。在比較器UlA上，被測爆炸信號電壓AN_in與Vbj比較，當(dāng)AN_in大于Vbj時(shí)，比較器UlA就輸出的一個(gè)正信號進(jìn)入后續(xù)由74LS121構(gòu)成單穩(wěn)延時(shí)電路，單穩(wěn)延時(shí)電路被“正信號”的上升沿觸發(fā)后就產(chǎn)生一個(gè)寬度為At的正脈沖信號，At由時(shí)間常數(shù)R1*C1決定。正脈沖信號的下降沿將結(jié)束采集器的數(shù)據(jù)采集進(jìn)程。
[0030]本發(fā)明的采集器一上電就進(jìn)入正常的工作狀態(tài)，對被測模擬信號進(jìn)行持續(xù)的高速采樣，并將采集的數(shù)據(jù)存入采集器中由內(nèi)存RAM構(gòu)成的FIFO中。經(jīng)過Λ T的采樣時(shí)間之后，新存入FIFO中采樣數(shù)據(jù)就會自動地覆蓋AT時(shí)間之前的采樣數(shù)據(jù)。用有效的觸發(fā)信號去啟動時(shí)間常數(shù)為At的延時(shí)電路，延時(shí)電路在經(jīng)過At的延時(shí)之后，產(chǎn)生一個(gè)負(fù)跳變信號結(jié)束采集器的高速數(shù)據(jù)采樣操作。本采集器將外部觸發(fā)信號進(jìn)行延時(shí)后觸發(fā)結(jié)束采樣進(jìn)程的工作模式，克服了爆炸時(shí)刻不確定性困難，實(shí)現(xiàn)了及時(shí)有效完整記錄爆炸過程的功能。其接口電路簡單，采集精度高，非常適合爆炸過程測量的場合，有著廣泛的運(yùn)用前景。
[0031]當(dāng)然，本發(fā)明的采集器不僅僅局限于上述實(shí)施例，在實(shí)際設(shè)計(jì)中本發(fā)明還可省去專門的延時(shí)電路，可將外觸發(fā)信號直接接入采集器中主處理器的某個(gè)引腳，由該外觸發(fā)信號去啟動處理器的某個(gè)定時(shí)器，定時(shí)器的定時(shí)時(shí)間就設(shè)定為At。那么在外觸發(fā)信號有效啟動定時(shí)器后，定時(shí)器就能在經(jīng)過At的延時(shí)后發(fā)生中斷，請求采集器的主處理器去終止采集器的高速采樣操作。
【權(quán)利要求】
1.一種用于檢測爆炸沖擊波的高速數(shù)據(jù)采集器的數(shù)據(jù)采集方法，其特征在于，包括以下步驟: 1)對高速數(shù)據(jù)采集器進(jìn)行初始化，設(shè)定觸發(fā)電路的觸發(fā)電壓閥值，高速數(shù)據(jù)采集器對被測爆炸或坍塌信號進(jìn)行采樣，并將采樣的數(shù)據(jù)存入FIFO中； 2)當(dāng)FIFO存滿采樣數(shù)據(jù)后，將采樣數(shù)據(jù)存滿FIFO的時(shí)間設(shè)為AT;繼續(xù)采樣，每經(jīng)過Δ T秒，采樣數(shù)據(jù)將存滿FIFO，新存入FIFO的采樣數(shù)據(jù)自動覆蓋FIFO中原有的采樣數(shù)據(jù)，如此循環(huán)，不斷地采集數(shù)據(jù)； 3)觸發(fā)電路將采集器采樣的被測爆炸或坍塌信號與設(shè)定的觸發(fā)電壓閥值進(jìn)行比較，輸出觸發(fā)信號，當(dāng)被測爆炸或坍塌信號小于觸發(fā)電壓閥值時(shí)，觸發(fā)信號無效，返回步驟2)，當(dāng)被測爆炸或坍塌信號等于或大于觸發(fā)電壓閥值時(shí)，觸發(fā)信號有效，進(jìn)行步驟4)； 4)用步驟3)中的有效觸發(fā)信號去啟動采集器中的延時(shí)時(shí)間為At的單穩(wěn)延時(shí)電路，延時(shí)電路在經(jīng)過At的延時(shí)之后，產(chǎn)生一個(gè)負(fù)跳變沿信號去結(jié)束采集器的數(shù)據(jù)采樣操作； 5)采集器結(jié)束數(shù)據(jù)采樣后，將FIFO中的采樣數(shù)據(jù)上傳給上位機(jī)，上位機(jī)存儲所述采樣數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集方法，其特征在于，令被測爆炸或坍塌過程所持續(xù)的時(shí)間為bt，令被測爆炸或坍塌信號從零上升到觸發(fā)電壓閥值所用的時(shí)間為btl，則AT^ Δ t+btl, Δ t ^ bt - btl。
3.根據(jù)權(quán)利要求1或2所述的數(shù)據(jù)采集方法，其特征在于，步驟2)中的，X為FIFO的內(nèi)存容量，Y為采樣速度，Z為采集器的ADC采樣精度。
4.實(shí)現(xiàn)權(quán)利要求1方法的高速數(shù)據(jù)采集器，其特征在于:包括主處理器、觸發(fā)電路、延時(shí)電路、FIFO和用于檢測爆炸或坍塌信號的傳感器，所述傳感器用于將檢測到的爆炸或坍塌信號分別傳遞給主處理器和觸發(fā)電路，所述主處理器用于經(jīng)ADC通道接受傳感器的爆炸或坍塌信號，并將接受到的爆炸或坍塌信號存入FIFO中，所述觸發(fā)電路用于將接收到的爆炸或坍塌信號與設(shè)定的觸發(fā)電壓閥值進(jìn)行比較，輸出觸發(fā)信號控制延時(shí)電路產(chǎn)生脈沖信號，所述延時(shí)電路用于將產(chǎn)生的脈沖信號傳遞給主處理器，控制主處理器的ADC通道結(jié)束數(shù)據(jù)采樣；所述主處理器與一上位機(jī)連接，用于將FIFO中的采樣數(shù)據(jù)上傳給上位機(jī)，所述上位機(jī)用于接收、顯示和存儲主處理器所上傳的采樣數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)采集器，其特征在于:所述FIFO由外部擴(kuò)展RAM構(gòu)成。
6.根據(jù)權(quán)利要求5所述的高速數(shù)據(jù)采集器，其特征在于:所述外部擴(kuò)展RAM采用型號為 CY7C1081DV33 的異步 SRAM。
7.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)采集器，其特征在于:所述主處理器的觸發(fā)電壓閥值信號輸出端與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端之間設(shè)有F/V轉(zhuǎn)換電路和低通濾波電路，所述F/V轉(zhuǎn)換電路包括運(yùn)放U2A、電阻RWl、電阻RW2、電阻R5、電容CWl、電容CW2，所述運(yùn)放U2A的同相輸入端分別與電阻RW2的一端、電容CW2的一端連接，電容CW2的另一端接地，電阻RW2的另一端分別與電阻RWl的一端、電容CWl的一端連接，電容CWl的另一端接地，電阻RWl的另一端與主處理器的PWM輸出端連接，所述運(yùn)放U2A的反相輸入端與電阻R5的一端連接，電阻R5的另一端與運(yùn)放U2A的輸出端連接，所述低通濾波電路包括運(yùn)放U2B、電阻R6、電阻R7、電阻R8、電容C12、電容C13，運(yùn)放U2B的同相輸入端分別與電阻R7的一端、電容C12的一端連接，電容C12的另一端接地，電阻R7的另一端分別與電阻R6的一端、電容C13的一端連接，電阻R6的另一端與運(yùn)放U2A的輸出端連接，電容C13的另一端分別與運(yùn)放U2B的反相輸入端、運(yùn)放U2B的輸出端連接，運(yùn)放U2B的輸出端與電阻R8的一端連接，電阻R8的另一端分別與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端連接。
8.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)采集器，其特征在于:所述延時(shí)電路包括型號為74LS121的單穩(wěn)態(tài)觸發(fā)器Ul以及電阻R1、電阻R4、電容Cl、電容C2，所述單穩(wěn)態(tài)觸發(fā)器Ul的第5個(gè)引腳與觸發(fā)電路的輸出端連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第10個(gè)引腳與電容Cl的一端連接，電容Cl的另一端分別與電阻Rl的一端、單穩(wěn)態(tài)觸發(fā)器Ul的第11個(gè)引腳連接，電阻Rl的另一端與電源VCC連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第14個(gè)引腳與電源VCC連接，所述單穩(wěn)態(tài)觸發(fā)器Ul的第3、4個(gè)引腳接地，所述單穩(wěn)態(tài)觸發(fā)器Ul的第6個(gè)引腳與電容C2的一端、電阻R4的一端連接，電容C2的另一端接地，電阻R4的另一端與觸發(fā)電路的觸發(fā)電壓閥值信號輸入端連接。
9.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)采集器，其特征在于:所述主處理器采用型號為STM32F103R6T7 的 MCU 模塊。
10.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)采集器，其特征在于:所述觸發(fā)電路采用型號為LM193的比較器U1A。
【文檔編號】G05B19/042GK104238405SQ201410421498
【公開日】2014年12月24日 申請日期:2014年8月25日 優(yōu)先權(quán)日:2014年8月25日
【發(fā)明者】尹軍, 湯碧紅, 何慶華, 顏樂先, 任新生, 徐力, 萇飛霸, 潘克新 申請人:中國人民解放軍第三軍醫(yī)大學(xué)第三附屬醫(yī)院