一種電壓調(diào)整電路的制作方法
【專利摘要】本發(fā)明公開了一種電壓調(diào)整電路，包括一運(yùn)算放大器，第一反饋電阻、第二反饋電阻，其中第一反饋電阻一端接運(yùn)算放大器的輸出端，第一反饋電阻的另一端接第二反饋電阻的一端，并與運(yùn)算放大器的負(fù)輸入端連接；第二反饋電阻的第二端口接地；運(yùn)算放大器的正輸入端接一預(yù)先設(shè)定的參考電壓；該電壓調(diào)整電路包括一路可調(diào)電流源支路，其一端接至第一反饋電阻和第二反饋電阻的連接點(diǎn)。本發(fā)明可以避免常見的技術(shù)方案中開關(guān)電阻對(duì)調(diào)整后輸出電壓精度的不利影響，提高了調(diào)整電壓的精度，優(yōu)化了輸出電壓的溫度和電壓特性，節(jié)約了芯片面積。
【專利說明】-種電壓調(diào)整電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于集成電路，特別涉及集成電路的電壓調(diào)整電路。

【背景技術(shù)】
[0002] 集成電路片上的電壓基準(zhǔn)一般由帶隙基準(zhǔn)產(chǎn)生，通常輸出約為1.2V;為了在片上 能夠產(chǎn)生多種不同大小電壓或者微調(diào)電壓提高電壓精度，需要在帶隙基準(zhǔn)后面再接電壓調(diào) 整器。一個(gè)常見的電壓調(diào)整器如附圖1所示，由一個(gè)運(yùn)算放大器OPAl組成，和反饋電阻Rla 和Rlb組成；輸入電壓為VBGl，則輸出電壓VREFl = VBGl* (1+Rla/Rlb);考慮到芯片制造中 器件的離散性，實(shí)際上輸入電壓會(huì)偏離理想的VREFl值，因此需要一個(gè)修調(diào)電阻串Rtl ;Rtl 一般由電阻和開關(guān)組成，如圖一所示包括電阻Rtl?Rt3,以及開關(guān)SWtl?SWt3 ;如果開關(guān) 上有電流流過時(shí)，則開關(guān)的有限電阻將引入到VREFl中；開關(guān)一般由MOS管組成，其等效電 阻RON具有較大的溫度系數(shù)和電壓系數(shù)，因此RON將使得VREFl的溫度特性和電壓特性變 差；或者為了將RON減小則需要增大MOS管的面積，使得芯片的成本增加；特別是當(dāng)電壓修 調(diào)的精度較高時(shí)，要求Rtl的步長(zhǎng)很小，則相應(yīng)要求RON也非常小，使得開關(guān)的MOS管的面 積變得相當(dāng)顯著。


【發(fā)明內(nèi)容】

[0003] 為解決上述問題，本發(fā)明的目的在于提供一種電壓調(diào)整電路，可以避免在其調(diào)整 后輸出電壓中引入開關(guān)電阻的影響，從而提高電壓修調(diào)精度，優(yōu)化輸出電壓的溫度電壓特 性,減小芯片面積。
[0004] 為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下。
[0005] -種電壓調(diào)整電路，包括一運(yùn)算放大器，第一反饋電阻、第二反饋電阻，其中第一 反饋電阻一端接運(yùn)算放大器的輸出端，第一反饋電阻的另一端接第二反饋電阻的一端，并 與運(yùn)算放大器的負(fù)輸入端連接；第二反饋電阻的第二端口接地；運(yùn)算放大器的正輸入端接 一預(yù)先設(shè)定的參考電壓；其特征在于，還包括一路可調(diào)電流源支路，其一端接至第一反饋電 阻和第二反饋電阻的連接點(diǎn)。
[0006] 所述可調(diào)電流源采用上述預(yù)先設(shè)定的參考電壓偏置一電阻產(chǎn)生，而所述第一、第 二反饋電阻采用和該電阻同一類型的電阻。
[0007] 具體地說，所述的可調(diào)電流源采用零溫度系數(shù)電流，所述第一第二反饋電阻采用 同一類型的零溫度系數(shù)電阻。
[0008] 所述零溫度系數(shù)電流由一 PTAT電流和一 CTAT電流相加而成。
[0009] 所述PTAT電流由一帶隙電壓偏置一電阻產(chǎn)生，該電阻和第一反饋電阻是相同類 型。
[0010] 所述CTAT電流由三極管VBE電壓偏置一電阻產(chǎn)生，該電阻和第一反饋電阻是相同 類型。
[0011] 所述零溫度系數(shù)電阻采用PPOLY電阻。
[0012] 本發(fā)明所實(shí)現(xiàn)的電壓調(diào)整電路，可以避免常見的技術(shù)方案中開關(guān)電阻對(duì)調(diào)整后輸 出電壓精度的不利影響，提高了調(diào)整電壓的精度，優(yōu)化了輸出電壓的溫度和電壓特性，節(jié)約 了芯片面積。

【專利附圖】

【附圖說明】
[0013] 圖1是現(xiàn)有技術(shù)所實(shí)施的電路圖。
[0014] 圖2是本發(fā)明第一種實(shí)施方式的電路圖。
[0015] 圖3是圖2中本發(fā)明所實(shí)施電路中It2的具體實(shí)施電路圖。
[0016] 圖4是本發(fā)明第二種實(shí)施方式的電路圖。
[0017] 圖5是圖4中本發(fā)明所實(shí)施電路中It2的具體實(shí)施電路圖。

【具體實(shí)施方式】
[0018] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0019] 請(qǐng)參照?qǐng)D2所示，參見圖2,所示為本發(fā)明的優(yōu)選實(shí)施例一，其中0PA2是運(yùn)算放大 器，其正輸入端INP2輸入VBG2 ;VBG2是輸入的預(yù)先設(shè)定的參考電壓，例如I. 2V的帶隙基準(zhǔn) 電壓；0PA2的輸出端0UT2輸出電壓為VREF2 ;第一反饋電阻R2a -端接0UT2,另一端與第 二反饋電阻R2b連接；電阻R2a和R2b的公共連接點(diǎn)為FB2,同時(shí)接至0PA2的負(fù)輸入端；同 時(shí)，還有一電流源It2 (表達(dá)方便起見，設(shè)其電流大小亦為It2)，其上端接至電源VDD，下端 連至FB2。
[0020] VREF2 = VBG2 · (1+R2a/R2b)-It2 · R2a
[0021] 因此，調(diào)節(jié)It2的大小就可以調(diào)節(jié)VREF2的大小。由于電流It2相比圖1中開關(guān) 的電阻在工藝離散性及溫度、電壓特性方面更加可控，因此通過It2調(diào)節(jié)VREF2比采用圖1 通過電阻+開關(guān)的方式更加精確。
[0022] 設(shè)可調(diào)電壓項(xiàng)Vt2 = -It2 · R2a，考慮到It2和R2a的溫度系數(shù)，Vt2也會(huì)具有一 個(gè)有限的溫度系數(shù)；因此最終VREF2的溫度系數(shù)受Vt2影響，其影響的大小取決于Vt2本身 的溫度系數(shù)和Vt2相對(duì)于VBG2的大小。為了減小Vt2的溫度系數(shù)對(duì)VREF2的影響，有必要 減小It2和R2a的溫度系數(shù)。
[0023] 參見圖3,所示為電流源It2的實(shí)施電路，其中IREFA為PTAT(Proportion To Absolute Temperature)參考電流，MAl?MA3為電流鏡，可復(fù)制IREFA電流；而IREFB為 CTAT (Complement To Absolute Temperature)參考電流，MBl ?MB3 為電流鏡，可復(fù)制 IREFB電流；電流鏡MA2和MB2, MA3和MB3按照一定的比例組合成電流It2，
[0024] It2 = a · IREFA+b · IREFB
[0025] SW21和SW22用于調(diào)節(jié)It2的大小，實(shí)現(xiàn)VREF2的可調(diào)。但這個(gè)開關(guān)的電阻并不會(huì) 影響到VREF2本身。電流源It2的輸出連接至FB2節(jié)點(diǎn)。
[0026] 由于IREFA具有正溫度系數(shù)，而IREFB具有負(fù)溫度系數(shù)，因此調(diào)節(jié)a，b的大小，可 獲得零溫度系數(shù)（一階系數(shù)）的It2。 JrJ1
[0027] PTAT電流IREFA具體可通過帶隙電壓一ln(?)偏置一個(gè)電阻產(chǎn)生，該電阻和第一 q 或第二反饋電阻具有同一類型，例如使用PPOLY電阻，該電阻具有非常小的一階溫度系數(shù)； 帶隙電壓表達(dá)式中，k為波爾茲曼常數(shù)，q為電子電荷量，N為一可預(yù)先設(shè)定的比例系數(shù)； CTAT電流可通過三極管的基極-發(fā)射極電壓VBE電壓偏置一個(gè)電阻產(chǎn)生，該電阻亦使用和 第一第二反饋電阻同類型的電阻。通常上述兩種電流可以在帶隙基準(zhǔn)電路中獲得，因此獲 得這兩種電流不會(huì)顯著增加額外的芯片面積。PTAT和CTAT電流的具體產(chǎn)生電路為本專業(yè) 領(lǐng)域人員所熟悉，不再贅述。
[0028] 采用了以上的措施后，最終Vt2具有很小的溫度系數(shù)和電壓系數(shù)，且Vt2的步長(zhǎng)可 以做的很小，從而大大提高了調(diào)整輸出電壓VREF2的精度。
[0029] 參見附圖4,所示為本發(fā)明的優(yōu)選實(shí)施例二，其中0PA3是運(yùn)算放大器，其正輸入端 INP3輸入VBG3 ;VBG3是輸入的預(yù)先設(shè)定的參考電壓，例如I. 2V的帶隙基準(zhǔn)電壓；0PA3的輸 出端0UT3輸出電壓為VREF3 ;第一反饋電阻R3a -端接0UT3,另一端與第二反饋電阻R3b 連接；電阻R3a和R3b的公共連接點(diǎn)為FB3,同時(shí)接至0PA3的負(fù)輸入端；同時(shí)，還有一電流 源It3(表達(dá)方便起見，設(shè)其電流大小亦為It3)，其下端接至電源VDD，上端連至FB3。由電 路知識(shí)可知，
[0030] VREF3 = VBG3 · (1+R3a/R3b)+It3 · R3a
[0031] 因此，調(diào)節(jié)It3的大小就可以調(diào)節(jié)VREF3的大小。設(shè)可調(diào)電壓項(xiàng)Vt3 = It3 *R3a， 出于和實(shí)施例一中同樣的考慮，需要優(yōu)化Vt3的溫度特性。如果Vt3 = c · VBG3,則VREF3 的溫度特性相比VBG3不會(huì)有任何變化，也就是說Vt3不會(huì)影響VREF3的溫度系數(shù)。為了獲 得上述的Vt3,可推導(dǎo)出
[0032] It3 = c · VBG3/R3a
[0033] 圖5所示電路可實(shí)現(xiàn)上述表達(dá)式的It3。
[0034] 參見圖5,所示為電流源It3的具體實(shí)施電路。其中0PA4為運(yùn)算放大器，其正輸入 端INP4接預(yù)先設(shè)定的參考電壓VBG3,其輸出端0UT4接NMOS管M41的漏極和柵極，其負(fù)輸 入端FB4接M41的源極；M41的源極通過電阻R41接至地；由電路知識(shí)可知，流過M41漏源 極的電流為：
[0035] Ids41 = VBG3/R41
[0036] NMOS管M41?M43,以及電阻R41?R43構(gòu)成了電流鏡。電流鏡M42和M43分別 通過開關(guān)SW42和SW43連接至FB3,因此，
[0037] It3 = d · VBG3/R41
[0038] 開關(guān)可用于調(diào)整電流鏡映射系數(shù)d，即調(diào)整It3大小。所以最終
[0039] Vt3 = d · VBG3 · R3a/R41
[0040] 電阻R3a和R41具有相同類型，因此R3a/R41具有零溫度系數(shù)，所以Vt3具有和 VBG3相同的溫度系數(shù)。
[0041] 采用了以上的措施后，最終Vt3具有很小的溫度系數(shù)和電壓系數(shù)，且Vt3的步長(zhǎng)可 以做的很小，從而大大提高了調(diào)整輸出電壓VREF3的精度。
[0042] 總之，本發(fā)明所實(shí)現(xiàn)的電壓調(diào)整電路，提高了調(diào)整電壓的精度，優(yōu)化了輸出電壓的 溫度和電壓特性，節(jié)約了芯片面積。
[0043] 而且本發(fā)明所實(shí)施的結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)，能夠大幅度降低成本，從而達(dá)到節(jié)省芯 片成本的目的。
[0044] 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種電壓調(diào)整電路，包括一運(yùn)算放大器，第一反饋電阻、第二反饋電阻，其中第一反 饋電阻一端接運(yùn)算放大器的輸出端，第一反饋電阻的另一端接第二反饋電阻的一端，并與 運(yùn)算放大器的負(fù)輸入端連接；第二反饋電阻的第二端口接地；運(yùn)算放大器的正輸入端接一 預(yù)先設(shè)定的參考電壓；其特征在于，還包括一路可調(diào)電流源支路，其一端接至第一反饋電阻 和第二反饋電阻的連接點(diǎn)。
2. 如權(quán)利要求1所述的電壓調(diào)整電路，其特征在于所述可調(diào)電流源采用上述預(yù)先設(shè)定 的參考電壓偏置一電阻產(chǎn)生，而所述第一、第二反饋電阻采用和該電阻同一類型的電阻。
3. 如權(quán)利要求2所述的電壓調(diào)整電路，其特征在于具體地說，所述的可調(diào)電流源采用 零溫度系數(shù)電流，所述第一第二反饋電阻采用同一類型的零溫度系數(shù)電阻。
4. 如權(quán)利要求3所述的電壓調(diào)整電路，其特征在于所述零溫度系數(shù)電流由一 PTAT電流 和一 CTAT電流相加而成。
5. 如權(quán)利要求4所述的電壓調(diào)整電路，其特征在于所述PTAT電流由一帶隙電壓偏置一 電阻產(chǎn)生，該電阻和第一反饋電阻是相同類型。
6. 如權(quán)利要求4所述的電壓調(diào)整電路，其特征在于所述CTAT電流由三極管VBE電壓偏 置一電阻產(chǎn)生，該電阻和第一反饋電阻是相同類型。
7. 如權(quán)利要求3所述的電壓調(diào)整電路，其特征在于所述零溫度系數(shù)電阻采用PPOLY電 阻。
【文檔編號(hào)】G05F1/567GK104238618SQ201410502798
【公開日】2014年12月24日 申請(qǐng)日期:2014年9月26日 優(yōu)先權(quán)日:2014年9月26日
【發(fā)明者】李曉 申請(qǐng)人:深圳市芯?？萍加邢薰?br>