一種cmos器件的抗閂鎖電路的制作方法
【專利摘要】本發(fā)明公開了一種CMOS器件的抗閂鎖電路，該電路包括：電流檢測(cè)電路，用于實(shí)時(shí)檢測(cè)CMOS器件的工作電流，并將CMOS器件的工作電流轉(zhuǎn)換為輸出電壓，發(fā)送給電壓比較電路；電壓比較電路，用于將輸出電壓與基準(zhǔn)電壓進(jìn)行比較，若輸出電壓大于基準(zhǔn)電壓，則輸出第一控制信號(hào)給電壓控制電路，若輸出電壓小于基準(zhǔn)電壓，則輸出第二控制信號(hào)給電壓控制電路；電壓控制電路，用于在收到第一控制信號(hào)時(shí)，停止向CMOS器件輸出工作電壓；在收到第二控制信號(hào)時(shí)，繼續(xù)向CMOS器件輸出工作電壓。本發(fā)明的CMOS器件的抗閂鎖電路，結(jié)構(gòu)簡(jiǎn)單、可靠性高，能對(duì)易發(fā)生閂鎖的CMOS器件提供實(shí)時(shí)的安全防護(hù)，提高CMOS器件空間單粒子環(huán)境適應(yīng)能力。
【專利說明】—種CMOS器件的抗閂鎖電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，具體涉及一種CMOS器件的抗閂鎖電路。

【背景技術(shù)】
[0002]單粒子閂鎖是發(fā)生于體硅CMOS器件的一種極具危害性的空間輻射效應(yīng)。由空間高能帶電粒子引起的CMOS器件單粒子閂鎖，在衛(wèi)星工程中已日益受到重視。由于體硅CMOS制造工藝自身不可避免的特點(diǎn)，體娃CMOS器件存在一個(gè)固有的p-n-p-n四層結(jié)構(gòu),形成一個(gè)寄生可控硅，在適當(dāng)條件觸發(fā)下，P阱電阻或襯底電阻上的壓降可能導(dǎo)通寄生的三極管并維持飽和狀態(tài)，從而在CMOS器件內(nèi)部產(chǎn)生大電流并形成CMOS器件的閂鎖。
[0003]CMOS器件廣泛應(yīng)用與航天產(chǎn)品的電路中，CMOS器件一旦發(fā)生單粒子閂鎖，會(huì)對(duì)航天產(chǎn)品造成很大的潛在危害，例如:發(fā)生單粒子閂鎖的器件可能被閂鎖產(chǎn)生的大電流燒毀，發(fā)生閂鎖的器件所使用的星上二次電源可能被突然驟增的負(fù)載電流所損壞以及發(fā)生閂鎖的CMOS器件所用二次電源受閂鎖影響導(dǎo)致輸出電壓變化時(shí)，使用同一電源的其他器件的工作可能受到影響等。
[0004]現(xiàn)有技術(shù)中，為了提高復(fù)雜輻照環(huán)境下CMOS器件的在軌適應(yīng)、生存能力，一般均采用增加等效鋁厚度或局部使用防護(hù)材料的設(shè)計(jì)策略，這樣的方案越來(lái)越不適合航天產(chǎn)品和設(shè)備的小型化、輕量化趨勢(shì)。因此，亟需一種簡(jiǎn)單有效的對(duì)CMOS器件的閂鎖進(jìn)行防護(hù)的技術(shù)方案。


【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種CMOS器件的抗閂鎖電路，能夠有效的對(duì)CMOS器件的閂鎖進(jìn)行防護(hù)，防止閂鎖對(duì)CMOS器件造成損害。
[0006]為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0007]本發(fā)明提供了一種CMOS器件的抗閂鎖電路，該電路包括:電壓控制電路，電流檢測(cè)電路和電壓比較電路；
[0008]電流檢測(cè)電路，用于實(shí)時(shí)檢測(cè)CMOS器件的工作電流，并將CMOS器件的工作電流轉(zhuǎn)換為輸出電壓，發(fā)送給電壓比較電路；
[0009]電壓比較電路，用于將輸出電壓與基準(zhǔn)電壓進(jìn)行比較，若輸出電壓大于基準(zhǔn)電壓，則輸出第一控制信號(hào)給電壓控制電路，若輸出電壓小于基準(zhǔn)電壓，則輸出第二控制信號(hào)給電壓控制電路；
[0010]電壓控制電路，用于在收到第一控制信號(hào)時(shí)，停止向CMOS器件輸出工作電壓；在收到第二控制信號(hào)時(shí)，繼續(xù)向CMOS器件輸出工作電壓。
[0011]可選地，電流檢測(cè)電路包括:采樣電阻R1、分壓電阻R2、R3、R4、R5以及調(diào)整電阻R6、R7、R8、R9和運(yùn)算放大器；其中，
[0012]采樣電阻Rl串聯(lián)在CMOS器件和電壓控制電路之間；
[0013]采樣電阻Rl的兩端分別連接分壓電阻R2和R3的一端；
[0014]分壓電阻R2的另一端連接分壓電阻R4的一端，分壓電阻R4的另一端接地；
[0015]分壓電阻R3的另一端連接分壓電阻R5的一端，分壓電阻R5的另一端接地；
[0016]分壓電阻R2和R4的連接端與調(diào)整電阻R6的一端連接；
[0017]分壓電阻R3和R5的連接端與調(diào)整電阻R7的一端連接；
[0018]調(diào)整電阻R6的另一端連接調(diào)整電阻R8的一端，調(diào)整電阻R8的另一端連接運(yùn)算放大器NI的輸出端；
[0019]調(diào)整電阻R7的另一端連接調(diào)整電阻R9的一端，調(diào)整電阻R9的另一端接地；
[0020]調(diào)整電阻R6和R8的連接端與運(yùn)算放大器NI的同相輸入端連接；
[0021]調(diào)整電阻R7和R9的連接端與運(yùn)算放大器NI的反相輸入端連接；
[0022]運(yùn)算放大器NI的輸出端與電壓比較電路的輸入端連接。
[0023]可選地，采樣電阻Rl的取值根據(jù)CMOS器件的工作電流確定；
[0024]采樣電阻Rl可以為:一個(gè)或者多個(gè)；
[0025]當(dāng)采樣電阻Rl為多個(gè)時(shí)，多個(gè)采樣電阻Rl之間并聯(lián)。
[0026]可選地，分壓電阻R2和R4的阻值，根據(jù)采樣電阻Rl兩端的電壓值與運(yùn)算放大器NI的工作電壓確定；
[0027]分壓電阻R3的阻值等于分壓電阻R2的阻值，分壓電阻R5的阻值等于分壓電阻R4的阻值。
[0028]可選地，運(yùn)算放大器NI的放大倍數(shù)根據(jù)分壓后加載在調(diào)整電阻R6和R8之間的壓差與比較器N2的基準(zhǔn)電壓之間的關(guān)系確定；
[0029]調(diào)整電阻R6、R9的阻值根據(jù)運(yùn)算放大器NI的放大倍數(shù)確定；
[0030]調(diào)整電阻R7的阻值等于調(diào)整電阻R6的阻值，調(diào)整電阻R9的阻值等于調(diào)整電阻R8的阻值。
[0031]可選地，電壓比較電路包括:比較器N2、限流電阻RlO和Rll ；
[0032]限流電阻RlO的一端連接運(yùn)算放大器NI的輸出端，另一端接入比較器N2的同相輸入端；
[0033]比較器N2的反相輸入端輸入基準(zhǔn)電壓；
[0034]限流電阻Rll的一端連接比較器N2的輸出端，另一端連接電壓控制電路的輸入端。
[0035]可選地，限流電阻R10、R11的阻值，根據(jù)運(yùn)算放大器NI和比較器N2的工作電壓選取。
[0036]可選地，基準(zhǔn)電壓取值為比較器N2的工作電壓值的1/2。
[0037]可選地，電壓控制電路包括輸出可控的DC/DC轉(zhuǎn)換器件。
[0038]可選地，CMOS器件為體硅CMOS器件。
[0039]本發(fā)明的這種CMOS器件的抗閂鎖電路，通過實(shí)時(shí)檢測(cè)CMOS器件的工作電流；將CMOS器件的工作電流,轉(zhuǎn)換成輸出電壓,并將輸出電壓與預(yù)設(shè)電壓進(jìn)行比較，若輸出電壓大于基準(zhǔn)電壓，則停止輸出工作電流到CMOS器件。該抗閂鎖電路可實(shí)時(shí)高精度檢測(cè)CMOS器件電路的工作電流，實(shí)現(xiàn)CMOS器件電路快速實(shí)時(shí)防護(hù)；并且本電路簡(jiǎn)單、可靠性高，增強(qiáng)了航天產(chǎn)品中CMOS器件在復(fù)雜輻射環(huán)境下的防護(hù)能力。

【專利附圖】

【附圖說明】
[0040]圖1是本發(fā)明一個(gè)實(shí)施例提供的一種CMOS器件的抗閂鎖電路的結(jié)構(gòu)框圖；
[0041]圖2是本發(fā)明一個(gè)實(shí)施例提供的一種CMOS器件的抗閂鎖電路的電路圖。

【具體實(shí)施方式】
[0042]本發(fā)明的核心思想是:利用采樣電阻串聯(lián)在CMOS器件供電端，CMOS器件工作時(shí)，實(shí)時(shí)檢測(cè)CMOS器件的工作電流，通過電流檢測(cè)電路，將CMOS器件的工作電流轉(zhuǎn)換成一個(gè)合理的輸出電壓VO，該電壓值在CMOS器件正常工作時(shí)，低于比較器基準(zhǔn)電壓Vl ;在CMOS器件發(fā)生閂鎖的條件下，高于比較器基準(zhǔn)電壓VI。通過比較器的輸出控制電平的變化來(lái)輸出控制信號(hào)=CMOS器件正常工作時(shí)，運(yùn)算放大器NI的輸出電壓VO <基準(zhǔn)電壓VI，比較器N2的輸出控制電平為低電平；CM0S器件閂鎖時(shí)，運(yùn)算放大器NI的輸出電壓VO >基準(zhǔn)電壓VI，比較器N2的輸出控制電平為高電平。將比較器輸出的控制信號(hào)送到電壓控制電路的控制端，高電平關(guān)斷電壓控制電路的工作電壓的輸出，CMOS閂鎖的大電流失去來(lái)源，從而解除閂鎖。
[0043]本發(fā)明提供了一種CMOS器件的抗閂鎖電路，圖1是本發(fā)明一個(gè)實(shí)施例提供的一種抗閂鎖電路的結(jié)構(gòu)框圖；參見圖1，該CMOS器件的抗閂鎖電路100包括:電壓控制電路101，電流檢測(cè)電路102和電壓比較電路103 ；
[0044]電流檢測(cè)電路102，用于實(shí)時(shí)檢測(cè)CMOS器件的工作電流，并將CMOS器件的工作電流轉(zhuǎn)換為輸出電壓，發(fā)送給電壓比較電路103 ；
[0045]電壓比較電路103,用于將輸出電壓與基準(zhǔn)電壓進(jìn)行比較,若輸出電壓大于基準(zhǔn)電壓，則輸出第一控制信號(hào)給電壓控制電路101,若輸出電壓小于基準(zhǔn)電壓,則輸出第二控制信號(hào)給電壓控制電路101 ；
[0046]電壓控制電路101,用于在收到第一控制信號(hào)時(shí),停止向CMOS器件輸出工作電壓；在收到第二控制信號(hào)時(shí)，繼續(xù)向CMOS器件輸出工作電壓。
[0047]本發(fā)明一個(gè)實(shí)施例提供的CMOS器件抗閂鎖電路，通過對(duì)CMOS器件工作電流的實(shí)時(shí)檢測(cè)，能在CMOS器件發(fā)生閂鎖時(shí)進(jìn)行防護(hù)，提高了 CMOS器件在復(fù)雜單粒子環(huán)境下的適應(yīng)生存能力，增強(qiáng)了航天產(chǎn)品和設(shè)備的可靠性、安全性。
[0048]圖2是本發(fā)明一個(gè)實(shí)施例提供的一種CMOS器件的抗閂鎖電路的電路圖，參見圖2，在本實(shí)施例中，電流檢測(cè)電路包括:采樣電阻R1、分壓電阻R2、R3、R4、R5以及調(diào)整電阻R6、R7、R8、R9和運(yùn)算放大器；其中，
[0049]采樣電阻Rl串聯(lián)在CMOS器件和電壓控制電路之間；
[0050]采樣電阻Rl的兩端分別連接分壓電阻R2和R3的一端；
[0051]分壓電阻R2的另一端連接分壓電阻R4的一端，分壓電阻R4的另一端接地；
[0052]分壓電阻R3的另一端連接分壓電阻R5的一端，分壓電阻R5的另一端接地；
[0053]分壓電阻R2和R4的連接端與調(diào)整電阻R6的一端連接；
[0054]分壓電阻R3和R5的連接端與調(diào)整電阻R7的一端連接；
[0055]調(diào)整電阻R6的另一端連接調(diào)整電阻R8的一端，調(diào)整電阻R8的另一端連接運(yùn)算放大器NI的輸出端；
[0056]調(diào)整電阻R7的另一端連接調(diào)整電阻R9的一端，調(diào)整電阻R9的另一端接地；
[0057]調(diào)整電阻R6和R8的連接端與運(yùn)算放大器NI的同相輸入端連接；
[0058]調(diào)整電阻R7和R9的連接端與運(yùn)算放大器NI的反相輸入端連接；
[0059]運(yùn)算放大器NI的輸出端與電壓比較電路的輸入端連接。
[0060]參見圖2，在本實(shí)施例中，電壓比較電路包括:比較器N2、限流電阻RlO和Rll ；
[0061]限流電阻RlO的一端連接運(yùn)算放大器NI的輸出端，另一端接入比較器N2的同相輸入端；
[0062]比較器N2的反相輸入端輸入基準(zhǔn)電壓；
[0063]限流電阻Rll的一端連接比較器N2的輸出端，另一端連接電壓控制電路的輸入端。
[0064]電壓控制電路的供電輸入端與電源VCC連接。
[0065]參見圖2，本發(fā)明的這種CMOS器件的抗閂鎖電路的具體工作過程是:CM0S器件工作時(shí)，工作電流流經(jīng)采樣電阻R1，產(chǎn)生一個(gè)壓降；該壓降通過包括電阻R2-R5的分壓電路，按比例降低，該比例為R2/(R2+R4)。分壓電路中，R3 = R2、R5 = R4，分壓電路將采樣電阻Rl兩端的電壓降至運(yùn)算放大器NI的正常工作范圍內(nèi)，通過運(yùn)放放大后輸出，從而實(shí)現(xiàn)了電流到電壓的轉(zhuǎn)換。
[0066]通過上述電流檢測(cè)電路，可以將CMOS器件的工作電流轉(zhuǎn)換成一個(gè)合理的輸出電壓V0。在CMOS器件正常工作時(shí)，該輸出電壓值VO低于比較器基準(zhǔn)電壓VI，IV以上；在閂鎖條件下，高于比較器基準(zhǔn)電壓VI，IV以上。電壓比較電路中的比較器N2的輸出控制電平信號(hào):CM0S器件正常工作時(shí)，由于輸出電壓值VO <基準(zhǔn)電壓VI，比較器N2輸出控制電平為低電平，比較器N2將該低電平信號(hào)發(fā)送給電壓控制電路，其中，該低電平信號(hào)為第二控制信號(hào)；電壓控制電路繼續(xù)向CMOS器件輸出工作電壓，CMOS器件正常工作。當(dāng)CMOS器件發(fā)生閂鎖時(shí)，由于輸出電壓VO >基準(zhǔn)電壓VI，比較器的輸出控制電平為高電平，比較器N2將該高電平信號(hào)輸出到電壓控制電路的輸入端，該高電平信號(hào)為第一控制信號(hào)；電壓控制電路根據(jù)該第一控制信號(hào)關(guān)斷其輸出，CMOS器件發(fā)生閂鎖的大電流失去來(lái)源，從而保護(hù)CMOS器件不被燒毀。
[0067]在本實(shí)施例中，電壓控制電路包括:輸出可控的DC/DC轉(zhuǎn)換器件。DC/DC轉(zhuǎn)換器件的型號(hào)為MSK系列或者Inter point系列或者VPT系列或者其他同類型的器件。在實(shí)際應(yīng)用時(shí)，可根據(jù)具體的需要進(jìn)行選擇。
[0068]具體地，在本實(shí)施例中，采樣電阻Rl的取值根據(jù)CMOS器件的工作電流來(lái)確定；R1的取值應(yīng)當(dāng)滿足采樣電阻Rl兩端產(chǎn)生的壓降不影響CMOS器件的正常工作。其中，采樣電阻Rl可以是RX21系列的精密電阻，包括但不僅限于碳膜繞線精密電阻。在本發(fā)明的其他實(shí)施例中，采樣電阻Rl可以為:一個(gè)或者多個(gè)；當(dāng)采樣電阻Rl為多個(gè)時(shí)，多個(gè)采樣電阻Rl之間并聯(lián)。
[0069]在本實(shí)施例中，分壓電阻R2、R4的阻值根據(jù)采樣電阻Rl兩端的電壓值與運(yùn)算放大器NI的工作電壓來(lái)選取。分壓電阻R2、R4應(yīng)當(dāng)滿足分壓后加載在調(diào)整電阻R6輸入端的電壓值低于采樣電阻Rl端電壓2V以上，同時(shí)滿足R6輸入端的電壓低于運(yùn)放NI的工作電壓
1.5V以上。在確定分壓電阻R2、R4的阻值后，令R3 = R2 ；R5 = R4，從而得到電阻R3、R5的阻值。另外，分壓電阻R2-R5，可以是表貼電阻，或者為帶封裝的電阻，封裝形式包括但不限于表貼封裝。分壓電阻R2-R5也可以是不帶封裝的薄膜電阻，如果電阻R2-R5采用薄膜電阻時(shí)，使用的薄膜材料包括但不限于氮化鉭(TaN)材料。在實(shí)際應(yīng)用時(shí)，可根據(jù)具體的需要進(jìn)行選擇。
[0070]在本實(shí)施例中，根據(jù)分壓后加載在調(diào)整電阻R6和R8之間的壓差與后續(xù)比較器的基準(zhǔn)電壓Vl之間的關(guān)系，確定運(yùn)放NI的放大倍數(shù)(即R9/R6)，電阻R6、R8的阻值應(yīng)當(dāng)滿足:在CMOS器件正常工作條件下，運(yùn)放NI的輸出電壓VO比基準(zhǔn)電壓Vl低IV以上。根據(jù)具體應(yīng)用所需的放大倍數(shù)即可確定R6、R9的阻值。確定R6、R9阻值后，電阻R7的取值為:R7 = R6 ；電阻R8的取值為:R8 = R9，得到電阻R7和R8阻值。另外，調(diào)整電阻R6?R9，可以是表貼電阻或者調(diào)整電阻R6?R9可為帶封裝的電阻，具體的封裝形式包括但不限于表貼封裝。調(diào)整電阻R6?R9也可以是不帶封裝的薄膜電阻，所使用的薄膜材料包括但不限于氮化鉭(TaN)材料。在實(shí)際應(yīng)用時(shí)，可根據(jù)具體的需要進(jìn)行選擇。
[0071]在本實(shí)施例中，根據(jù)運(yùn)放N1、比較器N2的工作電壓設(shè)置，選取限流電阻R10、R11的阻值。電阻R10、R11應(yīng)當(dāng)滿足:防止運(yùn)算放大器N1、比較器N2器件的I/O 口瞬態(tài)大電流對(duì)器件的損傷?？蛇x地，RlO和Rll取值均為IK Ω。
[0072]運(yùn)算放大器NI包含但不限于LM158系列運(yùn)放。比較器N2是LM158或者LM124或者LM224系列運(yùn)放。在實(shí)際應(yīng)用時(shí)，可根據(jù)具體的需要進(jìn)行選擇。
[0073]在本實(shí)施例中，判斷CMOS器件是否發(fā)生閂鎖的基準(zhǔn)電壓，是根據(jù)比較器N2工作電壓選取的，若比較器N2的工作電壓為VC，則比較器N2的基準(zhǔn)電壓值Vl —般選取為VC/2，同時(shí)，比較器N2的輸出高電平應(yīng)當(dāng)不低于3.5V。
[0074]在本實(shí)施例中，CMOS器件為體硅CMOS器件，該CMOS器件可以是AD、DA、FPGA、DSP、RAM器件。
[0075]綜上，本發(fā)明的這種CMOS器件的抗閂鎖電路，通過對(duì)CMOS器件工作電流提供實(shí)時(shí)檢測(cè)，CMOS器件在軌運(yùn)行如果發(fā)生單粒子閂鎖，電流檢測(cè)電路檢測(cè)到CMOS器件的工作電流增大，危及器件安全時(shí)，啟動(dòng)防護(hù)機(jī)制:電壓比較電路輸出高電平(第一控制信號(hào))，電壓控制電路根據(jù)該第一控制信號(hào)關(guān)斷電壓控制電路的輸出，切斷CMOS器件發(fā)生閂鎖的大電流來(lái)源實(shí)現(xiàn)對(duì)CMOS器件的實(shí)時(shí)保護(hù)。本發(fā)明的抗閂鎖電路簡(jiǎn)單、可靠性高，可實(shí)時(shí)高精度檢測(cè)CMOS電路的工作電流，對(duì)CMOS電路閂鎖的快速實(shí)時(shí)防護(hù)，增強(qiáng)了宇航產(chǎn)品中CMOS器件在復(fù)雜輻射環(huán)境下的防護(hù)能力。另外，該電路結(jié)構(gòu)簡(jiǎn)單，未增加宇航產(chǎn)品的重量和體積，適應(yīng)宇航產(chǎn)品小型化和輕量化的發(fā)展趨勢(shì)。
[0076]以上僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種(:103器件的抗閂鎖電路，其特征在于，該電路包括:電壓控制電路，電流檢測(cè)電路和電壓比較電路； 所述電流檢測(cè)電路，用于實(shí)時(shí)檢測(cè)所述0103器件的工作電流，并將所述0103器件的工作電流轉(zhuǎn)換為輸出電壓，輸出給所述電壓比較電路； 所述電壓比較電路，用于將所述電流檢測(cè)電路輸出的輸出電壓與基準(zhǔn)電壓進(jìn)行比較，若所述輸出電壓大于所述基準(zhǔn)電壓，則輸出第一控制信號(hào)給所述電壓控制電路，若所述輸出電壓小于所述基準(zhǔn)電壓，則輸出第二控制信號(hào)給所述電壓控制電路； 所述電壓控制電路，用于在收到所述第一控制信號(hào)時(shí)，停止向所述(:103器件輸出工作電壓；在收到所述第二控制信號(hào)時(shí)，繼續(xù)向所述0103器件輸出工作電壓。
2.如權(quán)利要求1所述的(:103器件的抗閂鎖電路，其特征在于，所述電流檢測(cè)電路包括:采樣電阻81、分壓電阻03、財(cái)、陽(yáng)以及調(diào)整電阻冊(cè)、08、四和運(yùn)算放大器附；其中， 所述采樣電阻町串聯(lián)在所述0103器件和所述電壓控制電路之間； 所述采樣電阻町的兩端分別連接分壓電阻以和…的一端； 所述分壓電阻以的另一端連接所述分壓電阻財(cái)?shù)囊欢?，所述分壓電阻?cái)?shù)牧硪欢私拥兀? 所述分壓電阻…的另一端連接所述分壓電阻85的一端，所述分壓電阻85的另一端接地； 所述分壓電阻以和財(cái)?shù)倪B接端與所述調(diào)整電阻冊(cè)的一端連接； 所述分壓電阻…和陽(yáng)的連接端與所述調(diào)整電阻87的一端連接； 所述調(diào)整電阻冊(cè)的另一端連接所述調(diào)整電阻狀的一端，所述調(diào)整電阻狀的另一端連接所述運(yùn)算放大器附的輸出端； 所述調(diào)整電阻87的另一端連接所述調(diào)整電阻四的一端，所述調(diào)整電阻四的另一端接地； 所述調(diào)整電阻冊(cè)和狀的連接端與所述運(yùn)算放大器附的同相輸入端連接； 所述調(diào)整電阻87和四的連接端與所述運(yùn)算放大器附的反相輸入端連接； 所述運(yùn)算放大器[的輸出端與所述電壓比較電路的輸入端連接。
3.如權(quán)利要求2所述的(:103器件的抗閂鎖電路，其特征在于，采樣電阻町的取值根據(jù)所述0103器件的工作電流確定； 所述采樣電阻町可以為:一個(gè)或者多個(gè)； 當(dāng)所述采樣電阻町為多個(gè)時(shí)，多個(gè)采樣電阻町之間并聯(lián)。
4.如權(quán)利要求2所述的0103器件的抗閂鎖電路，其特征在于， 所述分壓電阻以和財(cái)?shù)淖柚?，根?jù)所述采樣電阻町兩端的電壓值與運(yùn)算放大器附的工作電壓確定； 分壓電阻…的阻值等于所述分壓電阻82的阻值，分壓電阻85的阻值等于所述分壓電阻尺4的阻值。
5.如權(quán)利要求2所述的0103器件的抗閂鎖電路，其特征在于， 所述運(yùn)算放大器附的放大倍數(shù)根據(jù)分壓后加載在所述調(diào)整電阻冊(cè)和狀之間的壓差與所述比較器吧的基準(zhǔn)電壓之間的關(guān)系確定； 所述調(diào)整電阻冊(cè)、四的阻值根據(jù)所述運(yùn)算放大器附的放大倍數(shù)確定； 調(diào)整電阻87的阻值等于所述調(diào)整電阻冊(cè)的阻值，調(diào)整電阻四的阻值等于所述調(diào)整電阻尺8的阻值。
6.如權(quán)利要求1所述的(:103器件的抗閂鎖電路，其特征在于，所述電壓比較電路包括:比較器吧、限流電阻610和尺11 ； 所述限流電阻[0的一端連接所述運(yùn)算放大器附的輸出端，另一端接入所述比較器吧的同相輸入端； 所述比較器吧的反相輸入端輸入所述基準(zhǔn)電壓； 所述限流電阻[1的一端連接所述比較器吧的輸出端，另一端連接所述電壓控制電路的輸入端。
7.如權(quán)利要求6所述的0103器件的抗閂鎖電路，其特征在于，所述限流電阻町0、[1的阻值，根據(jù)所述運(yùn)算放大器附和所述比較器吧的工作電壓選取。
8.如權(quán)利要求6所述的0103器件的抗閂鎖電路，其特征在于，所述基準(zhǔn)電壓取值為所述比較器吧的工作電壓值的1/2。
9.如權(quán)利要求1所述的0103器件的抗閂鎖電路，其特征在于，所述電壓控制電路包括輸出可控的0(:/0(:轉(zhuǎn)換器件。
10.如權(quán)利要求1-9任一項(xiàng)所述的0103器件的抗閂鎖電路，其特征在于，所述0103器件為體硅0103器件。
【文檔編號(hào)】G05F1/56GK104375549SQ201410603418
【公開日】2015年2月25日 申請(qǐng)日期:2014年10月30日 優(yōu)先權(quán)日:2014年10月30日
【發(fā)明者】孟俊鋒, 楊德遠(yuǎn) 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第三十六研究所