基準穩(wěn)壓電路【技術領域】本發(fā)明涉及一種穩(wěn)壓電路。特別地，本發(fā)明涉及一種利用開關電容的基準穩(wěn)壓源電路。【

背景技術：
】由于工作于亞閾值區(qū)的MOS晶體管能夠使電路的供應電壓低于閾值(Vth)，因而，近幾年來，消耗極低功耗的亞閾值集成電路設計技術正受到越來越廣泛的關注，并得到越來越多的研究和探索。作為這種集成電路的關鍵組成部分，電壓基準對電路的表現(xiàn)起了決定性作用?？傮w上，這類集成電路對基準穩(wěn)壓源有兩個要求：(1)低的輸出(＜Vth)；(2)電路消耗極低功耗。通常的方法實現(xiàn)低的輸出是用電阻分壓，如此設計的缺點是硅片面積和功耗的折中總是存在。一個解決方法是用開關電容技術，只用一個雙極晶體管實現(xiàn)穩(wěn)定的基準穩(wěn)壓源輸出。此方法具有以下優(yōu)點：(1)放大器的失調能被消除；(2)基準穩(wěn)壓源的實施只用一個晶體管，這樣節(jié)約了芯片面積，并且減小了器件之間的失配的影響；(3)電容比電阻匹配得更好并且占用更少的面積；(4)偏置電流不需要大電阻。電容分壓代替電阻分壓不僅實現(xiàn)低的輸出電壓，而且也保證了電路極低的功耗。另一種解決方式是使用基于MOS晶體管的開關電容基準源，其中使用MOS晶體管來代替雙極器件，一個MOS晶體管通過開關電容技術下能產生一個穩(wěn)定的輸出。利用兩個偏置于亞閾值區(qū)的MOS器件的閾值差來實施基準穩(wěn)壓源，其輸出電壓是兩個MOS晶體管的柵源電壓差。這種基準穩(wěn)壓源不需要分壓元件即可實現(xiàn)低于閾值的輸出，并且電路消耗極低的功耗。基于開關電容技術的操作有兩種方式：同相放大器和單位采樣器。基于同相放大器原理的電路的運行需要三個片內電容，并且如果要實現(xiàn)較低的輸出，則需要電容來進行分壓。因此，這種電路的實施占用更多硅片面積，并且電路的輸出將會受到電容之間失配的影響?；诓蓸悠鲗嵤┗鶞史€(wěn)壓源，需要兩個電容操作，但是由于使用雙極晶體管作為輸出的產生源，其輸出電壓約為1.2V，并且放大器的失調不能消除。作為一種新的改善的基于單位采樣的開關技術，可以實現(xiàn)低的輸出，同時使用自動回零技術來消除放大器的失調電壓。但是這種改善仍然需要三個電容器分壓。利用MOS晶體管體效應技術使閾值差能夠用作基準電壓的產生源，得到一個低的輸出電壓，但這傳統(tǒng)的結構使得功耗和硅面積的折衷始終存在，輸出電壓會受到更多的工藝誤差引起的器件失配產生的影響。兩種不同類型的MOS器件的閾值差可以實施極低功耗的基準穩(wěn)壓源，但是這些設計要求多閾值的CMOS工藝，增加制造成本，并且輸出電壓絕對值的大小取決于電路的制造工藝?！?br/>
技術實現(xiàn)要素：
】基于此，有必要提供一種可以節(jié)省器件面積的基準穩(wěn)壓電路。一種基準穩(wěn)壓電路，包括：偏置電流源電路，用于基于預定的時序控制而在第一模式與第二模式下提供相應的偏置電流；MOS晶體管電路，連接至所述偏置電流源電路以接收所述偏置電流，并在所述第一模式下產生第一柵源電壓，在所述第二模式下產生第二柵源電壓；放大器，用于輸出所述第一柵源電壓與所述第二柵源電壓的差值。通過本發(fā)明的基準穩(wěn)壓電路，并不需要多個分壓電容就可以得到低的輸出電壓，且MOS晶體管電路避免了工藝誤差引起的器件失配的影響，節(jié)省了芯片面積?！靖綀D說明】圖1為本發(fā)明開關電容基準穩(wěn)壓電路的一種實施方式的電路圖；圖2為圖1中的基準穩(wěn)壓電路在不同的工作階段所實現(xiàn)的電路圖；圖3為本發(fā)明一種實施方式的基準穩(wěn)壓電路的操作時序圖；圖4為利用本發(fā)明實施方式的基準穩(wěn)壓電路在0.18μmCMOS工藝下所制造的基準穩(wěn)壓源芯片；圖5為本發(fā)明一種實施方式的基準穩(wěn)壓電路在不同供應電壓下的輸出溫度特性曲線；圖6為本發(fā)明一種實施方式的基準穩(wěn)壓電路在不同電壓下消耗電流的溫度特性?！揪唧w實施方式】為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明?？梢岳斫猓景l(fā)明所使用的術語“第一”、“第二”等可在本文中用于描述各種元件，但這些元件不受這些術語限制。這些術語僅用于將第一個元件與另一個元件區(qū)分。舉例來說，在不脫離本發(fā)明的范圍的情況下，可以將第一客戶端稱為第二客戶端，且類似地，可將第二客戶端稱為第一客戶端。第一客戶端和第二客戶端兩者都是客戶端，但其不是同一客戶端。圖1所示的為本發(fā)明開關電容基準穩(wěn)壓電路的一種實施方式的電路圖。根據(jù)該實施方式，開關電容基準穩(wěn)壓源包括偏置電流源電路、PMOS晶體管M1和M2、放大器以及電容C。應當理解的是，在可選的其他實施方式中，也可以使用NMOS晶體管，這將不會影響本發(fā)明的實現(xiàn)。在該開關電容基準穩(wěn)壓源中，開關操作是由非混疊的時鐘信號(Φ1～Φ5)控制，時鐘之間的死區(qū)時間保證了輸出精度并且節(jié)約了功耗。通過時鐘控制開關，使得核心電路可以產生兩個不同柵源電壓(V"sg1和V'sg1)?；趩挝徊蓸悠鞯脑恚\算放大器的負反饋作用使得輸出電壓為兩個柵源電壓的差(Vref＝V"sg1-V'sg1)，通過調節(jié)偏置電流的比值N，使得輸出電壓具有低的溫度靈敏度。本發(fā)明的基準穩(wěn)壓電路的實現(xiàn)基于單位采樣器的工作原理。圖2所示的是圖1中的基準穩(wěn)壓電路在不同的工作階段所實現(xiàn)的電路圖。如圖2a所示，在采樣階段時，(Φ1＝1，Φ2＝0；1為開關閉合，0為開關斷開)，PMOS晶體管M1被電流I偏置，其背柵被偏置于其源端，從而產生對應于電流I的柵源電壓(V'sg1)。電容C連接于放大器的反向輸入端和地之間，輸出電壓接到放大器的反相輸入端，從而對應于電流I的柵源電壓V'sg可以被儲存在電容C上。如圖2b所示，在下一個時鐘階段時，該基準穩(wěn)壓電路工作于保持階段(Φ1＝0，Φ2＝1)。此時PMOS晶體管M1被電流NI偏置(N為電流分支的比值)，從而產生對應于電流NI的柵源電壓(V"sg1)。此時電容C連接放大器的反向輸入端和輸出端，這樣構成了一個負反饋環(huán)?？梢岳斫獾氖?，在一種可選的實施方式中，該電容C為MOS晶體管的體電容。圖3所示的是該基準穩(wěn)壓電路的操作時序圖，考慮放大器的失調電壓(Voff)，電容C上的電荷變化可以表示為式(1)：ΔQC＝Q′C-Q″C＝(V′sg1-Voff)C-(V″sg1-Voff-V)C……………(1)根據(jù)電荷等效轉換原理，電容C的電荷變化必須滿足ΔQC＝0。則從公式(1)，輸出電壓(Vref)可以表示為式(2)：Vref＝V″sg1-V′sg1………………………………(2)從這個公式可以看出，放大器實施了自動回零技術，從而消除了輸入失調電壓。片外的負載電容保證了輸出電壓在采樣階段是有效的。在兩相時鐘的操作下，M1偏置于亞閾值區(qū)。它的柵源電壓可以描述為：V′sg1＝V′th1+nVTln(I/K1It)………………………(3)V″sg1＝V″th1+nVTln(NI/K1It)V′th1＝Vth0……………………………………(5)V′th1＝Vth0…………………………………(7)其中n為亞閾值斜率因子，VT是熱電勢，K為晶體管的尺寸比例，Cox是每單位柵氧電容，μp是空穴的遷移率。Vth0是沒有體偏效應的閾值，γ為體效應系數(shù)，ΦB為費米能級，Vbs1是源襯底電壓。根據(jù)以上式(3)至式(7)，并且Vbs1＝Vsg2，式(2)可以描述為：式(8)的第一項可以實現(xiàn)負溫度系數(shù)，第二項實現(xiàn)正溫度系數(shù)。因此，電流比N可以被選取獲得零溫度系數(shù)的輸出電壓。在圖3所示的實施方式中，基準穩(wěn)壓電路的輸出電壓為兩個柵源電壓的差值，閾值(Vth0)的絕對值相互消除了，因此，輸出電壓的絕對值是小于閾值的，并且整個電路只需消耗nA的偏置電流，滿足低功耗的要求。利用本發(fā)明的基準穩(wěn)壓電路，可以在標準CMOS工藝下制造為一個基準穩(wěn)壓源芯片。圖4所示的是利用本發(fā)明實施方式的基準穩(wěn)壓電路在0.18μmCMOS工藝下所制造的基準穩(wěn)壓源芯片的圖示，由圖示可以看到，該芯片的面積芯片面積是大約0.013mm2(143μm×93μm)。根據(jù)本發(fā)明的基準穩(wěn)壓電路，電路操作的實施只需要一個MOS晶體管，避免了由于工藝誤差引起的器件失配的影響，也節(jié)省了芯片面積。相比于其他需要兩種不同閾值器件的方法而對制造工藝(多閾值工藝)存在的特殊要求而言，本發(fā)明的基準穩(wěn)壓電路不但節(jié)省了芯片面積，還節(jié)省了工藝需求。如圖5所示，其為本發(fā)明一種實施方式的基準穩(wěn)壓電路在不同供應電壓下的輸出溫度特性曲線。由圖5可以看到，在室溫時，該電路的輸出電壓為121.1mV，在1.5V供應電壓下，該電路的溫度系數(shù)是35.1ppm/℃。相比于需要分壓器件(分壓電容)以得到較低的輸出電壓的電路而言，本發(fā)明的基準穩(wěn)壓電路只需要一個電容即可以得到一個低于閾值的對溫度不敏感的輸出電壓，這種只需要一個電容的操作對于電容的精度沒有特別要求要求，可以獲得比既有設計中用金屬電容的電路而言更好的匹配性；并且，使用MOS晶體管電容同樣可以節(jié)約芯片面積。如圖6所示，其為本發(fā)明一種實施方式的基準穩(wěn)壓電路在不同電壓下消耗電流的溫度特性。由圖6可以看到，該實施方式的基準穩(wěn)壓電路在1V的供應電壓下，電路消耗的電流小于100nA。可以看出，本發(fā)明的基準穩(wěn)壓電路消耗極低的功耗，可以滿足亞閾值集成電路的應用需求。以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本發(fā)明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應以所附權利要求為準。