一種可調(diào)恒流源集成芯片的制作方法
【專利摘要】本實用新型涉及一種可調(diào)恒流源集成芯片，它包括作為N-摻雜區(qū)的單晶硅N-型拋光片，在所述N-摻雜區(qū)的背面設(shè)置有N+重?fù)诫s區(qū)，在所述N-摻雜區(qū)的正面設(shè)置有三極管Q2、恒流二極管CRD、三極管Q1和電阻R，所述電阻R的N+摻雜區(qū)的一端與三極管Q2的N+摻雜區(qū)相連，同時作為恒流源集成芯片的陰極，另一端分別與三極管Q1的N+摻雜區(qū)、三極管Q2的P摻雜區(qū)相連；所述三極管Q1的P摻雜區(qū)分別與恒流二極管CRD的P摻雜區(qū)、三極管Q2的P摻雜區(qū)、三極管Q2的N摻雜區(qū)相連；所述恒流二極管CRD的N摻雜區(qū)分別與恒流二極管CRD的P摻雜區(qū)、第二N+摻雜區(qū)相連；所述N+重?fù)诫s區(qū)作為恒流源集成芯片的陽極。
【專利說明】一種可調(diào)恒流源集成芯片
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種集成芯片，特別涉及一種可調(diào)恒流源集成芯片。屬于集成芯片【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]恒流源是能夠向負(fù)載提供恒定電流的電源，廣泛用于電子線路中，特別是近年來的LED照明的興起，其恒流驅(qū)動方案更是推動了低成本、高可靠的恒流源器件發(fā)展。目前按照恒流源電路主要組成器件的不同，可分為三類:晶體管恒流源(參見圖6)、結(jié)型場效應(yīng)管恒流源(參見圖7)、集成運放恒流源。三種方案有各自不同的優(yōu)缺點，晶體管恒流源恒流電流可調(diào),但動態(tài)電阻相對較小,恒流性能較差；場效應(yīng)恒流管恒流性能較好,但芯片面積利用率低(恒流電流大小與芯片面積比)，恒流電流不可調(diào)，芯片成品率低(對制造工藝的工藝水平要求較高)；集成運放恒流源雖然性能較好，但制造工藝復(fù)雜，成本較高，并且晶體管恒流源與集成運放恒流源通常為獨立元器件組成的電路，可靠性相對較低。

【發(fā)明內(nèi)容】

[0003]本實用新型的目的在于克服上述不足，提供一種可調(diào)恒流源集成芯片及制造方法，提高恒流性能，實現(xiàn)恒流電流大小的線性調(diào)整，同時制造工藝相對簡單，且因各組件均集成在一枚芯片上，因此實現(xiàn)了高可靠性、低成本。
[0004]本實用新型的目的是這樣實現(xiàn)的:一種可調(diào)恒流源集成芯片，它包括作為N_摻雜區(qū)的硅襯底單晶N_型拋光片；在所述N_摻雜區(qū)的背面設(shè)置有N+重?fù)诫s區(qū)；在所述N_摻雜區(qū)的正面設(shè)置有三極管Q2的第一 P—摻雜區(qū)與恒流二極管CRD的第二 P—摻雜區(qū)；在所述第
一P_摻雜區(qū)上摻雜形成第一 N摻雜區(qū)，在所述第二 P_摻雜區(qū)上摻雜形成述第二 N摻雜區(qū)；在所述第一 N摻雜區(qū)上形成第一 P摻雜區(qū)，在第一 P_摻雜區(qū)上形成第二 P摻雜區(qū)，在所述第
二P_摻雜區(qū)上形成第三P摻雜區(qū)和第四P摻雜區(qū)，在硅襯底的N_摻雜區(qū)上分別形成三極管Ql的第五P摻雜區(qū)與電阻R的第六P摻雜區(qū)；在所述第一 P摻雜區(qū)上形成第一 N+摻雜區(qū)，在硅襯底的N—摻雜區(qū)上形成第二 N+摻雜區(qū)，在第五P摻雜區(qū)上形成第三N+摻雜區(qū)，在電阻R的第六P摻雜區(qū)上形成第四N+摻雜區(qū)；所述電阻R的第四N+摻雜區(qū)的一端與第一 N+摻雜區(qū)相連，同時作為恒流源集成芯片的陰極；所述第四N+摻雜區(qū)的另一端分別與第三N+摻雜區(qū)、第一 P摻雜區(qū)相連；所述第五P摻雜區(qū)分別與第四P摻雜區(qū)、第二 P摻雜區(qū)、第一 N摻雜區(qū)相連；所述第二 N摻雜區(qū)分別與第三P摻雜區(qū)、第二 N+摻雜區(qū)相連；所述N+重?fù)诫s區(qū)作為恒流源集成芯片的陽極。
[0005]對摻雜區(qū)的摻雜類型N、P型進行互換，即N型變?yōu)镻型，P型變?yōu)镹型，所述硅襯底正面為陽極，背面為陰極。
[0006]在所述電阻R正面SiO2薄膜上設(shè)置有一多晶硅條，使得多晶硅條形成電阻R，采用多晶硅電阻可以方便的調(diào)節(jié)其電阻阻值的溫度特性。
[0007]與現(xiàn)有技術(shù)相比，本實用新型具有以下有益效果:[0008]1、常規(guī)的晶體管恒流源，其三極管Ql基極驅(qū)動采用電阻驅(qū)動方案，由于電阻電流與電壓的線性關(guān)系，使得恒流電流調(diào)整電阻Rl上的電壓鉗位效果不佳，使得恒流特性較差，另一方面三極管Ql的基極驅(qū)動電阻R2上的電阻電流更進一步的使得恒流特性變差；而在本發(fā)明中，三極管Ql基極驅(qū)動采用了電流較小的恒流二極管CRD進行驅(qū)動，由于恒流二極管本身電流固定不變，因此電流調(diào)整電阻Rl上的電壓鉗位效果較佳，恒流二極管自身的恒流電流也不會對總的恒流動態(tài)電阻產(chǎn)生不利影響，因此本發(fā)明采用的電路方案具有更大的恒流動態(tài)電阻，恒流特性更好。
[0009]2、本發(fā)明的恒流電流大小基本由電阻R的阻值大小決定，因此可通過調(diào)整阻值的大小調(diào)整恒流電流大小，并且可通過外接電阻與電阻R并聯(lián)的方式改變阻值大小，從而實現(xiàn)對恒流電流大小的線性調(diào)整，這是常規(guī)結(jié)型場效應(yīng)恒流二極管所不具備的能力。
【專利附圖】

【附圖說明】
[0010]圖1為本實用新型中實施例一涉及的一種可調(diào)恒流源集成芯片的結(jié)構(gòu)示意圖。
[0011]圖2為本實用新型中實施例一涉及的一種可調(diào)恒流源集成芯片的應(yīng)用示意圖。
[0012]圖3為本實用新型中實施例二涉及的一種可調(diào)恒流源集成芯片的結(jié)構(gòu)示意圖。
[0013]圖4為本實用新型中實施例三涉及的一種可調(diào)恒流源集成芯片的結(jié)構(gòu)示意圖。
[0014]圖5為本實用新型一種可調(diào)恒流源集成芯片的電路原理圖。
[0015]圖6為典型晶體管恒流源電路原理圖。
[0016]圖7為典型結(jié)型場效應(yīng)恒流源剖面結(jié)構(gòu)圖。
[0017]其中:
[0018]Ni參雜區(qū)I
[0019]N+重?fù)诫s區(qū)2
[0020]第一 P_摻雜區(qū)3
[0021]第二 P_摻雜區(qū)4
[0022]第一 N摻雜區(qū)5
[0023]第二 N摻雜區(qū)6
[0024]第一 P摻雜區(qū)7
[0025]第二 P摻雜區(qū)8
[0026]第三P摻雜區(qū)9
[0027]第四P摻雜區(qū)10
[0028]第五P摻雜區(qū)11
[0029]第六P摻雜區(qū)12
[0030]第一 N+摻雜區(qū)13
[0031]第二 N+摻雜區(qū)14
[0032]第三N+摻雜區(qū)15
[0033]第四N+摻雜區(qū)16
[0034]多晶硅條17。
【具體實施方式】[0035]實施例一:
[0036]參見圖1、圖2、圖5，本實用新型涉及一種可調(diào)恒流源集成芯片，它包括作為N_摻雜區(qū)I的單晶硅N_型拋光片；在所述N_摻雜區(qū)I的背面設(shè)置有N+重?fù)诫s區(qū)2 ;在所述N_摻雜區(qū)I的正面設(shè)置有三極管Q2的第一 P_摻雜區(qū)3與恒流二極管CRD的第二 P_摻雜區(qū)4 ；在所述第一 P_摻雜區(qū)3上摻雜形成第一 N摻雜區(qū)5，在所述第二 P_摻雜區(qū)4上摻雜形成述第二 N摻雜區(qū)6 ;在所述第一 N摻雜區(qū)5上形成第一 P摻雜區(qū)7，在第一 P_摻雜區(qū)3上形成第二 P摻雜區(qū)8，在所述第二 P—摻雜區(qū)4上形成第三P摻雜區(qū)9和第四P摻雜區(qū)10，在硅襯底的N—摻雜區(qū)I上分別形成三極管Ql的第五P摻雜區(qū)11與電阻R的第六P摻雜區(qū)12 ；在所述第一 P摻雜區(qū)7上形成第一 N+摻雜區(qū)13，在硅襯底的N_摻雜區(qū)I上形成第二 N+摻雜區(qū)14，在第五P摻雜區(qū)11上形成第三N+摻雜區(qū)15，在電阻R的第六P摻雜區(qū)12上形成第四N+摻雜區(qū)16 ;所述電阻R的第四N+摻雜區(qū)16的一端與第一 N+摻雜區(qū)13相連，同時作為恒流源集成芯片的陰極；所述第四N+摻雜區(qū)16的另一端分別與第三N+摻雜區(qū)15、第一P摻雜區(qū)7相連；所述第五P摻雜區(qū)11分別與第四P摻雜區(qū)10、第二 P摻雜區(qū)8、第一 N摻雜區(qū)5相連；所述第二 N摻雜區(qū)6分別與第三P摻雜區(qū)9、第二 N+摻雜區(qū)14相連；所述N+重?fù)诫s區(qū)2作為恒流源集成芯片的陽極。
[0037]實施例二、如圖3所示，本實施例與實施例一的區(qū)別在于，對摻雜區(qū)摻雜類型N、P型進行互換，即N型變?yōu)镻型，P型變?yōu)镹型，結(jié)構(gòu)上仍然相同，最終實現(xiàn)的功能也相同，只是相應(yīng)的電極極性相反，即N_摻雜區(qū)硅襯底的正面為陽極，背面為陰極。
[0038]實施例三、如圖4所示，本實例與實例一及實例二的主要區(qū)別為，對其中的組件電阻R采用的是多晶硅電阻，而實例一及實例三采用的是硅N阱或者P阱電阻，采用多晶硅電阻，可以方便的調(diào)節(jié)其電阻阻值的溫度特性，從而最終獲得符合要求的恒流源恒流溫度特性。具體區(qū)別為，在所述電阻R正面的多晶硅薄膜上設(shè)置有一多晶硅條，使電阻R形成多晶硅電阻。
【權(quán)利要求】
1.一種可調(diào)恒流源集成芯片，其特征在于它包括作為N_摻雜區(qū)(I)的單晶硅N_型拋光片，在所述N_摻雜區(qū)(I)的背面設(shè)置有N+重?fù)诫s區(qū)(2)，在所述N_摻雜區(qū)(I)的正面設(shè)置有三極管Q2的第一 P—摻雜區(qū)(3)與恒流二極管CRD的第二 P—摻雜區(qū)(4)，在所述第一 P—摻雜區(qū)(3)上摻雜形成第一 N摻雜區(qū)(5)，在所述第二 P_摻雜區(qū)(4)上摻雜形成述第二 N摻雜區(qū)(6)，在所述第一 N摻雜區(qū)(5)上形成第一 P摻雜區(qū)(7)，在第一 P_摻雜區(qū)(3)上形成第二P摻雜區(qū)(8)，在所述第二 P—摻雜區(qū)(4)上形成第三P摻雜區(qū)(9)和第四P摻雜區(qū)(10)，在硅襯底的N—摻雜區(qū)(I)上分別形成三極管(Ql)的第五P摻雜區(qū)(11)與電阻R的第六P摻雜區(qū)(12)，在所述第一 P摻雜區(qū)(7)上形成第一 N+摻雜區(qū)(13);在硅襯底的N_摻雜區(qū)(I)上形成第二 N+摻雜區(qū)(14);在第五P摻雜區(qū)(11)上形成第三N+摻雜區(qū)(15);在電阻R的第六P摻雜區(qū)(12)上形成第四N+摻雜區(qū)(16)，所述電阻R的第四N+摻雜區(qū)(16)的一端與第一 N+摻雜區(qū)(13)相連，同時作為恒流源集成芯片的陰極；所述第四N+摻雜區(qū)(16)的另一端分別與第三N+摻雜區(qū)(15)、第一 P摻雜區(qū)(7)相連；所述第五P摻雜區(qū)(11)分別與第四P摻雜區(qū)(1210)、第二 P摻雜區(qū)(8)、第一 N摻雜區(qū)(5)相連；所述第二 N摻雜區(qū)(6)分別與第三P摻雜區(qū)(9)、第二 N+摻雜區(qū)(14)相連；所述N+重?fù)诫s區(qū)(2)作為恒流源集成芯片的陽極。
2.根據(jù)權(quán)利要求1所述的一種可調(diào)恒流源集成芯片，其特征在于對摻雜區(qū)摻雜類型N、P型進行互換，即N型變?yōu)镻型，P型變?yōu)镹型，所述硅襯底的正面為陽極，背面為陰極。
3.根據(jù)權(quán)利要求1或2所述的一種可調(diào)恒流源集成芯片，其特征在于在所述電阻R正面的SiO2薄膜氧化層上設(shè)置有一多晶硅條(17)，使得多晶硅條形成電阻R。
【文檔編號】G05F1/56GK203733798SQ201420081395
【公開日】2014年7月23日 申請日期:2014年2月26日 優(yōu)先權(quán)日:2014年2月26日
【發(fā)明者】陳曉倫, 葉新民, 李建立, 馮東明, 王新潮 申請人:江陰新順微電子有限公司