一種基于cpld的多路輻射劑量率數(shù)據(jù)采集電路的制作方法
【專利摘要】本實用新型屬于輻射劑量率數(shù)據(jù)采集領域，提供一種基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路，由多路脈沖采集電路、CPLD芯片、ARM芯片組成。所述的多路脈沖采集電路的輸出端與CPLD芯片的輸入端相連，CPLD芯片的輸出端與ARM芯片相連。本實用新型電路設計簡單、通用性強、能夠高速、大數(shù)值多路脈沖同時計數(shù)的針對輻射劑量率的數(shù)據(jù)采集電路。
【專利說明】—種基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路

【技術領域】
[0001]本實用新型屬于輻射劑量率數(shù)據(jù)采集領域，具體涉及一種基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路。

【背景技術】
[0002]目前，傳統(tǒng)的輻射劑量率數(shù)據(jù)采集電路主要是通過單片機中的定時器或計數(shù)器來完成。由于單片機中定時器或計數(shù)器數(shù)量有限，且其計數(shù)受到位數(shù)、速度的限制，使用不夠靈活，不易擴展，因此傳統(tǒng)電路主要針對一路數(shù)據(jù)采集。


【發(fā)明內(nèi)容】

[0003]本實用新型的目的就是為了克服上述現(xiàn)有技術中的不足之處，提供一種電路設計簡單、通用性強、能夠高速、大數(shù)值多路脈沖同時計數(shù)的針對輻射劑量率的數(shù)據(jù)采集電路。
[0004]為實現(xiàn)上述目的，本實用新型基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路由多路脈沖采集電路、CPLD芯片、ARM芯片組成。所述的多路脈沖采集電路的輸出端與CPLD芯片的輸入端相連，CPLD芯片的輸出端與ARM芯片相連。
[0005]在上述技術方案中，所述單路脈沖采集電路分為脈沖測量單元、脈沖比較單元和隔離輸出單兀。
[0006]所述單路脈沖采集電路的脈沖測量單元由電阻Rlf R12、電容C11、運放芯片UlA組成，所述單路脈沖采集部分的脈沖比較單元由電阻R13?R14、機械電位器RP1、放大器芯片U2組成，所述單路脈沖采集電路的隔離輸出單元由電容Cl、電阻R15?R16及Rf R2、三極管Ql、光電隔離芯片U4組成；其中，電阻Rll與電容Cl I并聯(lián)在電阻R12的一端與地之間，電阻R12另一端連接UlA的3號引腳，UlA的I號引腳與2號引腳連接，且與放大器芯片U2的3號引腳連接，電位器RPl —端連接電源一端連接地，其觸點連接電阻R13的一端，R13的另一端連接U2的2號引腳和電阻R14的一端，R14另一端連接U2的7號引腳，電阻R15連接在三極管Ql的基極與集電極之間，三極管Ql的集電極連接電源、基極連接U2的7號引腳，電阻R16連接在Ql的發(fā)射極與光電隔離芯片U4的I號引腳之間，電阻Rl連接在電源與U4的7號引腳之間，電阻R2連接在電源與U4的6號引腳之間，電容Cl連接在電源與地之間，光電隔離芯片的U4的2號引腳、3號引腳、5號引腳接地。
[0007]在上述技術方案中，所述CPLD芯片和ARM芯片通過SPI接口相連，且CPLD芯片的時鐘信號由ARM芯片提供。
[0008]本實用新型電路中的脈沖測量單元主要由電壓跟隨器構成；脈沖比較單元判斷輸入脈沖是否達到所規(guī)定的電壓閾值，若達到進入脈沖計數(shù)，否則認為該脈沖為無效輸入予以剔除；隔離輸出單元通過隔離芯片將脈沖輸入CPLD芯片。CPLD芯片采集由多路脈沖采集電路輸入的脈沖信號，并將計數(shù)結果通過SPI串行接口的方式傳輸給ARM芯片。ARM芯片接受CPLD輸入的多路脈沖計數(shù)并將其轉換為每一路對應的輻射劑量率值。
[0009]本實用新型結構簡單，具有使用方便、元器件較少、可反復編程、運行速度快、可方便擴展采集路數(shù)等優(yōu)點。脈沖采集電路的脈沖比較單元可通過調(diào)節(jié)相應的可調(diào)電阻來自由設定電壓閾值，以方便對不同型號的探測器輸入耦合。CPLD芯片采用并行采集多路脈沖并串行輸出計數(shù)值，保證了能同時對多路脈沖進行采集且簡化了內(nèi)部結構。

【專利附圖】

【附圖說明】
[0010]圖1為本實用新型電路原理圖。
[0011]圖2為本實用新型單路輻射脈沖采集電路的連接圖。
[0012]圖3為計數(shù)處理CPLD芯片部分的電路原理圖。
[0013]圖4為劑量率處理ARM芯片部分的電路原理圖。

【具體實施方式】
[0014]下面將結合附圖及實施例，對本實用新型中的技術方案進行具體描述。
[0015]如圖1所示，本實用新型的基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路，包括脈沖采集電路部分、CPLD多路計數(shù)處理部分、ARM劑量率處理部分，所述的多路脈沖采集電路的輸出端與CPLD芯片的輸入端相連，CPLD芯片的輸出端通過SPI接口與ARM芯片相連。
[0016]所述脈沖采集電路部分根據(jù)實際使用需要，可以由多個相同的電路構成，含有兩路脈沖采集的電路原理圖如圖2所示。每一路脈沖采集電路由三部分構成，第一部分為脈沖測量單元，由一個電壓跟隨器構成，具有輸入阻抗高輸出阻抗低的特點，能充分提取來自探測器的脈沖信號；第二部分為脈沖比較單元，其中調(diào)節(jié)電位器RPl可以針對不同探測器設置對應的電壓閾值，以通過符合要求的脈沖并進行計數(shù)；第三部分為隔離輸出單元，本實用新型采用光電隔離芯片，其主要優(yōu)點是抗干擾能力強，工作穩(wěn)定，使用壽命較長。
[0017]具體的電路連接如圖2所示，所述單路脈沖采集電路的脈沖測量單元由電阻Rl f R12、電容Cl 1、運放芯片UlA組成，此處僅以一路脈沖采集電路為例予以說明，所述單路脈沖采集部分的脈沖比較單元由電阻R13?R14、機械電位器RP1、放大器芯片U2組成，所述單路脈沖采集電路的隔離輸出單元由電容Cl、電阻R15?R16及Rf R2、三極管Q1、光電隔離芯片U4組成；其中，電阻Rll與電容Cl I并聯(lián)在電阻R12的一端與地之間，電阻R12另一端連接UlA的3號引腳，UlA的I號引腳與2號引腳連接，且與放大器芯片U2的3號引腳連接，電位器RPl —端連接電源一端連接地，其觸點連接電阻R13的一端，R13的另一端連接U2的2號引腳和電阻R14的一端，R14另一端連接U2的7號引腳，電阻R15連接在三極管Ql的基極與集電極之間，三極管Ql的集電極連接電源、基極連接U2的7號引腳，電阻R16連接在Ql的發(fā)射極與光電隔離芯片U4的I號引腳之間，電阻Rl連接在電源與U4的7號引腳之間，電阻R2連接在電源與U4的6號引腳之間，電容Cl連接在電源與地之間，光電隔離芯片的U4的2號引腳、3號引腳、5號引腳接地。
[0018]如圖3所示，為多路計數(shù)處理CPLD芯片部分，示例為8路脈沖輸入，即CPl-OUT到CP8-0UT。輸出為串行SPI接口輸出，其中SP1-SCLK作為SPI接口的時鐘輸出信號；SP1-MOSI作為SPI接口的“主出從入”信號；SP1-MIS0作為SPI接口的“主入從出”信號。圖中CPLD芯片采用ALTERA公司的EPM1270，時鐘信號由ARM芯片提供并由OUTCLK引腳輸入，不需要額外增加時鐘電路。
[0019]如圖4所示，為劑量率處理ARM芯片部分,主體部分為NXP公司的LPC系列芯片。ARM芯片通過SPI接口接受來自CPLD芯片中的每一路脈沖計數(shù)，并通過片上程序將計數(shù)率按照輻射劑量率換算公式轉換為對應的輻射劑量率。其時鐘信號由晶振提供。
【權利要求】
1.一種基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路，其特征在于:該電路由多路脈沖采集電路、CPLD芯片和ARM芯片組成，所述的多路脈沖采集電路的輸出端與CPLD芯片的輸入端相連，CPLD芯片的輸出端與ARM芯片相連。
2.根據(jù)權利要求1所述的一種基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路，其特征在于:所述多路脈沖采集電路由若干單路脈沖采集電路組成，所述單路脈沖采集電路由脈沖測量單元、脈沖比較單元和隔離輸出單元構成，其中隔離輸出單元采用光電隔離芯片。
3.根據(jù)權利要求2所述的一種基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路，其特征在于:所述單路脈沖采集電路的脈沖測量單元由電阻Rlf R12、電容C11、運放芯片UlA組成，所述單路脈沖采集電路的脈沖比較單元由電阻R13?R14、機械電位器RP1、放大器芯片U2組成，所述單路脈沖采集電路的隔離輸出單元由電容Cl、電阻R15?R16及R1?R2、三極管Q1、光電隔離芯片U4組成；其中，電阻Rll與電容Cll并聯(lián)在電阻R12的一端與地之間，電阻R12另一端連接UlA的3號引腳，UlA的I號引腳與2號引腳連接，且與放大器芯片U2的3號引腳連接，電位器RPl —端連接電源一端連接地，其觸點連接電阻R13的一端，R13的另一端連接U2的2號引腳和電阻R14的一端，R14另一端連接U2的7號引腳，電阻R15連接在三極管Ql的基極與集電極之間，三極管Ql的集電極連接電源、基極連接U2的7號引腳，電阻R16連接在Ql的發(fā)射極與光電隔離芯片U4的I號引腳之間，電阻Rl連接在電源與U4的7號引腳之間，電阻R2連接在電源與U4的6號引腳之間，電容Cl連接在電源與地之間，光電隔離芯片的U4的2號引腳、3號引腳、5號引腳接地。
4.根據(jù)權利要求1所述的一種基于CPLD的多路輻射劑量率數(shù)據(jù)采集電路，其特征在于:所述CPLD芯片和ARM芯片通過SPI接口相連，且CPLD芯片的時鐘信號由ARM芯片提供。
【文檔編號】G05B19/042GK204009082SQ201420274897
【公開日】2014年12月10日 申請日期:2014年5月28日 優(yōu)先權日:2014年5月28日
【發(fā)明者】廖武, 劉巍, 程翀, 畢明德, 王益元, 金坦, 劉舜, 劉單 申請人:中國船舶重工集團公司第七一九研究所