一種基于arm和fpga的嵌入式工業(yè)控制器的制造方法
【專利摘要】本實用新型涉及一種基于ARM和FPGA的嵌入式工業(yè)控制器。本實用新型包括標(biāo)準(zhǔn)3U機箱、主控單元板、數(shù)字量單元板、模擬量單元板、多串口單元板、電源單元、VME總線背板。主控單元板采用ARM微處理器和FPGA芯片，各功能單元板通過VME總線背板與主控單元板連接，實現(xiàn)高速通信。各功能單元板通過硬件設(shè)置地址，可互換背板插槽位置?？刂破骶哂休^高的測量精度和多種測量范圍，能對信號進(jìn)行多種復(fù)雜處理，可實現(xiàn)VGA/LCD顯示、多路數(shù)字量輸入輸出、數(shù)模/模數(shù)轉(zhuǎn)換、多路串行通信、網(wǎng)絡(luò)通信等功能?？刂破魈峁┑牧己萌藱C界面，能幫助用戶實現(xiàn)對信號組態(tài)控制、監(jiān)測的功能，可滿足現(xiàn)代工業(yè)控制的要求，特別適合于一體化工業(yè)控制領(lǐng)域的應(yīng)用。
【專利說明】—種基于ARM和FPGA的嵌入式工業(yè)控制器

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種工業(yè)控制器，更具體地說涉及一種應(yīng)用于氣缸加壓、多電機拖動的一種基于ARM和FPGA的嵌入式工業(yè)控制器。

【背景技術(shù)】
[0002]隨著工業(yè)自動化技術(shù)的飛速發(fā)展，傳統(tǒng)的PLC以其高速度、高性能、高可靠性在工業(yè)控制領(lǐng)域得到了廣泛的應(yīng)用。然而，傳統(tǒng)PLC自身存在以下缺點:①由于傳統(tǒng)PLC的生產(chǎn)廠商之間的產(chǎn)品互相不兼容，缺少明確一致的標(biāo)準(zhǔn)，造成難以構(gòu)建開放的硬件體系結(jié)構(gòu)。②各廠商產(chǎn)品的編程方法差別很大，技術(shù)專有性較強，工作人員必須經(jīng)過較長時間的專業(yè)培訓(xùn)才能掌握某一種產(chǎn)品的編程方法。③傳統(tǒng)PLC的生產(chǎn)被幾家廠商所壟斷，造成PLC的性價比增長很緩慢。這些問題都成了制約傳統(tǒng)PLC發(fā)展的因素。基于ARM和FPGA的嵌入式工業(yè)控制器運用模塊化設(shè)計的方法，結(jié)合了模塊化的靈活性和嵌入式系統(tǒng)的高效、穩(wěn)定特性，采用VME總線背板，支持多種功能單元板，各功能單元板可靈活組合以適應(yīng)多種不同工業(yè)現(xiàn)場的應(yīng)用。
實用新型內(nèi)容
[0003]本實用新型要解決的技術(shù)問題是:克服現(xiàn)有技術(shù)存在的不足，提供一種基于ARM和FPGA的嵌入式工業(yè)控制器，其可應(yīng)用于氣缸加壓、多電機拖動等工業(yè)控制領(lǐng)域，本實用新型的功能多元化、可擴展，高可靠，高精度，操作簡易，生產(chǎn)成本低。
[0004]本實用新型包括主控單元板、數(shù)字量單元板、模擬量單元板、多串口單元板、電源單元、VME總線背板、3U機箱，其特點在于:
[0005]a、3U機箱內(nèi)底部設(shè)有VME總線背板，VME總線背板上設(shè)有8個單元板插槽，依次插有主控單元板、數(shù)字量單元板、模擬量單元板、多串口單元板、電源單元，各功能單元板前端與3U機箱面板固定連接，各功能單元板通過VME總線背板與主控單元板連接，實現(xiàn)高速通信；各功能單元板之間可以通過硬件設(shè)置地址，相互互換插槽位置。
[0006]b、主控單元板是基于ARM9微處理器和大規(guī)?？删幊碳呻娐稦PGA技術(shù)實現(xiàn)的；通過ARM9微處理器內(nèi)部集成的兩路USB主機端口實現(xiàn)USB通信；ARM9微處理器內(nèi)部具有JTAG型掃描鏈，提供JTAG接口，實現(xiàn)系統(tǒng)在線調(diào)試；主控單元板運用RS232接口芯片，實現(xiàn)串口通信；主控單元板采用低功耗高性能的以太網(wǎng)控制收發(fā)器，支持傳輸速率達(dá)1M和100M的以太網(wǎng)接口 ；主控單元板選擇獨立圖形顯示控制器實現(xiàn)IXD顯示功能；主控單元板由VME總線背板提供+5V、+3.3V電源，經(jīng)DC-DC電源變換，為各集成電路芯片供電；晶體振蕩電路用于向ARM9微處理器和其他需要時鐘的外設(shè)電路提供工作時鐘。SDRAM存儲器用于存放系統(tǒng)運行時的程序和數(shù)據(jù)；通過電阻式觸摸屏，實現(xiàn)人機交互；主控單元板運用FPGA芯片完成VME總線主模塊驅(qū)動，總線仲裁，總線中斷，地址譯碼和存儲單元監(jiān)視器等功能，運用ARM9微處理器實現(xiàn)各個功能單元數(shù)據(jù)交換、數(shù)據(jù)存儲以及控制等功能。
[0007]C、數(shù)字量單元板中的16路數(shù)字輸入信號采用光電耦合器進(jìn)行隔離；數(shù)字輸入信號經(jīng)光耦隔離后送入FPGA芯片進(jìn)行邏輯處理，并通過VME總線背板，發(fā)送給主控單元板；當(dāng)主控單元板需要進(jìn)行輸出控制時，通過將數(shù)據(jù)經(jīng)由VME總線背板發(fā)送給FPGA芯片進(jìn)行邏輯處理后，采用光繼電器進(jìn)行隔離，實現(xiàn)數(shù)字信號的輸出。
[0008]d、模擬量單元板中的運放電路采用200V共模電壓差分放大器U2，差分電壓信號的負(fù)端與正端分別與U2芯片的2腳和3腳相連，U2芯片的6腳串接電阻R2后與輸出連接；模擬量單元板中的DA轉(zhuǎn)換電路，數(shù)字量通過DA轉(zhuǎn)換器U4轉(zhuǎn)換為模擬量，再經(jīng)高速低噪聲運算放大器U9進(jìn)行放大，DA轉(zhuǎn)換器U4的9腳與數(shù)字輸入端DA-D-1N連接，U4的17腳與放大器U9的3腳連接，U9的2腳與模擬開關(guān)U7、U12、U15的I腳連接，放大器U9的輸出6腳一路通過電阻R6與模擬開關(guān)Ull的8腳連接，另一路與Ull的2腳連接；DA轉(zhuǎn)換器U4的14、15腳通過電阻1?3與模擬開關(guān)仍5的8腳連接；模擬開關(guān)Ul I的I腳與U12的I腳相連，并通過電阻R7與U12的2腳連接；模擬開關(guān)U7的8腳與UlO的I腳連接，模擬開關(guān)UlO的8腳通過電阻R4接地，模擬開關(guān)UlO的2腳通過電阻R5接地。
[0009]e、多串口單元板中的串行通訊接口模塊為接口芯片，通過隔離電路藕接于FPGA控制器；FPGA芯片收到來自串口的數(shù)據(jù)后，通過總線驅(qū)動電路，將數(shù)據(jù)經(jīng)由VME總線背板送給主控單元板，實現(xiàn)主控單元板與多串口單元板的互聯(lián)互通。
[0010]f、電源單元采用ATX —體化電源AC220V/50HZ可為VME總線背板各功能單元提供+5V、+12V、-12V 電壓輸入。
[0011]本實用新型的優(yōu)點是:操作簡易，生產(chǎn)成本低，其功能多元化、可擴展，高可靠，高精度。
[0012]下面結(jié)合附圖和【具體實施方式】對本實用新型作進(jìn)一步詳細(xì)說明。
[0013]圖1為本實用新型一種基于ARM和FPGA的嵌入式工業(yè)控制器去掉后面板的結(jié)構(gòu)示意圖。
[0014]圖2為圖1中主控單元板I硬件原理結(jié)構(gòu)框圖。
[0015]圖3為圖1中數(shù)字量單元板2結(jié)構(gòu)框圖。
[0016]圖4為圖1中模擬量單元板3運放電路圖。
[0017]圖5為圖1中模擬量單元板3DA轉(zhuǎn)換電路圖。
[0018]圖6為圖1中多串口單元板4的結(jié)構(gòu)框圖。

【具體實施方式】
[0019]在圖1中:3U機箱7上的面板均由螺釘與框架固定連接，3U機箱7內(nèi)底部設(shè)有VME總線背板6，VME總線背板6上設(shè)有8個單元板插槽，依次插有主控單元板1、數(shù)字量單元板
2、模擬量單元板3、多串口單元板4、電源單元5，各功能單元板頂端與3U機箱7頂部面板固定連接，各功能單元板通過VME總線背板6與主控單元板I連接，實現(xiàn)高速通信；各功能單元板之間可以通過硬件設(shè)置地址，相互互換插槽位置。
[0020]在圖2中:主控單元板I是基于ARM9微處理器和大規(guī)?？删幊碳呻娐稦PGA技術(shù)實現(xiàn)的。通過ARM9微處理器內(nèi)部集成的兩路USB主機端口實現(xiàn)USB通信。ARM9微處理器內(nèi)部具有JTAG型掃描鏈，提供JTAG接口，實現(xiàn)系統(tǒng)在線調(diào)試。主控單元板I運用RS232接口芯片，實現(xiàn)串口通信。主控單元板I采用低功耗高性能的以太網(wǎng)控制收發(fā)器，支持傳輸速率達(dá)1M和100M的以太網(wǎng)接口。主控單元板I選擇獨立圖形顯示控制器實現(xiàn)IXD顯示功能。主控單元板I由VME總線背板6提供+5V、+3.3V電源，經(jīng)DC-DC電源變換，為各集成電路芯片供電。晶體振蕩電路用于向ARM9微處理器和其他需要時鐘的外設(shè)電路提供工作時鐘。主控單元板I中的SDRAM存儲器作用是:存放系統(tǒng)運行時的程序和數(shù)據(jù)，掉電后該部分程序和數(shù)據(jù)會丟失。設(shè)計中使用4片數(shù)據(jù)寬度為16位的SDRAM并行運行作為一個32位數(shù)據(jù)寬度的SDRAM模塊，以充分發(fā)揮ARM9微處理器32位數(shù)據(jù)寬度的高性能。主控單元板I中采用存儲容量為32Mbit，工作電壓2.7V?3.6V，16位數(shù)據(jù)寬度的Flash存儲器存儲系統(tǒng)運行所需的程序和重要數(shù)據(jù)。主控單元板I中通過電阻式觸摸屏，實現(xiàn)人機交互。運用FPGA芯片完成VME總線主模塊驅(qū)動，總線仲裁，總線中斷，地址譯碼和存儲單元監(jiān)視器等功能，ARM9微處理器實現(xiàn)各個功能單元數(shù)據(jù)交換、數(shù)據(jù)存儲以及控制等功能。
[0021]在圖3中:數(shù)字量單元板3中的16路數(shù)字輸入信號采用光電耦合器進(jìn)行隔離。光電耦合器設(shè)計具有保護(hù)電路免于外界信號的干擾以及損壞。采用吸收電路，提夠輸入信號的門限，從而杜絕感應(yīng)耦合產(chǎn)生低壓信號造成的誤操作。數(shù)字輸入信號經(jīng)光耦隔離后送入FPGA芯片進(jìn)行邏輯處理，并通過VME總線背板6，發(fā)送給主控單元板I。當(dāng)主控單元板I需要進(jìn)行輸出控制時，通過將數(shù)據(jù)經(jīng)由VME總線背板6發(fā)送給FPGA芯片進(jìn)行邏輯處理后，采用光繼電器進(jìn)行隔離，實現(xiàn)數(shù)字信號的輸出，從而增強抗干擾能力，增加信號輸出的穩(wěn)定性。
[0022]在圖4中:模擬量單元板3輸入采用差分輸入，通過跳線選擇電壓或電流輸入方式，經(jīng)過運放送到AD轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)化。模擬量單元板3中的運放電路采用200V共模電壓差分放大器U2，該電路電壓差分輸入時輸入阻抗達(dá)到2ΜΩ，普通模式電壓輸入時阻抗達(dá)到1ΜΩ，信號輸入范圍為-200V?200V，信號輸出范圍為-1OV?10V。差分電壓信號的負(fù)端與正端分別與U2芯片的2和3腳相連，U2芯片的6腳串接電阻R2后與輸出連接。
[0023]在圖5中:模擬量單元板3中的DA轉(zhuǎn)換電路，數(shù)字量通過DA轉(zhuǎn)換器U4轉(zhuǎn)換為模擬量，再經(jīng)高速低噪聲運算放大器U9進(jìn)行放大，該電路信號輸入范圍為-12.3V?12.3V,信號輸出范圍為-13.8V?13.8V，輸入阻抗4.5ΜΩ，輸出阻抗為70 Ω。對于模擬信號的電壓輸出采用FPGA控制模擬開關(guān)U7、U10、Ul1、U12、U15選擇外圍電路控制電壓值的輸出范圍。所述DA轉(zhuǎn)換器U4的9腳與數(shù)字輸入端DA-D-1N連接，U4的17腳與放大器U9的3腳連接，U9的2腳與模擬開關(guān)U7、U12、U15的I腳連接，放大器U9的輸出6腳一路通過電阻R6與模擬開關(guān)Ull的8腳連接，另一路與Ull的2腳連接；DA轉(zhuǎn)換器U4的14、15腳通過電阻R3與模擬開關(guān)U15的8腳連接；模擬開關(guān)Ull的I腳與U12的I腳相連，并通過電阻R7與U12的2腳連接；模擬開關(guān)U7的8腳與UlO的I腳連接，模擬開關(guān)UlO的8腳通過電阻R4接地，模擬開關(guān)UlO的2腳通過電阻R5接地。
[0024]在圖6中:多串口單元板4中的串行通訊接口模塊為接口芯片，通過隔離電路藕接于FPGA控制器。隔離電路采用光耦隔離模塊具有較高的數(shù)據(jù)傳輸速率、時序精度和瞬態(tài)共模抑制能力。該接口芯片具有電平轉(zhuǎn)化邏輯電路。例如，串行通訊接口模塊可以將TTL電平轉(zhuǎn)化為串口 RS422所使用的電平。因此，僅需要更換不同的接口芯片，就可以改變串行通訊接口的屬性，將所述通訊接口配置成相對應(yīng)的RS232、RS422或RS485接口。串行接口的數(shù)據(jù)位、波特率、校驗位、停止位可靈活配置，適應(yīng)多種應(yīng)用場合。FPGA芯片收到來自串口的數(shù)據(jù)后，通過總線驅(qū)動電路，將數(shù)據(jù)經(jīng)由VME總線背板6送給主控單元板I，實現(xiàn)主控單元板I與多串口單元板4的互聯(lián)互通。
[0025]綜上所述，本實用新型中的數(shù)字量單元板2、模擬量單元板3、多串口單元板4都運用瞬間電壓抑制器和防雷抗電管進(jìn)行了瞬間電壓抑制、防雷保護(hù)。本實用新型主控單元板I采用ARM微處理器和FPGA芯片，各功能單元板通過VME總線背板6與主控單元板I連接，實現(xiàn)高速通信。各功能單元板通過硬件設(shè)置地址，可互換背板插槽位置?？刂破骶哂休^高的測量精度和多種測量范圍，能對信號進(jìn)行多種復(fù)雜處理，可實現(xiàn)VGA/LCD顯示、多路數(shù)字量輸入輸出、數(shù)模/模數(shù)轉(zhuǎn)換、多路串行通信、網(wǎng)絡(luò)通信等功能?？刂破魈峁┑牧己萌藱C界面，能幫助用戶實現(xiàn)對信號組態(tài)控制、監(jiān)測的功能，可滿足現(xiàn)代工業(yè)控制的要求，特別適合于一體化工業(yè)控制領(lǐng)域的應(yīng)用。本實用新型操作簡易，生產(chǎn)成本低，其功能多元化、可擴展，高可靠，高精度。
【權(quán)利要求】
1.一種基于ARM和FPGA的嵌入式工業(yè)控制器，包括主控單元板(I)、數(shù)字量單元板(2)、模擬量單元板(3)、多串口單元板(4)、電源單元(5)、VME總線背板(6)、3U機箱(7)，其特征在于: a、3U機箱(7)內(nèi)底部設(shè)有VME總線背板(6)，VME總線背板(6)上設(shè)有8個單元板插槽，依次插有主控單元板(I)、數(shù)字量單元板(2)、模擬量單元板(3)、多串口單元板(4)、電源單元(5)，各功能單元板頂端與3U機箱(7)頂板固定連接，各功能單元板通過VME總線背板(6)與主控單元板(I)連接，實現(xiàn)高速通信；各功能單元板之間可以通過硬件設(shè)置地址，相互互換插槽位置； b、主控單元板(I)是基于ARM9微處理器和大規(guī)?？删幊碳呻娐稦PGA技術(shù)實現(xiàn)的；通過ARM9微處理器內(nèi)部集成的兩路USB主機端口實現(xiàn)USB通信；ARM9微處理器內(nèi)部具有JTAG型掃描鏈，提供JTAG接口，實現(xiàn)系統(tǒng)在線調(diào)試；主控單元板(I)運用RS232接口芯片，實現(xiàn)串口通信；主控單元板(I)采用低功耗高性能的以太網(wǎng)控制收發(fā)器，支持傳輸速率達(dá)1M和10M的以太網(wǎng)接口 ；主控單元板(I)選擇獨立圖形顯示控制器實現(xiàn)IXD顯示功能；主控單元板(I)由VME總線背板(6)提供+5V、+3.3V電源經(jīng)DC-DC電源變換，為各集成電路芯片供電；晶體振蕩電路用于向主控單元板(I)上的ARM9微處理器和其他需要時鐘的外設(shè)電路提供工作時鐘；SDRAM存儲器用于存放系統(tǒng)運行時的程序和數(shù)據(jù)；通過電阻式觸摸屏，實現(xiàn)人機交互；主控單元板(I)運用FPGA芯片完成VME總線主模塊驅(qū)動，總線仲裁，總線中斷，地址譯碼和存儲單元監(jiān)視器等功能，主控單元板(I)運用ARM9微處理器實現(xiàn)與各功能單元板數(shù)據(jù)交換、數(shù)據(jù)存儲以及控制等功能； C、數(shù)字量單元板(2)中的16路數(shù)字輸入信號采用光電耦合器進(jìn)行隔離；數(shù)字輸入信號經(jīng)光耦隔離后送入FPGA芯片進(jìn)行邏輯處理，并通過VME總線背板(6)，發(fā)送給主控單元板(I);當(dāng)主控單元板⑴需要進(jìn)行輸出控制時，通過將數(shù)據(jù)經(jīng)由VME總線背板(6)發(fā)送給FPGA芯片進(jìn)行邏輯處理后，采用光繼電器進(jìn)行隔離，實現(xiàn)數(shù)字信號的輸出； d、模擬量單元板(3)中的運放電路采用200V共模電壓差分放大器U2，差分電壓信號的負(fù)端與正端分別與U2芯片的2腳和3腳相連，U2芯片的6腳串接電阻R2后與輸出連接；模擬量單元板(3)中的DA轉(zhuǎn)換電路，數(shù)字量通過DA轉(zhuǎn)換器U4轉(zhuǎn)換為模擬量，再經(jīng)高速低噪聲運算放大器U9進(jìn)行放大，DA轉(zhuǎn)換器U4的9腳與數(shù)字輸入端DA-D-1N連接，U4的17腳與放大器U9的3腳連接，U9的2腳與模擬開關(guān)U7、U12、U15的I腳連接，放大器U9的輸出6腳一路通過電阻R6與模擬開關(guān)Ull的8腳連接，另一路與Ull的2腳連接；DA轉(zhuǎn)換器U4的14、15腳通過電阻R3與模擬開關(guān)U15的8腳連接；模擬開關(guān)Ull的I腳與U12的I腳相連，并通過電阻R7與U12的2腳連接；模擬開關(guān)U7的8腳與UlO的I腳連接，模擬開關(guān)UlO的8腳通過電阻R4接地，模擬開關(guān)UlO的2腳通過電阻R5接地； e、多串口單元板⑷中的串行通訊接口模塊為接口芯片，通過隔離電路藕接于FPGA控制器；FPGA芯片收到來自串口的數(shù)據(jù)后，通過總線驅(qū)動電路，將數(shù)據(jù)經(jīng)由VME總線背板(6)送給主控單元板(I)，實現(xiàn)主控單元板(I)與多串口單元板(4)的互聯(lián)互通； f>電源單元(5)采用ATX —體化電源AC220V/50HZ可為VME總線背板(6)各功能單元提供+5V、+12V、-12V電壓輸入。
【文檔編號】G05B19/04GK203965837SQ201420329386
【公開日】2014年11月26日 申請日期:2014年6月19日 優(yōu)先權(quán)日:2014年6月19日
【發(fā)明者】王鵬, 秦文進(jìn), 石永濤 申請人:甘肅交通職業(yè)技術(shù)學(xué)院