一種可編程芯片的編程控制電路的制作方法
【專利摘要】本實(shí)用新型涉及智能芯片領(lǐng)域，具體涉及一種可編程芯片的編程控制電路，包括若干個(gè)數(shù)據(jù)組單元，編程識(shí)別單元和切換單元，各個(gè)數(shù)據(jù)組單元包括一個(gè)標(biāo)志位子單元和多個(gè)編程數(shù)據(jù)位子單元，用于識(shí)別編程次數(shù)的所述編程識(shí)別單元，分別與各個(gè)數(shù)據(jù)組單元中的標(biāo)志位子單元相連接，識(shí)別所述標(biāo)志位子單元的標(biāo)志位信號(hào)，并控制所述切換單元，所述切換單元連接所述各數(shù)據(jù)組單元的編程數(shù)據(jù)位子單元，并在所述編程識(shí)別單元的控制下，接通對(duì)應(yīng)的編程數(shù)據(jù)位子單元，輸出對(duì)應(yīng)的編程數(shù)據(jù)位信號(hào)。本實(shí)用新型無(wú)需特殊工藝，即可實(shí)現(xiàn)能多次編程的效果，以節(jié)省芯片生產(chǎn)時(shí)的光刻步驟，降低了成本，而且可根據(jù)需要增減數(shù)據(jù)組單元的個(gè)數(shù)，來(lái)實(shí)現(xiàn)多次編程目的。
【專利說(shuō)明】一種可編程芯片的編程控制電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及智能芯片領(lǐng)域，具體涉及一種可編程芯片的編程控制電路。

【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中，一般的具有可編程功能的芯片，都需要特殊工藝才能對(duì)芯片進(jìn)行多次編程，例如一些芯片的編程入口具有若干浮柵晶體管，在編程時(shí)需要通過(guò)額外的光刻步驟修改浮柵上的電荷，進(jìn)而改變所述浮柵晶體管導(dǎo)通的閾值電壓，使對(duì)應(yīng)的編程入口始終維持一個(gè)特定的高電平或低電平狀態(tài)，即獲得二進(jìn)制數(shù)據(jù)，從而實(shí)現(xiàn)編程目的。這種浮柵工藝由于采用光刻步驟，無(wú)疑在編程過(guò)程中增加了成本，而在有些應(yīng)用中，需要多次對(duì)芯片進(jìn)行編程，然而對(duì)浮柵晶體管進(jìn)行光刻和擦除的次數(shù)有限，使得芯片的可編程次數(shù)較少。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型克服了上述缺點(diǎn)，提供了一種無(wú)需額外工藝步驟，成本低廉，可實(shí)現(xiàn)多次編程的可編程芯片的編程控制電路。
[0004]本實(shí)用新型解決其技術(shù)問(wèn)題所采取的技術(shù)方案是:一種可編程芯片的編程控制電路，包括若干個(gè)數(shù)據(jù)組單元，編程識(shí)別單元和切換單元，各個(gè)數(shù)據(jù)組單元包括一個(gè)標(biāo)志位子單元和多個(gè)編程數(shù)據(jù)位子單元，用于識(shí)別編程次數(shù)的所述編程識(shí)別單元，分別與各個(gè)數(shù)據(jù)組單元中的標(biāo)志位子單元相連接，識(shí)別所述標(biāo)志位子單元的標(biāo)志位信號(hào)，并控制所述切換單元，所述切換單元連接所述各數(shù)據(jù)組單元的編程數(shù)據(jù)位子單元，并在所述編程識(shí)別單元的控制下，接通對(duì)應(yīng)的編程數(shù)據(jù)位子單元，輸出對(duì)應(yīng)的編程數(shù)據(jù)位信號(hào)。
[0005]所述數(shù)據(jù)組單元可為m個(gè)，所述切換單元可包括m+1個(gè)開關(guān)組，其中包括與m個(gè)所述數(shù)據(jù)組單元一一對(duì)應(yīng)連接的m個(gè)編程開關(guān)組和一個(gè)缺省狀態(tài)開關(guān)組，每個(gè)開關(guān)組為多個(gè)聯(lián)動(dòng)開關(guān)，所述缺省狀態(tài)開關(guān)組各聯(lián)動(dòng)開關(guān)的輸入端，分別對(duì)應(yīng)連接在缺省數(shù)據(jù)端，所述編程開關(guān)組的各聯(lián)動(dòng)開關(guān)的輸入端，分別對(duì)應(yīng)連接數(shù)據(jù)組單元的編程數(shù)據(jù)位子單元，所述各開關(guān)組的控制端與所述編程識(shí)別單元相連，在所述編程識(shí)別單元的控制下，接通相應(yīng)的聯(lián)動(dòng)開關(guān)。
[0006]當(dāng)各所述數(shù)據(jù)組單元的標(biāo)志位子單元未輸出有效的標(biāo)志位信號(hào)時(shí)，所述編程識(shí)別單元可控制所述缺省狀態(tài)開關(guān)組的聯(lián)動(dòng)開關(guān)導(dǎo)通，將所述缺省數(shù)據(jù)端信號(hào)輸出到所述缺省狀態(tài)開關(guān)組的聯(lián)動(dòng)開關(guān)的輸出端；當(dāng)一個(gè)所述數(shù)據(jù)組單元的標(biāo)志位子單元輸出有效的標(biāo)志位信號(hào)時(shí)，所述編程識(shí)別單元可控制對(duì)應(yīng)的編程開關(guān)組的聯(lián)動(dòng)開關(guān)導(dǎo)通，將當(dāng)前數(shù)據(jù)組單元的編程數(shù)據(jù)位子單元的編程數(shù)據(jù)位信號(hào)輸出到當(dāng)前編程開關(guān)組的聯(lián)動(dòng)開關(guān)的輸出端。
[0007]當(dāng)所述數(shù)據(jù)組單元可為兩個(gè)，分別為第一數(shù)據(jù)組單元和第二數(shù)據(jù)組單元時(shí)，所述切換單元包括三個(gè)開關(guān)組，分別為與所述第一數(shù)據(jù)組單元、第二數(shù)據(jù)組單元一一對(duì)應(yīng)連接的第一開關(guān)組、第二開關(guān)組以及缺省狀態(tài)開關(guān)組；所述編程識(shí)別單元包括兩個(gè)反相器和兩個(gè)邏輯與門，所述第一數(shù)據(jù)組單元的標(biāo)志位子單元經(jīng)第一反相器連接到所述缺省狀態(tài)開關(guān)組的控制端，并同時(shí)連接到第一邏輯與門的一個(gè)輸入端和第二邏輯與門的一個(gè)輸入端，所述第二數(shù)據(jù)組單元的標(biāo)志位子單元連接到第一邏輯與門的另一個(gè)輸入端，并經(jīng)過(guò)第二反相器連接到第二邏輯與門的另一個(gè)輸入端，所述第一邏輯與門的輸出端連接到第一編程開關(guān)組的控制端，所述第二邏輯與門的輸出端連接到第二編程開關(guān)組的控制端。
[0008]所述標(biāo)志位子單元或/和各編程數(shù)據(jù)位子單元可由編程入口電路構(gòu)成，所述編程入口電路包括編程開關(guān)、MOS晶體管、電流源和反相器，所述MOS晶體管采用電容連接方式，即漏極和源極共同接地，柵極連接所述電流源的輸出端，所述編程開關(guān)的輸入端為高壓信號(hào)端，輸出端與所述MOS晶體管的柵極相連接，控制端即為編程控制端，所述反相器的輸入端與所述MOS晶體管的柵極相連，輸出端即為標(biāo)志位子單元或/和編程數(shù)據(jù)位子單元的輸出端。
[0009]本實(shí)用新型在所述數(shù)據(jù)組單元中設(shè)置標(biāo)志位和編程數(shù)據(jù)位，所述編程識(shí)別單元通過(guò)所述標(biāo)志位來(lái)識(shí)別編程的次數(shù)，并控制所述切換單元接通對(duì)應(yīng)的編程數(shù)據(jù)位信號(hào)，作為編程輸出端的信號(hào)輸出，無(wú)需特殊工藝，即可實(shí)現(xiàn)能多次編程的效果，以節(jié)省芯片生產(chǎn)時(shí)的光刻步驟，降低了成本，而且可根據(jù)需要增減數(shù)據(jù)組單元的個(gè)數(shù)，來(lái)實(shí)現(xiàn)多次編程目的。

【專利附圖】

【附圖說(shuō)明】
[0010]圖1為本實(shí)用新型的原理框圖；
[0011]圖2為本實(shí)用新型的優(yōu)選實(shí)施例中的部分電路圖；
[0012]圖3為本實(shí)用新型的優(yōu)選實(shí)施例中編程入口單元的電路原理圖。

【具體實(shí)施方式】
[0013]如圖1中所示，為本實(shí)用新型的原理框圖，包括若干個(gè)數(shù)據(jù)組單元，分別為數(shù)據(jù)組單元DA、數(shù)據(jù)組單元DB……數(shù)據(jù)組單元DM(其中，M是指代根據(jù)實(shí)際需要選取的數(shù)據(jù)組單元的個(gè)數(shù)，而并不指代按字母排序獲得的特定數(shù)位)，還包括編程識(shí)別單元和切換單元，每個(gè)所述數(shù)據(jù)組單元包括一個(gè)標(biāo)志位子單元和多個(gè)編程數(shù)據(jù)位子單元(圖中未標(biāo)示)。用于識(shí)別編程次數(shù)的所述編程識(shí)別單元，分別與各個(gè)數(shù)據(jù)組單元DA、DB……DM中的標(biāo)志位子單元相連，即所述編程識(shí)別單元通過(guò)標(biāo)志位端A端連接所述數(shù)據(jù)組單元DA的標(biāo)志位子單元，通過(guò)標(biāo)志位端B端連接所述數(shù)據(jù)組單元DB的標(biāo)志位子單元......通過(guò)標(biāo)志位端M端連接所述數(shù)據(jù)組單元DM的標(biāo)志位子單元，所述編程識(shí)別單元識(shí)別所述標(biāo)志位子單元的標(biāo)志位信號(hào)，并控制所述切換單元。所述切換單元分別連接所述各數(shù)據(jù)組單元DA、DB……DM中的編程數(shù)據(jù)位子單元，即所述切換單元通過(guò)編程數(shù)據(jù)端DAO，DAl……DAN連接數(shù)據(jù)組單元DA中的各個(gè)編程數(shù)據(jù)位子單元，通過(guò)編程數(shù)據(jù)端DBO，DBl……DBN連接數(shù)據(jù)組單元DB中的各個(gè)編程數(shù)據(jù)位子單元……通過(guò)編程數(shù)據(jù)端DMO，DMl……DMN連接數(shù)據(jù)組單元DM中的各個(gè)編程數(shù)據(jù)位子單元，所述切換單元在所述編程識(shí)別單元的控制下，接通對(duì)應(yīng)的編程數(shù)據(jù)位子單元，輸出對(duì)應(yīng)的編程數(shù)據(jù)位信號(hào)到編程輸出端DO，Dl……DN。
[0014]圖2為本實(shí)用新型的優(yōu)選實(shí)施例中的部分電路圖，該實(shí)施例中，所述數(shù)據(jù)組單元的個(gè)數(shù)為兩個(gè)，分別為數(shù)據(jù)組單元DA和數(shù)據(jù)組單元DB，即可以實(shí)現(xiàn)兩次編程，所述切換單元包括三個(gè)開關(guān)組，其中包括與兩個(gè)所述數(shù)據(jù)組單元一一對(duì)應(yīng)連接的兩個(gè)編程開關(guān)組K2、K3和一個(gè)缺省狀態(tài)開關(guān)組Kl。所述編程識(shí)別單元包括兩個(gè)反相器invl、inv2和兩個(gè)邏輯與門andl、and2，所述數(shù)據(jù)組單元DA的標(biāo)志位子單元，由標(biāo)志位端A端經(jīng)反相器invl連接到所述缺省狀態(tài)開關(guān)組Kl的控制端，并同時(shí)連接到邏輯與門andl的一個(gè)輸入端和邏輯與門and2的一個(gè)輸入端，所述數(shù)據(jù)組單元DB的標(biāo)志位子單元，由標(biāo)志位端B端連接到邏輯與門andl的另一個(gè)輸入端，并經(jīng)過(guò)反相器inv2連接到邏輯與門and2的另一個(gè)輸入端，所述邏輯與門andl的輸出端連接到編程開關(guān)組K2的控制端，所述邏輯與門and2的輸出端連接到編程開關(guān)組K3的控制端。所述各個(gè)開關(guān)組K1、K2、K3為N+1個(gè)聯(lián)動(dòng)開關(guān)，其中，所述缺省狀態(tài)開關(guān)組Kl的N+1個(gè)聯(lián)動(dòng)開關(guān)SO1、Sll……SNl的輸入端，分別對(duì)應(yīng)連接在缺省數(shù)據(jù)端RO,RU.'RN ;所述編程開關(guān)組K2的N+1個(gè)聯(lián)動(dòng)開關(guān)S02、S12……SN2的輸入端，分別連接在對(duì)應(yīng)的數(shù)據(jù)組單元DA的編程數(shù)據(jù)位端DAO、DAl……DAN，所述編程開關(guān)組K3的N+1個(gè)聯(lián)動(dòng)開關(guān)S03、S13……SN3的輸入端，分別連接在對(duì)應(yīng)的數(shù)據(jù)組單元DB的編程數(shù)據(jù)位端DBO, DBl......DBN0
[0015]所述標(biāo)志位子單元以及各編程數(shù)據(jù)位子單元都各自具有一個(gè)編程入口電路，本實(shí)施例中，每一個(gè)標(biāo)志位子單元以及每一個(gè)編程數(shù)據(jù)位子單元都由相同的編程入口電路構(gòu)成，所述編程入口電路如圖3中所示，包括編程開關(guān)SW、M0S晶體管麗2、電流源Il和反相器inv3，所述MOS晶體管麗2采用電容連接方式，即漏極和源極共同接地，柵極連接所述電流源Il的輸出端，所述編程開關(guān)SW的輸入端為高壓信號(hào)端HV，輸出端與所述MOS晶體管麗2的柵極相連接，控制端即為編程控制端PR0G，所述反相器inv3的輸入端與所述MOS晶體管麗2的柵極相連，輸出端OUT即為相應(yīng)的標(biāo)志位子單元或是編程數(shù)據(jù)位子單元的輸出端。
[0016]基于上述優(yōu)選實(shí)施例的電路結(jié)構(gòu)，其具體的工作過(guò)程如下:將與所述MOS晶體管MN2的柵極相連的節(jié)點(diǎn)定義為TC節(jié)點(diǎn)，當(dāng)未編程時(shí)，MOS晶體管MN2的柵極無(wú)漏電，TC節(jié)點(diǎn)被電流源Il上拉至電源VCC，反相器inv3輸出信號(hào)端OUT為低電平；當(dāng)編程控制端PROG輸入的信號(hào)為高電平時(shí)，編程開關(guān)SW導(dǎo)通，將高壓信號(hào)端HV的電壓連接至TC節(jié)點(diǎn)，將所述MOS晶體換MN2的電容柵極擊穿，永久性破壞其柵極氧化層，導(dǎo)致其相對(duì)地漏電，漏電電流大于電流源Il的電流值，導(dǎo)致TC節(jié)點(diǎn)變?yōu)榈碗娖?，?jīng)過(guò)反相器inv3反相后的輸出信號(hào)端OUT為高電平。因此，在未編程時(shí)，當(dāng)編程控制端PROG無(wú)信號(hào)輸入時(shí)，輸出信號(hào)端OUT能夠始終保持在低電平狀態(tài)，而在編程時(shí)，當(dāng)編程控制端PROG輸入高電平信號(hào)后，輸出信號(hào)端OUT能夠始終保持在高電平狀態(tài)。
[0017]對(duì)應(yīng)于圖2中各數(shù)據(jù)組單元，例如對(duì)應(yīng)于標(biāo)志位子單元時(shí)，輸出信號(hào)端OUT將連接至標(biāo)志位端A ;對(duì)應(yīng)于數(shù)據(jù)組單元DA的第一個(gè)編程數(shù)據(jù)位子單元時(shí)，輸出信號(hào)端OUT將連接至編程數(shù)據(jù)位端DAO。
[0018]在本優(yōu)選實(shí)施例中，由于具有兩個(gè)數(shù)據(jù)組單元DA、DB，可提供兩次編程，并且存在3種狀態(tài):未編程狀態(tài)、經(jīng)過(guò)I次編程狀態(tài)、經(jīng)過(guò)2次編程狀態(tài)。假設(shè)未編程時(shí)所有數(shù)據(jù)位(包括標(biāo)志位和編程數(shù)據(jù)位)都為邏輯0，即低電平，在缺省數(shù)據(jù)端R0、R1、…、RN表示的缺省數(shù)據(jù)值也為邏輯0，即低電平。
[0019]當(dāng)未編程時(shí)，各數(shù)據(jù)組單元的標(biāo)志位子單元未輸出有效的標(biāo)志位信號(hào)，標(biāo)志位端均為低電平，標(biāo)志位端A為低電平，經(jīng)過(guò)反相器invl后的輸出到缺省狀態(tài)開關(guān)組Kl控制端的信號(hào)為高電平，聯(lián)動(dòng)開關(guān)SOUSll……SNl都導(dǎo)通且其他聯(lián)動(dòng)開關(guān)都斷開，則所述缺省數(shù)據(jù)端信號(hào)RO，Rl……RN輸出到所述缺省狀態(tài)開關(guān)組的聯(lián)動(dòng)開關(guān)SO1、S11……SNl的輸出端，即編程輸出端DO的信號(hào)等于缺省數(shù)據(jù)端RO的信號(hào)，同理，編程輸出端Dl信號(hào)等于缺省數(shù)據(jù)端Rl的信號(hào)……編程輸出端DN的信號(hào)等于缺省數(shù)據(jù)端RN的信號(hào)，即編程輸出端DO?DN等于缺省數(shù)據(jù)端RO?RN的缺省值。
[0020]當(dāng)進(jìn)行第一次編程時(shí)，對(duì)第一數(shù)據(jù)組單元DA進(jìn)行編程，通過(guò)各編程控制端將對(duì)應(yīng)的編程數(shù)據(jù)位端DAO?DAN編程配置成所需的數(shù)據(jù)，同時(shí)將標(biāo)志位端A編程為邏輯1，即高電平，輸出有效的標(biāo)志位信號(hào)，且保持第二數(shù)據(jù)組單元DB為未編程狀態(tài)，標(biāo)志位端B維持低電平。此時(shí)，由于標(biāo)志位端A為高電平，且標(biāo)志位端B為低電平，缺省狀態(tài)開關(guān)組Kl的控制端為低電平，編程開關(guān)組K2的控制端變?yōu)楦唠娖剑幊涕_關(guān)組K3的控制端為低電平，導(dǎo)致聯(lián)動(dòng)開關(guān)S02、S12……SN2導(dǎo)通且其他聯(lián)動(dòng)開關(guān)都斷開，所述編程數(shù)據(jù)位端DAO?DAN的信號(hào)輸出到所述聯(lián)動(dòng)開關(guān)S02、S12……SN2的輸出端，即編程輸出端DO的信號(hào)等于數(shù)據(jù)組單元DA的第一位編程數(shù)據(jù)位端DAO的信號(hào)，同理，編程輸出端Dl的信號(hào)等于數(shù)據(jù)組單元DA的第二位編程數(shù)據(jù)位端DAl的信號(hào)……編程輸出端DN的信號(hào)等于數(shù)據(jù)組單元DA的第二位編程數(shù)據(jù)位端DAN的信號(hào)。
[0021]當(dāng)進(jìn)行第二次編程時(shí)后，對(duì)第二數(shù)據(jù)組單元DB進(jìn)行編程，通過(guò)各編程控制端將對(duì)應(yīng)的編程數(shù)據(jù)位端DBO?DBO編程成所需的數(shù)據(jù)，同時(shí)將標(biāo)志位端B編程為邏輯1，即高電平。此時(shí)標(biāo)志位端A為高電平，且標(biāo)志位端B為高電平，編程開關(guān)組K3變?yōu)楦唠娖剑笔顟B(tài)開關(guān)組K1、編程開關(guān)組K2為低電平，導(dǎo)致聯(lián)動(dòng)開關(guān)S03、S13……SN3導(dǎo)通且其他聯(lián)動(dòng)開關(guān)斷開，編程輸出端DO的信號(hào)等于數(shù)據(jù)組單元DB的第一位編程數(shù)據(jù)位端DBO的信號(hào)，同理，編程輸出端Dl的信號(hào)等于數(shù)據(jù)組單元DB的第二位編程數(shù)據(jù)位端DBl的信號(hào)……編程輸出端DN的信號(hào)等于數(shù)據(jù)組單元DB的第二位編程數(shù)據(jù)位端DBN的信號(hào)。
[0022]根據(jù)本實(shí)用新型的原理，也可以實(shí)現(xiàn)3次及以上的編程功能。對(duì)于需要M次編程功能，需要設(shè)置M組數(shù)據(jù)組單元。只需在每個(gè)數(shù)據(jù)組單元中分別設(shè)置標(biāo)志位子單元和編程數(shù)據(jù)位子單元，通過(guò)標(biāo)志位來(lái)標(biāo)識(shí)芯片處于第幾次編程狀態(tài)，并控制所述切換單元接通對(duì)應(yīng)的編程數(shù)據(jù)位信號(hào)，作為編程輸出端的信號(hào)輸出，因此無(wú)需特殊工藝，即可實(shí)現(xiàn)能多次編程的效果，以節(jié)省芯片生產(chǎn)時(shí)的光刻步驟，降低了成本，又可根據(jù)需要增減數(shù)據(jù)組單元的個(gè)數(shù)，來(lái)實(shí)現(xiàn)多次編程目的。
[0023]以上對(duì)本實(shí)用新型所提供的可編程芯片的編程控制電路進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本實(shí)用新型的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本實(shí)用新型的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實(shí)用新型的思想，在【具體實(shí)施方式】及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書內(nèi)容不應(yīng)理解為對(duì)本實(shí)用新型的限制。
【權(quán)利要求】
1.一種可編程芯片的編程控制電路，其特征在于:包括若干個(gè)數(shù)據(jù)組單元，編程識(shí)別單元和切換單元，各個(gè)數(shù)據(jù)組單元包括一個(gè)標(biāo)志位子單元和多個(gè)編程數(shù)據(jù)位子單元，用于識(shí)別編程次數(shù)的所述編程識(shí)別單元，分別與各個(gè)數(shù)據(jù)組單元中的標(biāo)志位子單元相連接，識(shí)別所述標(biāo)志位子單元的標(biāo)志位信號(hào)，并控制所述切換單元，所述切換單元連接所述各數(shù)據(jù)組單元的編程數(shù)據(jù)位子單元，并在所述編程識(shí)別單元的控制下，接通對(duì)應(yīng)的編程數(shù)據(jù)位子單元，輸出對(duì)應(yīng)的編程數(shù)據(jù)位信號(hào)。
2.根據(jù)權(quán)利要求1所述的可編程芯片的編程控制電路，其特征在于:當(dāng)所述數(shù)據(jù)組單元為m個(gè)時(shí)，所述切換單元包括m+1個(gè)開關(guān)組，其中包括與m個(gè)所述數(shù)據(jù)組單元--對(duì)應(yīng)連接的m個(gè)編程開關(guān)組和一個(gè)缺省狀態(tài)開關(guān)組，每個(gè)開關(guān)組為多個(gè)聯(lián)動(dòng)開關(guān)，所述缺省狀態(tài)開關(guān)組各聯(lián)動(dòng)開關(guān)的輸入端，分別對(duì)應(yīng)連接在缺省數(shù)據(jù)端，所述編程開關(guān)組的各聯(lián)動(dòng)開關(guān)的輸入端，分別對(duì)應(yīng)連接各數(shù)據(jù)組單元的編程數(shù)據(jù)位子單元，所述各開關(guān)組的控制端與所述編程識(shí)別單元相連，在所述編程識(shí)別單元的控制下，接通相應(yīng)的聯(lián)動(dòng)開關(guān)。
3.根據(jù)權(quán)利要求2所述的可編程芯片的編程控制電路，其特征在于:當(dāng)各所述數(shù)據(jù)組單元的標(biāo)志位子單元未輸出有效的標(biāo)志位信號(hào)時(shí)，所述編程識(shí)別單元控制所述缺省狀態(tài)開關(guān)組的聯(lián)動(dòng)開關(guān)導(dǎo)通，將所述缺省數(shù)據(jù)端信號(hào)輸出到所述缺省狀態(tài)開關(guān)組的聯(lián)動(dòng)開關(guān)的輸出端；當(dāng)一個(gè)所述數(shù)據(jù)組單元的標(biāo)志位子單元輸出有效的標(biāo)志位信號(hào)時(shí)，所述編程識(shí)別單元控制對(duì)應(yīng)的編程開關(guān)組的聯(lián)動(dòng)開關(guān)導(dǎo)通，將當(dāng)前數(shù)據(jù)組單元的編程數(shù)據(jù)位子單元的編程數(shù)據(jù)位信號(hào)輸出到當(dāng)前編程開關(guān)組的聯(lián)動(dòng)開關(guān)的輸出端。
4.根據(jù)權(quán)利要求2所述的可編程芯片的編程控制電路，其特征在于:當(dāng)所述數(shù)據(jù)組單元為兩個(gè)，分別為第一數(shù)據(jù)組單元和第二數(shù)據(jù)組單元時(shí)，所述切換單元包括三個(gè)開關(guān)組，分別為與所述第一數(shù)據(jù)組單元、第二數(shù)據(jù)組單元一一對(duì)應(yīng)連接的第一開關(guān)組、第二開關(guān)組以及缺省狀態(tài)開關(guān)組；所述編程識(shí)別單元包括兩個(gè)反相器和兩個(gè)邏輯與門，所述第一數(shù)據(jù)組單元的標(biāo)志位子單元經(jīng)第一反相器連接到所述缺省狀態(tài)開關(guān)組的控制端，并同時(shí)連接到第一邏輯與門的一個(gè)輸入端和第二邏輯與門的一個(gè)輸入端，所述第二數(shù)據(jù)組單元的標(biāo)志位子單元連接到第一邏輯與門的另一個(gè)輸入端，并經(jīng)過(guò)第二反相器連接到第二邏輯與門的另一個(gè)輸入端，所述第一邏輯與門的輸出端連接到第一編程開關(guān)組的控制端，所述第二邏輯與門的輸出端連接到第二編程開關(guān)組的控制端。
5.根據(jù)權(quán)利要求1或2或3或4所述的可編程芯片的編程控制電路，其特征在于:所述標(biāo)志位子單元或/和各編程數(shù)據(jù)位子單元由編程入口電路構(gòu)成，所述編程入口電路包括編程開關(guān)、MOS晶體管、電流源和反相器，所述MOS晶體管采用電容連接方式，即漏極和源極共同接地，柵極連接所述電流源的輸出端，所述編程開關(guān)的輸入端為高壓信號(hào)端，輸出端與所述MOS晶體管的柵極相連接，控制端即為編程控制端，所述反相器的輸入端與所述MOS晶體管的柵極相連，輸出端即為標(biāo)志位子單元或/和編程數(shù)據(jù)位子單元的輸出端。
【文檔編號(hào)】G05B19/04GK204229143SQ201420734012
【公開日】2015年3月25日 申請(qǐng)日期:2014年11月27日 優(yōu)先權(quán)日:2014年11月27日
【發(fā)明者】王釗 申請(qǐng)人:無(wú)錫中星微電子有限公司