本發(fā)明涉及自動控制領域，特別是指一種處理器、外接器件、控制系統(tǒng)及其熱插拔方法。

背景技術：

傳感器(Sensor)是一種檢測裝置，能感受到被測量的信息，并能將檢測感受到的信息，按一定規(guī)律變換成為電信號或其他所需形式的信息輸出，以滿足信息的傳輸、處理、存儲、顯示、記錄和控制等要求。它是實現(xiàn)自動檢測和自動控制的首要環(huán)節(jié)。

執(zhí)行器(Final Controlling Element)是在自動控制系統(tǒng)中，以調節(jié)儀表或其他控制裝置的信號為輸入信號，按一定調節(jié)規(guī)律調節(jié)被控對象輸入量的裝置。它是一種自動化儀器，如調節(jié)閥、擋板和電磁閥等均屬此類。

在產品設備開發(fā)的過程當中，經常會利用各種不同類型的傳感器、執(zhí)行器組合成具有一定完整功能的自動化設備。例如：打印機、裝配流水線、房間溫控等等。

在常規(guī)的電子產品之中，如圖1所示，傳感器和執(zhí)行器與處理器是物理上直接并固定連接的。這種產品設備基本是為了完成較為單一的功能而設計。

為了增強產品設備的功能能力，提高產品設備的通用性和兼容性，則需要能夠支持傳感器和執(zhí)行器的熱插拔功能。即傳感器和執(zhí)行器的“即插即用”功能。當有傳感器或者執(zhí)行器接入到處理器時，處理器可以快速識別，并按照其特性支持其進入正確的工作狀態(tài)；當有傳感器或者執(zhí)行器與處理器分開時，處理器則可以快速檢測到這種分開狀態(tài)，并切斷和關閉有關的電路和邏輯程序。

為了實現(xiàn)這個功能，就需要對傳感器、執(zhí)行器和處理器之間的接口方 法做出明確規(guī)定。并制定相關的硬件和軟件流程規(guī)范，以保證各個器件之間的可靠性、兼容性和互換性。

發(fā)明專利《用于傳感器節(jié)點的總線式支持熱插拔的傳感器分開方法》(CN103647793A)采用了一種用于傳感器節(jié)點的總線是支持熱插拔的傳感器分開方法。如圖2所示，其是將通信模塊和傳感器模塊從硬件上分開，硬件上基于USART接口，設計實現(xiàn)該接口的熱插拔功能。該技術方案還設計了智能傳感器協(xié)議，傳感器模塊本地存儲了一些自身的相關信息，通訊模塊可以根據協(xié)議制定的相關命令接口獲得這些信息并收集傳感器模塊采集的數據，實現(xiàn)通訊模塊與傳感器模塊之間的數據傳輸。只能傳感器總線接口上可以掛載多個傳感器模塊，總線接口不僅提供通訊模塊與傳感器模塊的通訊鏈路，并且提供傳感器模塊的電源供電。在通訊模塊帶電工作的情況下可以隨時從總線上卸載傳感器模塊，也可以掛載新的傳感器模塊到總線上，實現(xiàn)傳感器的熱插拔功能。

上述發(fā)明存在如下缺點：

(1)僅定義了傳感器采集數據方式，并未定義執(zhí)行器的有關器件與處理方式；

(2)硬件上基于USART設計通訊協(xié)議，一般通訊速率最高為115200bps，該接口的通訊速率與I2C/SPI等總線通訊速率相比是較低的，對于高速器件，并不適合；

(3)每個傳感器模塊都需要設計完整的處理器，存儲器等電路，這樣做只會增加了原有傳感器的電路復雜性，另外還增加體積和功耗，最終導致整體成本增加，當傳感器損壞時，需要更換整個傳感器模塊，成本較高。

技術實現(xiàn)要素：

本發(fā)明提供一種處理器、外接器件、控制系統(tǒng)及其熱插拔方法，同類的外接器件都可以在不同處理器上熱插拔互換使用，并且以I2C/SPI/UART/GPIO總線方式的外接器件可以方便快速地接入至處理器， 同時簡化外接器件與處理器之間的熱插拔接口流程，使得外接器件外圍器件最小化，保證外接器件以低成本、低功耗接入至處理器。

為解決上述技術問題，本發(fā)明提供技術方案如下：

一種處理器，包括位于內部的主控芯片和與所述主控芯片連接的數字信號通訊芯片，以及位于外部的電源引線和至少一個處理器物理接口，其中，所述電源引線一端用于連接外接電源，另一端連接所述主控芯片；所述處理器物理接口包括GPIO1引腳、UART1引腳、I2C1引腳、SPI1引腳、I2C0引腳、GPIO0引腳、VCC0引腳和GND0引腳，所述GPIO1引腳、UART1引腳、I2C1引腳和SPI1引腳與所述數字信號通訊芯片連接，所述I2C0引腳和GPIO0引腳與所述主控芯片連接，所述VCC0引腳和GND0引腳與所述電源引線連接。

進一步的，所述主控芯片還連接有模擬信號通訊芯片，所述處理器物理接口還包括AIN0引腳和AIN1引腳，所述AIN0引腳和AIN1引腳與所述模擬信號通訊芯片連接。

一種外接器件，所述外接器件為傳感器或執(zhí)行器，包括位于內部的主芯片和存儲芯片以及位于外部的外接器件物理接口，所述外接器件物理接口包括GPIOx引腳、UARTx引腳、I2Cx引腳或SPIx引腳，以及存儲芯片讀寫引腳、CONNx引腳、VCCx引腳和GNDx引腳，所述GPIOx引腳、UARTx引腳、I2Cx引腳、SPIx引腳、CONNx引腳、VCCx引腳和GNDx引腳與所述主芯片連接，所述存儲芯片讀寫引腳與所述存儲芯片連接。

進一步的，所述外接器件物理接口還包括AIN0x引腳和AIN1x引腳，所述AIN0x引腳和AIN1x引腳與所述主芯片連接。

一種控制系統(tǒng)，包括上述處理器以及至少一個上述外接器件，所述處理器物理接口與所述外接器件物理接口連接，其中，

所述處理器的GPIO1引腳、UART1引腳、I2C1引腳、SPI1引腳、GPIO0引腳、VCC0引腳和GND0引腳分別與所述外接器件的GPIOx引腳、UARTx引腳、I2Cx引腳、SPIx引腳、CONNx引腳、VCCx引腳和GNDx引腳連接；

所述處理器的I2C0引腳與所述存儲芯片的存儲芯片讀寫引腳連接；

所述處理器的AIN0引腳、AIN1引腳分別與所述存儲芯片的AIN0x引腳、AIN1x引腳連接。

上述控制系統(tǒng)的熱插拔方法，包括：

步驟1：所述處理器監(jiān)控所述GPIO0引腳的電平，若其從高電平變?yōu)榈碗娖?，則表示有外接器件接入所述處理器，執(zhí)行步驟2，若其從低電平變?yōu)楦唠娖剑瑒t表示有外接器件從所述處理器上移除，執(zhí)行步驟6，若電平狀態(tài)不發(fā)生改變，則表示沒有外接器件接入所述處理器以及從處理器上移除，重復執(zhí)行步驟1；

步驟2：所述處理器監(jiān)控所述GPIO0引腳的低電平保持時間，若保持時間超過設定閾值，則表示所述處理器與所述外接器件接觸良好，執(zhí)行步驟3，否則，執(zhí)行步驟1；

步驟3：所述處理器通過I2C0引腳讀取所述存儲芯片內的參數信息；

步驟4：所述處理器對所述參數信息進行識別，若識別通過，則表示所述參數信息有效，執(zhí)行步驟5，否則，執(zhí)行步驟1；

步驟5：所述處理器根據所述參數信息對所述數字信號通信芯片或模擬信號通信芯片進行配置，以便后續(xù)處理器與該外接器件的數據通訊，并轉至步驟1；

步驟6：停止處理器與該外接器件的數據通訊，并轉至步驟1。

進一步的，所述參數信息包括配置參數和標定參數，所述配置參數包括主識別碼、版本號、設備類型和運放參數，所述標定參數包括標定數組。

本發(fā)明具有以下有益效果：

與現(xiàn)有技術相比，本發(fā)明的處理器、外接器件、控制系統(tǒng)及其熱插拔方法中，加強了外接器件之間的互換性，即同類外接器件都可以在不同處理器上熱插拔互換使用，不需要再配置和修改參數；將外接器件與處理器之間的物理接口方式標準化，使得可以支持以I2C/SPI/UART/GPIO常見總線方式(工作電壓3.3V～5V)工作的外接器件均可以方便快速地接入至處理器；簡化了外接器件與處理器之間的熱插拔接口流程，減少了外接器 件的物理硬件，使得外接器件的外圍器件最小化，保證外接器件以低成本、低功耗接入至處理器。

附圖說明

圖1為現(xiàn)有技術中的電子產品的結構示意圖；

圖2為現(xiàn)有技術中的熱插拔系統(tǒng)的結構示意圖；

圖3為本發(fā)明的處理器的結構示意圖；

圖4為本發(fā)明的外接器件的結構示意圖；

圖5為本發(fā)明中的以數字信號方式工作的外接器件的結構示意圖；

圖6為本發(fā)明中的以模擬信號方式工作的外接器件的結構示意圖；

圖7為本發(fā)明的控制系統(tǒng)的整體結構示意圖；

圖8為圖7所示的控制系統(tǒng)的A部分結構示意圖；

圖9為本發(fā)明的熱插拔方法的流程示意圖。

具體實施方式

為使本發(fā)明要解決的技術問題、技術方案和優(yōu)點更加清楚，下面將結合附圖及具體實施例進行詳細描述。

一方面，本發(fā)明提供一種處理器11，如圖3所示，包括位于內部的主控芯片110和與主控芯片110連接的數字信號通訊芯片111，以及位于外部的電源引線和至少一個處理器物理接口113，其中，電源引線一端用于連接外接電源12，另一端連接主控芯片110；處理器物理接口113包括GPIO1引腳、UART1引腳、I2C1引腳、SPI1引腳、I2C0引腳、GPIO0引腳、VCC0引腳和GND0引腳，GPIO1引腳、UART1引腳、I2C1引腳和SPI1引腳與數字信號通訊芯片111連接，I2C0引腳和GPIO0引腳與主控芯片110連接，VCC0引腳和GND0引腳與電源引線連接。

GPIO1引腳為數字信號通訊芯片111的通用輸入/輸出總線(GPIO總線)引腳，用于以GPIO總線方式進行數據通訊；

UART1引腳為數字信號通訊芯片111的通用異步收發(fā)傳輸總線 (UART總線)引腳，用于以UART總線方式進行數據通訊；

I2C1引腳為數字信號通訊芯片111的兩線式串行總線(I2C總線)引腳，用于以I2C總線方式進行數據通訊；

SPI1引腳為數字信號通訊芯片111的串行外設接口總線(SPI總線)引腳，用于以SPI總線方式進行數據通訊；

數字信號通訊芯片111會根據外接器件的類型選擇上述引腳對應的總線與外接器件連接并進行數據通訊。

I2C0引腳為主控芯片110的兩線式串行總線引腳，用于以I2C總線方式進行數據通訊；

GPIO0引腳為主控芯片110的通用輸入/輸出總線引腳，用于以GPIO總線方式進行數據通訊；

VCC0引腳為處理器11的電源正極引腳；

GND0引腳為處理器11的電源接地引腳。

數字信號通訊芯片111具體可以為AVR芯片，它和主控芯片110通過內部數據總線連接，工作時，主控芯片110根據外接器件的類型選擇GPIO1引腳、UART1引腳、I2C1引腳或SPI1引腳與外接器件進行數據通訊，該處理器11可以支持以I2C、SPI、UART和GPIO常見總線方式(工作電壓3.3V～5V)工作的外接器件。

上述處理器11支持的外接器件為數字信號器件，進一步的，處理器11還支持模擬信號器件，如圖3所示，主控芯片111還連接有模擬信號通訊芯片112，處理器物理接口113還包括AIN0引腳和AIN1引腳，AIN0引腳和AIN1引腳與模擬信號通訊芯片112連接。

AIN0引腳和AIN1引腳為模擬信號通訊芯片112的模擬信號輸入引腳，它們分別接收模擬信號的負極信號和正極信號。

模擬信號通訊芯片112具體可以為程控運放AD芯片，它和主控芯片110通過內部數據總線連接，工作時，主控芯片110識別出外接器件為模擬信號器件后，對程控運放AD芯片進行配置，通過AIN0引腳和AIN1引腳與外接器件進行數據通訊。

另一方面，本發(fā)明提供一種外接器件，如圖4所示，外接器件13為傳感器或執(zhí)行器，包括位于內部的主芯片130和存儲芯片131以及位于外部的外接器件物理接口133，外接器件物理接口133包括GPIOx引腳、UARTx引腳、I2Cx引腳或SPIx引腳，以及存儲芯片讀寫引腳、CONNx引腳、VCCx引腳和GNDx引腳，GPIOx引腳、UARTx引腳、I2Cx引腳、SPIx引腳、CONNx引腳、VCCx引腳和GNDx引腳與主芯片130連接，存儲芯片讀寫引腳與存儲芯片131連接。

GPIOx引腳為主芯片130的通用輸入/輸出總線(GPIO總線)引腳，用于以GPIO總線方式進行數據通訊；

UARTx引腳為主芯片130的通用異步收發(fā)傳輸總線(UART總線)引腳，用于以UART總線方式進行數據通訊；

I2Cx引腳為主芯片130的兩線式串行總線(I2C總線)引腳，用于以I2C總線方式進行數據通訊；

SPIx引腳為主芯片130的串行外設接口總線(SPI總線)引腳，用于以SPI總線方式進行數據通訊；

外接器件13的種類不同，其主芯片130相應的不同，采用的總線也就不同，相應的引腳也就不同。例如，三軸陀螺儀傳感器，其主芯片為L3G4200D，它采用I2C總線工作，故該傳感器只包括I2Cx引腳，GPIOx引腳、UARTx引腳和SPIx引腳懸空。

存儲芯片讀寫引腳為用于存儲芯片的數據寫入和讀??；

CONNx引腳為接觸監(jiān)控引腳，用于使處理器11監(jiān)控處理器11與外接器件13的接觸狀態(tài)變化；

VCC0引腳為外接器件13的電源正極引腳；

GND0引腳為外接器件13的電源接地引腳。

存儲芯片131具體可以為E2PROM芯片，它存儲有該外接器件13的參數信息，供處理器11讀取和配置；外接器件13可以以I2C、SPI、UART或GPIO常見總線方式(工作電壓3.3V～5V)工作，此時，主芯片130為數字信號采集芯片，同類外接器件13都可以在不同處理器11上熱插拔 互換使用，不需要再配置和修改參數。

上述外接器件13是以數字信號方式工作，進一步的，外接器件13還可以以模擬信號方式工作，如圖4所示，外接器件物理接口133還包括AIN0x引腳和AIN1x引腳，AIN0x引腳和AIN1x引腳與主芯片130連接，此時，主芯片130為模擬信號采集芯片。

AINx引腳和AINx引腳為外接器件13的模擬信號輸出引腳，它們分別接輸出擬信號的負極信號和正極信號。

當外接器件13以模擬信號方式工作時，GPIOx引腳、UARTx引腳、I2Cx引腳和SPIx引腳懸空。

為了能夠兼容工作電壓3.3V～5V的外接器件13，外接器件主芯片130的外圍電路設計需要根據外接器件13的特性選擇數據總線(GPIOx、UARTx、I2Cx、SPIx、AIN0x/AIN1x)。

具體的，對于以數字信號方式工作的外接器件13，其主芯片130可以選擇GPIOx-GPIO1、UARTx-UART1、I2Cx-I2C1或者SPIx-SPI1通路向處理器11內的AVR芯片提供數字信號輸出。

例如：三軸陀螺儀芯片L3G4200D就是采用I2C數字信號輸出，如圖5所示，當以該芯片作為外接器件主芯片時，可以選擇I2Cx-I2C1通路，可以將外接器件主芯片的I2C數字信號SDA/SCL管腳均接入I2Cx總線。

對于以數字信號方式工作的外接器件13，其主芯片130可以選擇AIN0x-AIN0或者AIN1x-AIN1通路向處理器11內的程控運放AD芯片(提供模擬信號輸出。

例如：測量相對氣體壓強的MPX10DP芯片就是采用模擬信號輸出，如圖6所示，當以該芯片作為外接器件主芯片時，可以選擇AIN0x-AIN0和AIN1x-AIN1通路，可以將外接器件主芯片的信號輸出口Vout負極接入到AIN1x管腳上；信號輸出口Vout正極接入到AIN0x管腳上。

再一方面，本發(fā)明提供一種控制系統(tǒng)，如圖7或8所示，包括上述處理器11以及至少一個上述外接器件13，處理器物理接113口與外接器件物理接口133連接，其中，

處理器的GPIO1引腳、UART1引腳、I2C1引腳、SPI1引腳、GPIO0引腳、VCC0引腳和GND0引腳分別與外接器件的GPIOx引腳、UARTx引腳、I2Cx引腳、SPIx引腳、CONNx引腳、VCCx引腳和GNDx引腳連接；

處理器的I2C0引腳與存儲芯片的存儲芯片讀寫引腳連接；

處理器的AIN0引腳、AIN1引腳分別與存儲芯片的AIN0x引腳、AIN1x引腳連接。

上述控制系統(tǒng)的各個模塊和引腳的功能如下表所示：

處理器物理接口113與外接器件物理接口133連接時，可以使用本領域技術人員能夠想到的各種連接方式，具體的，可以用插針式或插板式。

本發(fā)明的控制系統(tǒng)中，加強了外接器件13之間的互換性，即同類外 接器件13都可以在不同處理器11上熱插拔互換使用，不需要再配置和修改參數；將外接器件13與處理器11之間的物理接口方式標準化，使得可以支持以I2C/SPI/UART/GPIO常見總線方式(工作電壓3.3V～5V)工作的外接器件13均可以方便快速地接入至處理器11；減少了外接器件13的物理硬件，使得外接器件13的外圍器件最小化，保證外接器件13以低成本、低功耗接入至處理器。

再一方面，本發(fā)明提供上述控制系統(tǒng)的熱插拔方法，如圖9所示，包括：

步驟1：處理器11監(jiān)控GPIO0引腳的電平，若其從高電平變?yōu)榈碗娖剑瑒t表示有外接器件13接入處理器11，執(zhí)行步驟2，若其從低電平變?yōu)楦唠娖剑瑒t表示有外接器件13從處理器11上移除，執(zhí)行步驟6，若電平狀態(tài)不發(fā)生改變，則表示沒有外接器件13接入處理器11以及從處理器11上移除，重復執(zhí)行步驟1；

步驟2：處理器11監(jiān)控GPIO0引腳的低電平保持時間，若保持時間超過設定閾值(如1秒)，則表示處理器11與外接器件13接觸良好，執(zhí)行步驟3，否則，執(zhí)行步驟1；

步驟3：處理器11通過I2C0引腳讀取存儲芯片131內的參數信息；

步驟4：處理器11對參數信息進行識別，若識別通過，則表示參數信息有效，執(zhí)行步驟5，否則，執(zhí)行步驟1；

步驟5：處理器11根據參數信息對數字信號通信芯片111或模擬信號通信芯片112進行配置，以便后續(xù)處理器11與該外接器件13的數據通訊，并轉至步驟1；

步驟6：停止處理器11與該外接器件13的數據通訊，并轉至步驟1。

GPIO0引腳在外接器件13未接觸時一直處于高電位狀態(tài)，當外接器件13與處理器11良好接觸時，CONNx與GPIO0接觸，導致GPIO0出現(xiàn)低電位，當處理器11檢測到此電位變化而且低電位保持1秒之后，則處理器11可以認為外接器件13其他物理接觸部分已經處于良好接觸狀態(tài)。

如果當GPIO0處于已低電位時，處理器11突然檢測到GPIO0變化為 高電位，則處理器11認為外接器件13未能與處理器11接觸良好，或者已經分離，此時處理器11將關閉所有與該外接器件13的數據通訊，并自恢復成缺省工作方式。

與現(xiàn)有技術相比，本發(fā)明的熱插拔方法中，加強了外接器件13之間的互換性，即同類外接器件13都可以在不同處理器11上熱插拔互換使用，不需要再配置和修改參數；將外接器件13與處理器11之間的物理接口方式標準化，使得可以支持以I2C/SPI/UART/GPIO常見總線方式(工作電壓3.3V～5V)工作的外接器件13均可以方便快速地接入至處理器11；簡化了外接器件13與處理器11之間的熱插拔接口流程，減少了外接器件13的物理硬件，使得外接器件13的外圍器件最小化，保證外接器件13以低成本、低功耗接入至處理器11。

為實現(xiàn)步驟2，在處理器物理接口113與外接器件物理接口133連接時，需要保證各個引腳的良好接觸，具體的，當GPIO0引腳與CONNx引腳接觸良好時，GPIO1引腳、UART1引腳、I2C1引腳、SPI1引腳、VCC0引腳和GND0引腳應當分別與GPIOx引腳、UARTx引腳、I2Cx引腳、SPIx引腳、VCCx引腳和GNDx引腳接觸良好，I2C0引腳應當與存儲芯片接觸良好，AIN0引腳和AIN1引腳應當分別與AIN0x引腳和AIN1x引腳接觸良好。

作為本發(fā)明的一種改進，參數信息包括配置參數和標定參數，配置參數包括主識別碼、版本號、設備類型和運放參數，標定參數包括標定數組，如下表所示。

在讀取E2PROM的參數信息之后，處理器11主控芯片130將會按照 上表中的規(guī)范對參數信息進行分析和解析。如果所讀取的參數信息解析無誤，那么處理器主控芯片130則會按照數據所提供的配置參數去配置程控運放AD芯片和AVR芯片，并啟動AD芯片和AVR芯片相關的運行程序。

以上所述是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。